JP2010205797A - 電子回路のシールド構造 - Google Patents
電子回路のシールド構造 Download PDFInfo
- Publication number
- JP2010205797A JP2010205797A JP2009047233A JP2009047233A JP2010205797A JP 2010205797 A JP2010205797 A JP 2010205797A JP 2009047233 A JP2009047233 A JP 2009047233A JP 2009047233 A JP2009047233 A JP 2009047233A JP 2010205797 A JP2010205797 A JP 2010205797A
- Authority
- JP
- Japan
- Prior art keywords
- mounting component
- shield case
- circuit board
- shield
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】外部へ放射される不要輻射の抑圧効果を大きく高めて、放射ノイズをより低減した電子回路のシールド構造を提供する。
【解決手段】回路基板11の上部には実装部品13が実装されている。実装部品13は、例えば半導体集積回路であり、グランド端子13Gを含む複数の端子を備えている。実装部品13のグランド端子13Gは、回路基板11の上面のグランド電極11GUに接続されている。回路基板11の上部には、実装部品13が実装された領域を覆うシールドケース14が設けられている。シールドケース14には、実装部品13を覆う外周部より内側に実装部品13のグランド端子13Gに導通する突起部14Eを備えている。シールドケース14の外周のフランジ部14Fは回路基板11の上面のグランド電極11GUに接続されている。
【選択図】図2
【解決手段】回路基板11の上部には実装部品13が実装されている。実装部品13は、例えば半導体集積回路であり、グランド端子13Gを含む複数の端子を備えている。実装部品13のグランド端子13Gは、回路基板11の上面のグランド電極11GUに接続されている。回路基板11の上部には、実装部品13が実装された領域を覆うシールドケース14が設けられている。シールドケース14には、実装部品13を覆う外周部より内側に実装部品13のグランド端子13Gに導通する突起部14Eを備えている。シールドケース14の外周のフランジ部14Fは回路基板11の上面のグランド電極11GUに接続されている。
【選択図】図2
Description
本発明は、基板とその基板に実装する実装部品と、基板上で実装部品をシールドするシールドケースとを備えた電子回路のシールド構造に関するものである。
従来、電子回路のシールド構造として、主要回路を内蔵するパッケージ本体と、パッケージ本体を覆うように形成された導体層を有するものとして、特許文献1が開示されている。
また、アルミニウム板にニッケルめっきを施したシールド材で、親基板と親基板上に固定される子基板を覆う蓋体を用いたシールド構造が特許文献2に開示されている。
また、電子部品を実装するグランド側とシールドケースを固定するランドとを共通化できるように、シールドケースに腕部を持せたシールドケース取り付け構造が特許文献3に開示されている。
ここで、特許文献3のシールドケース取り付け構造について図1を参照して説明する。
図1はシールドケースの取り付け部の上方から見た透視図である。プリント基板1には回路を構成するための一部品であるチップコンデンサ2と、その他各種の電子部品3が実装されている。前記チップコンデンサ2及び電子部品3を覆うようにシールドケース4がプリント基板1に取り付けられる。
図1はシールドケースの取り付け部の上方から見た透視図である。プリント基板1には回路を構成するための一部品であるチップコンデンサ2と、その他各種の電子部品3が実装されている。前記チップコンデンサ2及び電子部品3を覆うようにシールドケース4がプリント基板1に取り付けられる。
チップコンデンサ2は、グランド極端子2a及びプラス極端子2bをそれぞれ有し、プリント基板1の不示図のグランドパターン上に形成された実装用ランド1a及びプリント基板1上の不示図の回路パターン上に形成された実装用ランド1bに実装され、電気的に接続されている。
チップコンデンサ2は、破線で示したシールドケース対応位置の角部内側にグランド極端子2aが向かい合うように配置されている。シールドケース4の側面には、腕部4a及び4bが形成されていて、腕部4aはグランド極端子2a面及び実装用ランド1aに、腕部4bはチップコンデンサ側面にそれぞれ当接されている。シールドケース4の腕部4aは実装用ランド1aに半田接続されており、これによりプリント基板1のグランドパターンとの導通が図られながらプリント基板1への固定が行なわれることになり、電磁波遮蔽効果を確保される。
ところが、ノイズはIC等の電子部品本体からのみ放射されるのではなく、ICの出力ラインや電源ラインなどからも放射される。そのため、特許文献1のようにIC本体のみをシールドしても放射ノイズが低減されることは少ない。
また、特許文献2、特許文献3のように、電子部品や子基板をシールドケースで覆う一般的な構造では、基板やIC等の電子部品そのものから放射されるノイズを遮蔽することはできるが、外部への不要輻射を抑制する点では不十分な場合があった。
この発明の目的は、外部へ放射される不要輻射の抑圧効果を大きく高めて、放射ノイズをより低減した電子回路のシールド構造を提供することにある。
この発明は、基板と、前記基板に実装された実装部品と、前記基板上で前記実装部品を覆うシールドケースとを備えた、電子回路のシールド構造であって、
前記シールドケースは、前記実装部品を覆う外周部より内側に、前記実装部品のグランド電位部に接続される突起部を備えたものとする。
前記シールドケースは、前記実装部品を覆う外周部より内側に、前記実装部品のグランド電位部に接続される突起部を備えたものとする。
前記構造により、シールドケースの内側に突出する突起部でシールドケース本体が実装部品のグランド電位部に接続されることになり、グランドのインピーダンスが低くなる。その結果、従来のシールドケースに比べ還流経路を短くすることができ、外部への不要輻射が低減される。
前記実装部品は前記基板に複数個実装されて、前記突起部は前記実装部品毎に備えられたものとしてもよい。このことにより、複数の実装部品を備えた電子回路についても、全体を大型化することなく外部への放射ノイズが低減される。
前記グランド電位部は、例えば前記実装部品のグランド端子が接続される前記基板上のグランド端子接続部または前記実装部品のグランド端子である。この構造により、実装部品側または基板上に特別な端子や電極を設けておく必要がなく、コストの増大が避けられる。
前記実装部品は電子部品が搭載された子基板であって、前記突起部は前記子基板上のグランド電極に接続されたものとする。この構造により、単体の電子部品に限らず、子基板にモジュール化された電子部品にも適用でき、しかも子基板が比較的大きくてもノイズの還流経路を短くでき、放射ノイズの低減効果が高まる。
この発明によれば、実装部品とグランドとの間のインピーダンスが低くなり、また、実装部品から発生されるノイズ源の還流経路が短くなる。そのため、シールドケースから外部への不要輻射(ノイズ)が抑制される。
《第1の実施形態》
第1の実施形態に係る電子回路のシールド構造について図2〜図5を参照して説明する。
図2は電子機器内部の回路基板の主要部の断面図である。回路基板11の上部には、上面グランド電極11GUが形成されている。回路基板の下面には下面グランド電極11GLが形成されている。回路基板11の上部には実装部品13が実装されている。この実装部品13は、例えば半導体集積回路であり、グランド端子13Gを含む複数の端子を備えている。
第1の実施形態に係る電子回路のシールド構造について図2〜図5を参照して説明する。
図2は電子機器内部の回路基板の主要部の断面図である。回路基板11の上部には、上面グランド電極11GUが形成されている。回路基板の下面には下面グランド電極11GLが形成されている。回路基板11の上部には実装部品13が実装されている。この実装部品13は、例えば半導体集積回路であり、グランド端子13Gを含む複数の端子を備えている。
実装部品13のグランド端子13Gは、回路基板11の上面の上面グランド電極11GUに接続されている。回路基板11の上部には、実装部品13が実装された領域を覆うシールドケース14が設けられている。シールドケース14には、実装部品13を覆う外周部より内側に実装部品13のグランド端子13Gに導通する突起部14Eを備えている。シールドケース14の外周のフランジ部14Fは回路基板11の上面のグランド電極11GUに接続されている。
図3は前記実装部品13の実装部の平面図である。実装部品13はグランド端子13G以外に、電源端子や信号入出力端子等のその他の端子13A〜13Dを備えている。回路基板11の上面には上面グランド電極11GUが形成されている。回路基板11の内層には配線パターン11A〜11Dが形成されている。実装部品13のグランド端子13Gは回路基板11の上面グランド電極11GUに接続され、その他の端子13A〜13Dは配線パターン11A〜11Dに接続されている。
図3ではシールドケース14を破線で表している。シールドケース14の突起部14Eは実装部品13のグランド端子13Gに当接することによって電気的に接続されている。シールドケース14のフランジ部14Fは回路基板11の上面グランド電極11GUに接続されている。
図4は、図2,図3に示した電子回路のシールド構造の放射ノイズの低減作用について、従来のシールド構造と対比して示す図である。図4(A)は第1の実施形態に係るシールド構造、図4(B)は従来のシールド構造について示している。
図4(B)に示す従来構造では、実装部品13から輻射されたノイズがシールドケース4の全体と回路基板上の上面グランド電極11GUを介して伝搬し、実装部品13のグランド端子13Gへ還流する。但し、この方向はノイズの発生源からの流れであって、電気信号の極性を考えると、シールドケース4の全体、回路基板上の上面グランド電極11GU、及び実装部品13のグランド端子13Gの経路を高周波ノイズが流れることになる。
そのため、シールドケース4がノイズを放射するアンテナとして作用し、シールドケースから外部へノイズが放射される。
これに対して、図4(A)のように、シールドケース14の外周部より内側に形成された突起部14Eが実装部品13のグランド端子13Gに導通することにより、実装部品13から輻射されたノイズがシールドケース4の一部と突起部14Eを介して流れ、実装部品13のグランド端子13Gへ還流する。したがって、グランドをノイズが還流する経路が短くなって、グランドのインピーダンスが低くなる。
このように、ノイズ源である実装部品のグランド電位部に、低インピーダンスの還流経路でノイズが戻るので、外部への不要輻射が低減される。また、還流経路が短くなるので、シールドケースのうち、外部への不要輻射に作用する範囲が狭くなり、外部への不要輻射が低減される。さらに、前記ノイズの還流経路の主要部である突起部14Eはシールドケース14内に収まっているので、突起部14Eにノイズが還流することによって輻射される電磁界はシールドケース14でシールドされて、突起部14Eから輻射される電磁界がシールドケース14より外部へノイズとして放射されることが防止できる。
図5は、図4(A),図4(B)に示した二つの電子回路のシールド構造の放射ノイズの特性を電波暗室(CISPR25)で測定した結果である。
放射ノイズ特性Aは、図4(A)に示した本発明の第1の実施形態に係る電子回路のシールド構造の放射ノイズの電界強度、放射ノイズ特性Bは、図4(B)に示した従来の電子回路のシールド構造の放射ノイズの電界強度である。
放射ノイズ特性Aは、図4(A)に示した本発明の第1の実施形態に係る電子回路のシールド構造の放射ノイズの電界強度、放射ノイズ特性Bは、図4(B)に示した従来の電子回路のシールド構造の放射ノイズの電界強度である。
このように、30〜1000MHzの広帯域に亘って放射ノイズの電界強度が3〜4dB程度減少する効果があることが判る。
《第2の実施形態》
図6は第2の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、回路基板11に複数の実装部品13−1,13−2が実装されていて、シールドケース14がこれらの複数の実装部品13−1,13−2を覆うように配置されている。シールドケース14の内部には、複数の実装部品13−1,13−2のグランド端子13Gにそれぞれ接続される複数の突起部14Eを備えている。その他の構成は第1の実施形態で示した構成と同様である。
図6は第2の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、回路基板11に複数の実装部品13−1,13−2が実装されていて、シールドケース14がこれらの複数の実装部品13−1,13−2を覆うように配置されている。シールドケース14の内部には、複数の実装部品13−1,13−2のグランド端子13Gにそれぞれ接続される複数の突起部14Eを備えている。その他の構成は第1の実施形態で示した構成と同様である。
このように、実装部品のグランド端子毎に突起部を設けることにより、複数の実装部品を備えた電子回路についても、全体の大型化することなく、外部への不要輻射が低減される。
《第3の実施形態》
図7は第3の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、電子部品13−1,13−2が搭載された子基板15で構成されたモジュールが回路基板11に実装されている。シールドケース14は子基板15を覆うように配置されている。シールドケース14の内部には、子基板15の上面のグランド電極15Gにそれぞれ接続される複数の突起部14Eを備えている。その他の構成は第1の実施形態で示した構成と同様である。
図7は第3の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、電子部品13−1,13−2が搭載された子基板15で構成されたモジュールが回路基板11に実装されている。シールドケース14は子基板15を覆うように配置されている。シールドケース14の内部には、子基板15の上面のグランド電極15Gにそれぞれ接続される複数の突起部14Eを備えている。その他の構成は第1の実施形態で示した構成と同様である。
このように、単体の電子部品に限らず、子基板にモジュール化された電子部品にも適用でき、しかも子基板が比較的大きくてもノイズの還流経路を短くでき、放射ノイズの低減効果が高まる。
《第4の実施形態》
図8は第4の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、回路基板11上の上面グランド電極11GUのうち、実装部品13のグランド端子が接続される位置の近傍に、シールドケース14の突起部14Eを導通させている。その他の構成は第1の実施形態で示した構成と同様である。
図8は第4の実施形態に係る電子機器内部の回路基板の主要部の断面図である。
この例では、回路基板11上の上面グランド電極11GUのうち、実装部品13のグランド端子が接続される位置の近傍に、シールドケース14の突起部14Eを導通させている。その他の構成は第1の実施形態で示した構成と同様である。
このように、シールドケースの突起部は実装部品のグランド端子に限らず、グランド端子の接続部の近傍であれば、ノイズの還流経路を短くでき、放射ノイズの低減効果が高まる。
なお、以上に示した各実施形態では、実装部品のグランド電位部にシールドケースの突起部が直接導通する例を示したが、シールドケースの突起部の先端を実装部品のグランド電位部に近接させ、その間に容量を生じさせて、高周波ノイズの還流経路を構成してもよい。
11…回路基板
11A〜11D…配線パターン
11GL…下面グランド電極
11GU…上面グランド電極
13…実装部品
13−1,13−2…電子部品
13A〜13D…その他の端子
13G…グランド端子
14…シールドケース
14E…突起部
14F…フランジ部
15…子基板
15G…グランド電極
11A〜11D…配線パターン
11GL…下面グランド電極
11GU…上面グランド電極
13…実装部品
13−1,13−2…電子部品
13A〜13D…その他の端子
13G…グランド端子
14…シールドケース
14E…突起部
14F…フランジ部
15…子基板
15G…グランド電極
Claims (4)
- 基板と、前記基板に実装された実装部品と、前記基板上で前記実装部品を覆うシールドケースとを備えた、電子回路のシールド構造であって、
前記シールドケースは、前記実装部品を覆う外周部より内側に、前記実装部品のグランド電位部に接続される突起部を備えた電子回路のシールド構造。 - 前記実装部品は前記基板に複数個実装されていて、前記突起部は前記実装部品毎に備えられた、請求項1に記載の、電子回路のシールド構造。
- 前記グランド電位部は、前記実装部品のグランド端子が接続される前記基板上のグランド端子接続部である、または前記実装部品のグランド端子である、請求項1または2に記載の、電子回路のシールド構造。
- 前記実装部品は電子部品が搭載された子基板であって、前記突起部は前記子基板上のグランド電極に接続された、請求項1、2または3に記載の、電子回路のシールド構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047233A JP2010205797A (ja) | 2009-02-27 | 2009-02-27 | 電子回路のシールド構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047233A JP2010205797A (ja) | 2009-02-27 | 2009-02-27 | 電子回路のシールド構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010205797A true JP2010205797A (ja) | 2010-09-16 |
Family
ID=42967044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009047233A Pending JP2010205797A (ja) | 2009-02-27 | 2009-02-27 | 電子回路のシールド構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010205797A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102811593A (zh) * | 2011-06-03 | 2012-12-05 | 索尼计算机娱乐公司 | 电路基板 |
JP2017092177A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法 |
-
2009
- 2009-02-27 JP JP2009047233A patent/JP2010205797A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102811593A (zh) * | 2011-06-03 | 2012-12-05 | 索尼计算机娱乐公司 | 电路基板 |
JP2012253214A (ja) * | 2011-06-03 | 2012-12-20 | Sony Computer Entertainment Inc | 回路基板 |
JP2017092177A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8279625B2 (en) | Printed circuit board radio-frequency shielding structures | |
CN108987378B (zh) | 微电子装置 | |
US20060208347A1 (en) | Semiconductor device package | |
US20150102473A1 (en) | Chip package and packaging method | |
JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
JP2005026263A (ja) | 混成集積回路 | |
JP4454388B2 (ja) | 半導体モジュール | |
JP6244958B2 (ja) | 半導体装置 | |
JP5638808B2 (ja) | フレキシブル配線回路基板 | |
JP2010205797A (ja) | 電子回路のシールド構造 | |
JP5146019B2 (ja) | 高周波モジュールとこれを用いた電子機器 | |
WO2020217321A1 (ja) | 電子機器 | |
KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
US10076022B2 (en) | Noise reducing electronic component | |
JP2002158317A (ja) | 低ノイズ放熱icパッケージ及び回路基板 | |
KR101305581B1 (ko) | 차폐 부재 및 이를 포함하는 인쇄회로기판 | |
JP5068441B2 (ja) | 電子回路基板 | |
JP2004214534A (ja) | シールドボックスおよび電子機器 | |
JP2006237036A (ja) | 電子部品のシールド構造および電子機器 | |
JP2001135898A (ja) | プリント配線板 | |
JP2000115086A (ja) | 電磁遮蔽電子回路基板 | |
KR20100118349A (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
JPWO2018179799A1 (ja) | 電子制御装置 | |
KR101047779B1 (ko) | 전자파 차폐형 집적모듈 | |
KR20210129373A (ko) | 반도체 패키지 및 상기 반도체 패키지를 제작하는 방법 |