JP4958189B2 - 集積回路の搭載構造 - Google Patents

集積回路の搭載構造 Download PDF

Info

Publication number
JP4958189B2
JP4958189B2 JP2009093192A JP2009093192A JP4958189B2 JP 4958189 B2 JP4958189 B2 JP 4958189B2 JP 2009093192 A JP2009093192 A JP 2009093192A JP 2009093192 A JP2009093192 A JP 2009093192A JP 4958189 B2 JP4958189 B2 JP 4958189B2
Authority
JP
Japan
Prior art keywords
heat sink
integrated circuit
wiring
heat
electrical loss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009093192A
Other languages
English (en)
Other versions
JP2010245342A (ja
Inventor
洋 提坂
公則 大久保
英正 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009093192A priority Critical patent/JP4958189B2/ja
Priority to PCT/JP2010/056230 priority patent/WO2010116993A1/ja
Publication of JP2010245342A publication Critical patent/JP2010245342A/ja
Application granted granted Critical
Publication of JP4958189B2 publication Critical patent/JP4958189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Description

この発明は、集積回路の搭載構造に関し、より特定的には、電磁波の輻射を低減することが可能な集積回路の搭載構造に関するものである。
近年、電子機器の高機能化に伴い、プリント基板上に実装される集積回路の消費電力が増大し、動作時に集積回路の仕様で規定されている動作温度の上限を超えてしまう問題が生じている。
これに対し、熱伝導率の高い材料からなるヒートシンクを集積回路と接触させ、動作時の集積回路の発熱を効率よく放熱して温度を低下させる対策が行なわれている。この場合、放熱効果を高めるために、ヒートシンクの材質に熱伝導率の高いアルミニウムなどの金属を用いるとともに、集積回路との接触面積を安定して確保する目的で、ヒートシンクと集積回路間に、柔らかく、熱伝導率の高いシート状の放熱シートを挿入する技術が用いられている。放熱シートは、一般的に、プリント基板上の素子とヒートシンクが短絡しないように電気的に絶縁性を有するものが使用されている。
上記の金属製ヒートシンクによる集積回路の発熱対策は、一方で、不要な電磁波輻射（以下、ＥＭＩ（Electromagnetic Interference）と記載する）の問題を発生させる要因となっている。
電子機器から放射されるＥＭＩは、他の電子機器に誤動作等の影響を及ぼすおそれがあるため、各国でＥＭＩに対する規制値が定められている。電子機器メーカーは製品から発生するＥＭＩを規制値以下に抑えないと製品を出荷することができなくなるため、製品開発において、ＥＭＩ対策の重要性が高まっている。
金属製のヒートシンクを用いた場合に発生するＥＭＩに関して、非特許文献１の８．３章では集積回路内のシリコンダイとヒートシンク間にコモンモードの無線周波数（以下、ＲＦ）成分が発生し、自由空間にＲＦエネルギが放射されるメカニズムが記載されている。
これに対して、非特許文献１では、ヒートシンクをプリント基板のグラウンドプレーンと導通させることによって、ヒートシンクをコモンモードのデカップリングコンデンサとして使用し、ＲＦ電流をヒートシンクと基板のグラウンドプレーン間に留めて、自由空間へのＥＭＩ放射を低減する対策が記載されている。併せて、この対策は、デカップリングコンデンサの自己共振周波数まで有効と記載されている。
さらに、非特許文献１では、ヒートシンクと基板のグラウンドプレーンの導通部に関して、４側面のすべてを金属製の隔壁で覆い、隔壁とプリント基板が接する部分をグラウンドパターンとして、集積回路を基板のグラウンドプレーンとヒートシンクと金属製の隔壁からなるシールドケースに収納する対策が記載されている。
他にも、金属製のヒートシンクを用いた場合に発生するＥＭＩの対策方法として、特許文献１では、プリント基板とヒートシンク間の隙間のうち、集積回路の周囲を電磁吸収性材料で防ぎ、自由空間に放射されるＲＦエネルギを熱に変える方法について記載されている。特許文献１では、さらに、電磁波吸収性材料の例として、非導電シリコーンゴムに導電体材料と半導体材料を充填したものや、フェライトなどの磁気化合物を含む損失性材料の表面を良好に絶縁体で覆ったシート材などが記載されている。
特開２００８−２８３２２５号公報
プリント回路のＥＭＣ設計（平成９年第１版第１刷発行）
特許文献１に記載の電磁波吸収材料の部品コストは、集積回路とヒートシンク間に挿入する放熱シートと比較すると、数倍程度の価格差となっており、コンシューマー向けの電子機器においては無視できない価格差となっている。集積回路の発熱量が増加し、放熱量を高める目的でヒートシンクと基板の対向面積を増大させた場合、より多くの電磁波吸収性材料を必要とするため、部品コストが増大する。
一方、非特許文献１に記載の金属製の隔壁で囲った場合は、隔壁の部品コスト増大と生産時の組立工数増加となる。また、集積回路を搭載する面の配線層を有効に使用できないため、プリント基板配線設計時に制約が生じるだけでなく、プリント基板の配線層数を増加させる必要が生じた場合に、部品コストが大幅に増大する。
また、非特許文献１に記載のヒートシンクと基板のグラウンドプレーンを導通させ、ヒートシンクをコモンモードのデカップリングコンデンサとして使用する方法では、対策が有効となる周波数帯域がコンデンサ（この場合はヒートシンクと基板のグラウンドプレーン）の自己共振周波数までとなるため、近年の高周波クロックを用いる電子機器については、十分な対策とならない。
本発明は上述の問題を鑑みて発明されたものであり、ヒートシンクに起因するＥＭＩ問題の対策を、電磁波吸収材料および隔壁を用いずに、安価に実現することを目的とする。
この発明に従った集積回路の搭載構造は、基板と、基板上に載置される集積回路と、集積回路と当接する、導電性を有する放熱素子と、放熱素子を基板に固定する固定部と、放熱素子と電磁気的に結合する導電体と、放熱素子と導電体と電気的に接続される、電気的損失性を有する回路素子とを備えた、放熱素子を有し、固定部は、集積回路が搭載された配線層において、放熱素子に覆われる領域と覆われない領域境界部を横切り、且つ、回路素子に電気的に接続されない配線の境界部の直上に、遮蔽構造を有さない。導電体は基板上に設けられる配線であり、配線はグラウンド電位の配線および電源配線のいずれかである。
このように構成された集積回路の搭載構造では、放熱素子と導電体とには、電気的損失性を有する回路素子が接続される。その結果、放熱素子と導電体との間で電磁気的な共振が起こったとしても、その共振エネルギが回路素子により熱エネルギに変換される。その結果ＥＭＩ問題を解決することができる。
好ましくは、電気的損失を有する回路素子として、０Ω抵抗以外の抵抗器およびフェライトを含む部品のいずれかである。
好ましくは、放熱素子は四角形であり、固定部は放熱素子の対角部に配置される。
本発明を用いることにより、ヒートシンクによる集積回路の放熱性を損ねることなく、不要な電磁波輻射を低減するためのヒートシンクの構造、およびプリント基板への実装を安価に実現可能となる。
この発明に従ったヒートシンクを有するプリント基板を模式的に示す断面図である。 電磁界解析に用いたプリント基板とその上に設けられたヒートシンクとを示す平面図である。 図２のヒートシンク１０２の周辺を拡大して示す図である。 電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。 電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。 電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。 電磁界解析に用いた、ＦＢＭＪ２１２５ＨＭ２１０ＮＴの等価回路図である。 参考例に従った集積回路の搭載構造を説明するための図である。
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態では同一または相当する部分については同一の参照符号を付し、その説明については繰返さない。また、各実施の形態を組合せることも可能である。
（実施の形態１）
図１は、この発明に従ったヒートシンクを有するプリント基板を模式的に示す断面図である。プリント基板１は誘電体からなる基材に、第１配線３と第２配線４などの回路を構成する配線パターンおよびスルーホールを有している。この実施の形態では、プリント基板１を多層基板として記載している。
プリント基板１には、集積回路パッケージ７および電気的損失を有する回路素子５が半田等により実装されており、プリント基板１上の配線パターンと電気的に接続されている。
集積回路パッケージ７とヒートシンク２は、熱伝導率の高い放熱シート６に接触しており、集積回路パッケージ７からの熱は、ヒートシンク２により空気中に効率よく放熱されることとなる。
放熱素子としてのヒートシンク２は、放熱フィン２１およびコンタクト２２を有する。コンタクト２２は、基板の第１パターンに半田等の方法を用いて、電気的に接続される。ヒートシンク２の材質は、放熱性を高めるため熱伝導率の高いアルミニウムなどの金属で構成されている。コンタクト２２は、ヒートシンク２と第１の配線３を低インピーダンスで導通させる目的で、金属を用いることとする。この実施の形態では、ヒートシンク２とコンタクト２２の両方の材料をアルミニウムとし、ヒートシンク２はコンタクト２２によってプリント基板１に固定されている。放熱素子として、ヒートパイプなどの他の素子を用いてもよい。
第１の配線３はヒートシンクのコンタクト２２をプリント基板上に実装するための配線であり、この実施の形態では、接続部３２において、コンタクト２２と第１の配線３が導通する。コンタクト２２は、少なくとも一箇所に設けられていればよい。
第２の配線４は、第１の配線３と電気的損失性を有する回路素子５を介して、電気的に接続されている。第２の配線４とヒートシンク２間のインピーダンスを低くする目的で、この実施の形態では、第２の配線４をプリント基板１上で多くの配線面積を占めるグラウンド電位としている。
電気的損失性を有する回路素子５は、０Ω以外の抵抗器、または、高周波成分の電気的エネルギを熱に変換するフェライトとを用いた回路部品を用いる。コンタクト２２および電気的損失性を有する回路素子５が複数存在する場合には、少なくとも、１つの電気的損失性を有する回路素子５に、上記の回路部品を用いることとする。
放熱シート６は、集積回路パッケージ７とヒートシンク２の間の熱抵抗を下げる必要がある場合に用いることとし、放熱性に問題がない場合は、使用しなくてもよい。また、放熱シート６の材質は、特許文献１に記載されている電磁波吸収性の性質を有さなくてもよい。
集積回路パッケージ７は、集積回路のシリコンダイ、インターポーザ基板および両者を電気的に接続するボンディングワイヤ等で構成される。
すなわち、この発明の実施の形態に従った集積回路の搭載構造５０は、基板としてのプリント基板１と、プリント基板１上に載置される集積回路としての集積回路パッケージ７と、集積回路パッケージ７と当接する、導電性を有する放熱素子としてのヒートシンク２と、ヒートシンク２をプリント基板１に固定する固定部としての接続部３２と、プリント基板１上に設けられてヒートシンク２と電磁気的に結合する導電体としての第２の配線４と、第２の配線４とヒートシンク２と電気的に接続される、電気的損失性を有する回路素子５とを有する。ヒートシンク２はヒートチューブなどの他の導電性の放熱素子により置き換えられてもよい。
ヒートシンク２と第２の配線４との電磁気的な結合の有無は、電気的損失性を有する回路素子５を０Ω抵抗とするか、あるいは、回路素子５を取り外して開放とした場合に、ヒートシンク２の近傍の電磁界強度分布、または、ＥＭＩの強度が変化するか否かで判断される。すなわち、ヒートシンク２と第２の配線４を電気的に接続する回路素子５の変化によって、近傍の電磁界強度分布、または、ＥＭＩの強度が変化した場合には、ヒートシンク２と第２の配線４とは電磁気的に結合しているといえる。
続いて、本発明の効果を電磁界解析にて検証した例を説明する。図２は、電磁界解析に用いたプリント基板とその上に設けられたヒートシンクとを示す平面図である。プリント基板１０１上にヒートシンク１０２が設けられている。図２は、ヒートシンク１０２の実装面から見た上面図を示している。ヒートシンク１０２の上面方向から見た外形寸法は５８ｍｍ×３６ｍｍ、プリント基板１０１から測定したヒートシンク１０２の高さを４ｍｍとした。
図３は、図２のヒートシンク１０２の周辺を拡大して示す図である。プリント基板１０１には、第２の配線１０４と、第１の配線１０３とが設けられている。ヒートシンク１０２はコンタクト１０２２を介して第１の配線１０３と電気的に接続されている。コンタクト１０２２は、ヒートシンク１０２の対角部に配置されている。第２の配線１０４はプリント基板１０１の基準電位であるグラウンド電位（接地電位）である。第２の配線１０４は、実際は、他の信号線との短絡を回避するためのスリットを有しているが、図２および図３ではこれを記載していない。実施例１では、領域１０６（２０ｍｍ×２０ｍｍ）に、誘電体からなる集積回路パッケージ（高さ２ｍｍ）と、同じく領域１０６に誘電体からなる放熱シート（高さ２ｍｍ）を挿入している。集積回路パッケージと放熱シートの比誘電率はともに５．０としている。ヒートシンク１０２の底面と基板の集積回路が搭載される配線層との距離は、前記、集積回路パッケージと放熱シートの高さによって４ｍｍとなる。
第１の配線１０３と第２の配線１０４は、電気的損失性を有する回路素子１０５１，１０５２を介して電気的に接続されている。ここで、回路素子の抵抗値と、プリント基板の接地電位である第２の配線１０４と、ヒートシンク１０２からなる特性インピーダンスとの関係について説明する。数１に、マイクロストリップ線路の特性インピーダンス値の近似値を示す。なお、数１中のＷは導体幅（この実施例ではヒートシンク１０２の短辺長である３６ｍｍ）、ｄは導体間の距離（この実施例では第２の配線１０４とヒートシンク１０２の底面間の距離４ｍｍ）、εrは実効比誘電率である。
Figure 0004958189
数１により、ヒートシンク１０２間の短辺に平行な断面形状に対して、プリント基板１０１の第２の配線１０４とヒートシンク１０２間の特性インピーダンスを求めると、約２３．７Ωとなる。
上記より、本実施例では、ＪＩＳ Ｃ ５０６３のＥ６系列で与えられる抵抗値として、上記で算出した２３．７Ωに最も近い２２Ωを用いることとする。
この実施例で行なった電磁界解析は、集積回路パッケージから発生するノイズ源として、微小ダイポールアンテナを集積回路パッケージ内の特定部１０７に設置し、広帯域のノイズ成分を模すためにガウシアンパルスを用いて励振して、時間領域で解析を行なった。電磁界解析は時間領域有限差分法（Finite Difference Time Domain Method，ＦＤＴＤ法）を用いている。
図４は、電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。
３つの成分は、それぞれ（１）非特許文献１に記載されている放熱板を基板のグラウンドに短絡したものとして、電気的損失性を有する回路素子１０５１，１０５２の抵抗を０Ωとした場合を細い実線で示している。（２）本発明の実施例として、電気的損失性を有する回路素子１０５１，１０５２の抵抗を２２Ωとした場合を太い実線で示している。（３）電気的損失性を有する回路素子１０５１，１０５２にフェライトを用いたノイズ対策用チップ部品を用いた場合を点線で示している。ここで（３）のフェライトを用いたノイズ対策用チップ部品として、太陽誘電株式会社製のＦＢＭＪ２１２５ＨＭ２１０ＮＴを用いた。ＦＢＭＪ２１２５ＨＭ２１０ＮＴは、直流抵抗の上限が０．００４Ω、１００ＭＨｚにおいて２１Ωのインピーダンスを持つ回路部品である。電磁界解析に用いた、ＦＢＭＪ２１２５ＨＭ２１０ＮＴの等価回路図を図７に示す。
（１）の従来技術では、約８３０ＭＨｚにおいて共振成分を持つ。これは、非特許文献１におけるヒートシンクによるコンデンサの自己共振周波数に当たり、集積回路の動作周波数、および、その高調波成分が、この自己共振周波数と近接した場合に機器から発生するＥＭＩが問題となる。
一方、本発明の実施例である（２）および（３）の場合は、１ＧＨｚ以下の周波数帯において、顕著な共振成分を持たない。これによって、ヒートシンクのコンデンサの自己共振によるＥＭＩを低減することが可能となる。
図５は、電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。図５は、図４と同様に、本発明における抵抗値を検証するために行なった解析結果から、ヒートシンク１０２とプリント基板１０１間の電界強度値を周波数領域に変換し、示したグラフである。３つの成分は、それぞれ、（４）電気的損失性を有する回路素子１０５１，１０５２の抵抗値を１Ωとした場合を太い実線で示している。（５）電気的損失性を有する回路素子１０５１，１０５２の抵抗値を１ｋΩとした場合を点線で示している。（６）電気的損失性を有する回路素子１０５１，１０５２を開放とした場合を細い実線で示している。
（１）と（４）とを比較すると、ヒートシンクのコンデンサの自己共振（８５０ＭＨｚ）における電界強度値では、約３０ｄＢ程度低減される。同様に、電気的損失性を有する回路素子１０５１，１０５２に１Ω以下の抵抗値を挿入した場合も、抵抗で自己共振のエネルギが消費されるため、電界強度のピーク値を下げることになり、ＥＭＩを低減することが可能となる。
一方、（５）については、自己共振周波数が（６）の開放と同じく、８２０ＭＨｚに移行しているが、共振時のピークは（１）および（６）と比較して低減されていることから、ＥＭＩを低減することが可能となる。同様に、電気的損失性を有する回路素子１０５１，１０５２に１ｋΩ以上の抵抗値を用いた場合には、抵抗で共振時のＲＦエネルギが消費されるため、（６）の開放時よりもＥＭＩが低減されていることがわかる。
図６は、電気的損失性を有する回路素子１０５１，１０５２の種類を変更して得た電磁界解析の結果算出された、各周波数におけるヒートシンク１０２とプリント基板１０１間の電界強度値を示したグラフである。

すなわち、条件（７）として電気的損失性を有する回路素子として電気的損失性を有する回路素子１０５１の抵抗値を２２Ωとし、電気的損失性を有する回路素子１０５２を短絡した解析結果から、ヒートシンク１０２とプリント基板１０１間の電界強度値を周波数領域に変換し、上記の（１）の場合と、（２）との場合の解析結果とともにグラフに点線でプロットした図が図６である。（７）を（１）および（２）の解析結果と比較すると、３００ＭＨｚ〜１ＧＨｚの帯域で（２）の場合よりも電界強度が増加するものの、（１）のように、ヒートシンクのコンデンサによる自己共振周波数を１ＧＨｚ以下の帯域で持たないため、機器から発生するＥＭＩを低減することが可能となる。これにより、コンタクトおよび第１の配線を複数有し、少なくとも１ヶ所、電気的損失を有する回路素子で接続した場合に、ＥＭＩ低減効果があることが確認された。
（参考例）
図８は、参考例に従った集積回路の搭載構造を説明するための図である。図８を参照して、参考例に従った集積回路の搭載構造では、ヒートシンク２を覆うようにシールド部材６０が設けられている点で、実施の形態１に従った構造と異なる。導電性を有するシールド部材６０と、ヒートシンク２との間には電気的損失性を有する回路素子５が介在している。
シールド部材６０とヒートシンク２とは、第１の配線３および第２の配線４を介在させて接続されている、これらの配線を介在させずにシールド部材６０とヒートシンク２との間に電気的損失性を有する回路素子５が設けられていてもよい。さらに、シールド部材６０とヒートシンク２とが、第１の配線３、第２の配線４、およびシャーシグランドを介在させて接続されていてもよい。
シールド部材６０はヒートシンク２と容量結合をしている。シールド部材６０は、例えばアルミニウム合金のように、高い導電性を有する材料で構成される。
以上，この発明の実施の形態について説明したが、ここで示した実施の形態はさまざまに変形することが可能である。本発明に従った構造は、パソコン、ＤＶＤ、ブルーレイレコーダ、ナビゲーションシステムなどのデジタル機器をはじめ、あらゆる電子機器に適用することが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、ヒートシンクを有する電子機器のプリント基板に適用可能である。
１，１０１ プリント基板、２，１０２ ヒートシンク、３，１０３ 第１の配線、４，１０４ 第２の配線、５，１０５１，１０５２ 電気的損失性を有する回路素子、６ 放熱シート、７ 集積回路パッケージ、２１ 放熱フィン、２２，１０２２ コンタクト、３２ 接続部、５０ 搭載構造、６０ シールド部材。

Claims (3)

  1. 基板と、
    前記基板上に載置される集積回路と、
    前記集積回路と当接する、導電性を有する放熱素子と、
    前記放熱素子を基板に固定する固定部と、
    前記放熱素子と電磁気的に結合する導電体と、
    前記放熱素子と前記導電体と電気的に接続される、電気的損失性を有する回路素子とを備え、
    放熱素子を有し、
    前記固定部は、集積回路が搭載された配線層において、放熱素子に覆われる領域と覆われない領域境界部を横切り、且つ、前記回路素子に電気的に接続されない配線の前記境界部の直上に、遮蔽構造を有さず、
    前記導電体は前記基板上に設けられる配線であり、
    前記配線はグラウンド電位の配線および電源配線のいずれかである、集積回路の搭載構造。
  2. 前記電気的損失を有する回路素子は、０Ω抵抗以外の抵抗器およびフェライトを含む部品である、請求項１に記載の集積回路の搭載構造。
  3. 前記放熱素子は四角形であり、前記固定部は前記放熱素子の対角部に配置される、請求項１または２に記載の集積回路の搭載構造。
JP2009093192A 2009-04-07 2009-04-07 集積回路の搭載構造 Expired - Fee Related JP4958189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009093192A JP4958189B2 (ja) 2009-04-07 2009-04-07 集積回路の搭載構造
PCT/JP2010/056230 WO2010116993A1 (ja) 2009-04-07 2010-04-06 集積回路の搭載構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093192A JP4958189B2 (ja) 2009-04-07 2009-04-07 集積回路の搭載構造

Publications (2)

Publication Number Publication Date
JP2010245342A JP2010245342A (ja) 2010-10-28
JP4958189B2 true JP4958189B2 (ja) 2012-06-20

Family

ID=42936276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093192A Expired - Fee Related JP4958189B2 (ja) 2009-04-07 2009-04-07 集積回路の搭載構造

Country Status (2)

Country Link
JP (1) JP4958189B2 (ja)
WO (1) WO2010116993A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127429B2 (ja) * 2012-09-28 2017-05-17 富士通株式会社 冷却装置及び電子装置
JP6045427B2 (ja) * 2013-04-08 2016-12-14 三菱電機株式会社 電磁波シールド構造および高周波モジュール構造
JP7069866B2 (ja) * 2017-09-29 2022-05-18 株式会社アイシン チップ放熱システム
JP6905016B2 (ja) * 2019-09-10 2021-07-21 Ｎｅｃプラットフォームズ株式会社 実装基板構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810730B2 (ja) * 1993-02-24 1996-01-31 日本電気株式会社 パッケージのシールド構造
JPH0730280A (ja) * 1993-07-09 1995-01-31 Sony Corp シールドケース
JP2853618B2 (ja) * 1995-11-15 1999-02-03 日本電気株式会社 電子装置の放熱構造
JP3012867B2 (ja) * 1998-01-22 2000-02-28 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュ―タ用ヒ―トシンク装置
JP3559706B2 (ja) * 1998-03-06 2004-09-02 キヤノン株式会社 電子機器
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
JP2000115086A (ja) * 1998-09-30 2000-04-21 Em Techno:Kk 電磁遮蔽電子回路基板
JP2000133986A (ja) * 1998-10-27 2000-05-12 Murata Mfg Co Ltd 放射ノイズ抑制部品の取付構造
JP4914678B2 (ja) * 2006-08-31 2012-04-11 任天堂株式会社 電子機器

Also Published As

Publication number Publication date
JP2010245342A (ja) 2010-10-28
WO2010116993A1 (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5914717B2 (ja) 周期的パターンを有するベースプレート構造を含むヒートシンク、ならびに関連する装置および方法（周期的パターンを有するベースプレート構造を含むヒートシンク）
US6075700A (en) Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP4251747B2 (ja) 高周波シールド
JP2012084599A (ja) ヒートシンク接続体
JP4998900B2 (ja) 電子装置搭載機器とそのノイズ抑制方法
WO2017022221A1 (ja) 放熱構造および電子機器
US9621196B2 (en) High-frequency module and microwave transceiver
US6430043B1 (en) Heat sink grounding unit
US20150102473A1 (en) Chip package and packaging method
US6944025B2 (en) EMI shielding apparatus
JP4958189B2 (ja) 集積回路の搭載構造
JP2005026263A (ja) 混成集積回路
JP4454388B2 (ja) 半導体モジュール
JP6582717B2 (ja) 電子電気機器
CN113711160B (zh) 电子设备
CN113711705B (zh) 电子控制装置
JP4816274B2 (ja) Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
JPWO2008035540A1 (ja) 電子装置搭載機器とその共振抑制方法
JP2009094119A (ja) Ｅｍｉ吸収部品およびｅｍｉ吸収方法
JPH1117083A (ja) Ｅｍｉ対策機能付き放熱装置
KR101940295B1 (ko) 전자파 차폐막을 구비한 기판 구조체
JP2004214534A (ja) シールドボックスおよび電子機器
JP2011249374A (ja) 電子機器
Bhobe et al. A study of grounded-heatspreader for EMI mitigation of ASIC IC package
JP2005340733A (ja) ノイズ放射抑制メモリモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees