JP2005340733A - ノイズ放射抑制メモリモジュール - Google Patents
ノイズ放射抑制メモリモジュール Download PDFInfo
- Publication number
- JP2005340733A JP2005340733A JP2004161176A JP2004161176A JP2005340733A JP 2005340733 A JP2005340733 A JP 2005340733A JP 2004161176 A JP2004161176 A JP 2004161176A JP 2004161176 A JP2004161176 A JP 2004161176A JP 2005340733 A JP2005340733 A JP 2005340733A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground
- power supply
- memory module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
モリモジュールグランド間のインピーダンスにより、メモリモジュールグランドに
回路動作による高周波電流がノイズ電流として重畳する。重畳したノイズ電流は、
接続ビアを介して信号層または電源層の周囲グランドに流れる。これは、グランド
を地導体、接続ビアを給電点、周囲グランドを放射素子として構成される平面アン
テナとして動作し、ノイズがこの平面アンテナから放射される。
【解決手段】 信号層、電源層及びグランド層から成る多層プリント基板を用いた
メモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターン
とグランド層を1個のビアで接続している。一方、他の信号層または電源層にもう
けた周囲グランドパターンとグランド層を1個のビアで接続している。それぞれの
ビア位置がグランド層において、相対する端部に設けられたことにより周囲グラン
ドからノイズ放射が抑制される。
【選択図】 図1
Description
図10は、図1及び図2に示した本発明のメモリモジュール用プリント基板構造の電磁界シミュレーションを行い、電界強度を計算したデータの一例を示すものである。
しての用途にも適用できる。
2、5、22、25、52 信号配線または電源パターン
3、6、23、26、53、62 周囲グランドパターン
4 他の信号層または電源層
7、27、54、63 グランド層
8、9、10、11、55、56 接続ビア位置
28、29、
61 接続ビア
Claims (4)
- 信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層を少なくとも1個のビアで接続し、他の信号層または電源層に設けた周囲グランドパターンとグランド層を少なくとも1個のビアで接続してなり、
前記各ビアは、前記信号層または電源層とグランド層とをビアにより接続したことにより生じる電界と、前記他の信号層または電源層とグランド層とをビアにより接続したことにより生じる電界とが、相互に打ち消し合うものとなる位置に配置されていることを特徴とするノイズ放射抑制メモリモジュール。 - 信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層を1個のビアで接続し、他の信号層または電源層に設けた周囲グランドパターンとグランド層を1個のビアで接続し、
2個のビアの位置がグランド層において、相対する端部に設けられたことを特徴とする請求項1に記載のノイズ放射抑制メモリモジュール。 - 信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層が、平面アンテナとして働きノイズ放射することを抑制することを特徴とする請求項1及び請求項2に記載のノイズ放射抑制メモリモジュール。
- 信号層または電源層、他の信号層または電源層、及びグランド層の順で配置したことを特徴とする請求項1乃至請求項3に記載のノイズ放射抑制メモリモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004161176A JP4433882B2 (ja) | 2004-05-31 | 2004-05-31 | ノイズ放射抑制メモリモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004161176A JP4433882B2 (ja) | 2004-05-31 | 2004-05-31 | ノイズ放射抑制メモリモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340733A true JP2005340733A (ja) | 2005-12-08 |
JP4433882B2 JP4433882B2 (ja) | 2010-03-17 |
Family
ID=35493908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004161176A Expired - Fee Related JP4433882B2 (ja) | 2004-05-31 | 2004-05-31 | ノイズ放射抑制メモリモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4433882B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007146723A (ja) * | 2005-11-25 | 2007-06-14 | Yanmar Co Ltd | 燃料噴射ポンプの燃料噴射制御装置。 |
JP2007336793A (ja) * | 2006-05-16 | 2007-12-27 | Denso Corp | 電力変換装置 |
US7843703B2 (en) | 2008-06-02 | 2010-11-30 | Kabushiki Kaisha Toshiba | Multilayer printed circuit board |
US8994470B2 (en) | 2011-04-28 | 2015-03-31 | Lenovo Innovations Limited (Hong Kong) | Circuit substrate having noise suppression structure |
-
2004
- 2004-05-31 JP JP2004161176A patent/JP4433882B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007146723A (ja) * | 2005-11-25 | 2007-06-14 | Yanmar Co Ltd | 燃料噴射ポンプの燃料噴射制御装置。 |
JP2007336793A (ja) * | 2006-05-16 | 2007-12-27 | Denso Corp | 電力変換装置 |
US7843703B2 (en) | 2008-06-02 | 2010-11-30 | Kabushiki Kaisha Toshiba | Multilayer printed circuit board |
US8994470B2 (en) | 2011-04-28 | 2015-03-31 | Lenovo Innovations Limited (Hong Kong) | Circuit substrate having noise suppression structure |
Also Published As
Publication number | Publication date |
---|---|
JP4433882B2 (ja) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172881B1 (en) | Method of interconnecting frame grounds in housing, and electronic equipment with structure interconnected by the method | |
JP4736988B2 (ja) | 多層プリント基板 | |
US11444382B2 (en) | Antenna device and antenna module | |
JP2012129443A (ja) | プリント回路板 | |
JP2001160663A (ja) | 回路基板 | |
JP4454388B2 (ja) | 半導体モジュール | |
JP2003008154A (ja) | 印刷配線板、同軸ケーブル及び電子装置 | |
JP4433882B2 (ja) | ノイズ放射抑制メモリモジュール | |
US7301097B2 (en) | Printed-circuit board and electronic device | |
JP4958189B2 (ja) | 集積回路の搭載構造 | |
JP2007088104A (ja) | カードエッジ基板 | |
JPH11220263A (ja) | プリント配線板 | |
US20070075418A1 (en) | Emi shielding device for pcb | |
JP4735670B2 (ja) | プリント基板および画像処理装置 | |
JP2977018B2 (ja) | インタフェースケーブル接続用コネクタ | |
JP2007150212A (ja) | 回路基板 | |
JP2009043853A (ja) | 多層基板 | |
JP6878142B2 (ja) | 電子機器 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JP2015154544A (ja) | 電力変換器用のコントローラ | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP2013222924A (ja) | 部品内蔵基板 | |
JP2006319013A (ja) | 片面プリント配線基板 | |
JP2010056766A (ja) | アンテナモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |