JP4251747B2 - 高周波シールド - Google Patents

高周波シールド Download PDF

Info

Publication number
JP4251747B2
JP4251747B2 JP2000064540A JP2000064540A JP4251747B2 JP 4251747 B2 JP4251747 B2 JP 4251747B2 JP 2000064540 A JP2000064540 A JP 2000064540A JP 2000064540 A JP2000064540 A JP 2000064540A JP 4251747 B2 JP4251747 B2 JP 4251747B2
Authority
JP
Japan
Prior art keywords
heat sink
outer periphery
circuit board
printed circuit
lossy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000064540A
Other languages
English (en)
Other versions
JP2000286590A (ja
JP2000286590A5 (ja
Inventor
テレル・エル・モリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2000286590A publication Critical patent/JP2000286590A/ja
Publication of JP2000286590A5 publication Critical patent/JP2000286590A5/ja
Application granted granted Critical
Publication of JP4251747B2 publication Critical patent/JP4251747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/921Radiation hardened semiconductor device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、一般に、電子装置からの電磁妨害の制御に関し、より詳細には、集積回路の領域に発生または存在する電磁妨害の制御に関する。
【0002】
【従来の技術】
電磁妨害(EMI)は、電流として流れるかまたは電磁界として放射される望ましくない干渉エネルギーの総称である。EMIは、電子装置からいくつかの形で出ることがある。一般に、基板に取り付けられた集積回路における電圧と電流が、装置から放射する電界と磁界を生成する。そのような装置から放射するEMIは、導体の形と向き、回路構成要素により提供されるシールドまでの導体からの距離、または回路構成要素に対する結合によって、電磁界線の強さとインピーダンスが変化する。
【0003】
多くの電子装置および集積回路は、1ギガヘルツを超える周波数の信号を生成することによって動作し、放射するEMIは、無線周波数スペクトルに達し、無線およびテレビジョンの信号に著しい干渉を引き起こすことがある。米連邦通信委員会(FCC)は、電子装置メーカによるEMIの最小化と規制を要求する規則と手続きを普及させた。そのような規制の下では、EMIは、ある装置に関して、EMI信号の周波数に依存する特定の放射電力範囲に制限されなければならない。EMIを取り巻く問題および政府の規制に従う要求の代わりに、EMIを制限する様々な方式が提案された。代表的な1つの方式は、電子装置に導電性筐体を提供して、EMI電磁界線がそのような筐体で終わるようにすることである。残念ながら、製品全体または製品の一部分を囲む導電性筐体は、きわめて高価になることがある。さらに、そのような導電性筐体は、一般に、電子装置と同時に設計されるため、EMI問題によって設計を変更しなけばならない場合に、追加の費用と時間がかかり出荷が遅れる。最後に、そのような筐体は、実際に、電磁エネルギーを転送してさらに他のEMI問題を引き起こすことがある。
したがって、当技術分野において、当該の集積回路を有する製品に追加することができる低コストのEMIシールドが必要とされている。また、そのようなシールドは、製品の設計が実質的に完了した後で、製品の大きな設計変更を必要とせずに装置に追加することができなければならない。これにより、試作品を組み立ててその試作品のEMI測定値を取得した後で、装置の設計にシールドを追加することが可能になる。
【0004】
【発明が解決しようとする課題】
本発明の課題は、低コストのEMIシールドを提供することにある。
本発明の別の課題は、製品の大きな設計変更を必要とせずに製品に追加することのできるEMIシールドを提供することにある。
【0005】
【課題を解決するための手段】
本発明は、集積回路パッケージのまわりに係合して電磁エネルギーを吸収し、それを熱として放散する安価なEMIシールドを提供する。このシールドは、簡単な設計を有しかつオーム導電性でなく、したがって、製品の設計変更をほとんどまたはまったくせずに設計に追加することができる。
【0006】
本発明は、高周波電磁電流に対して損失性接続を示しかつ低周波電流と直流(DC)をほとんど流さない材料の外周によって、集積回路パッケージから放射されるEMIを減少させる。この外周は、ヒートシンクやその他の上部導体とプリント回路基板との間の隙間が、損失性材料によって完全に塞がれるように集積回路パッケージのまわりに係合される。損失性材料の位置は、損失性材料に組み込まれた摩擦嵌合い、接着剤、あるいは自動ロックまたは保持構造によって固定することができる。
【0007】
本発明のその他の態様および利点は、添付図面と関連して行われ本発明の原理を例として説明する以下の詳細な説明から明らかになるであろう。
【0008】
【発明の実施の形態】
図1Aは、ヒートシンク102を備えた集積回路パッケージの平面図である。図1Bは、ヒートシンク102とプリント回路基板の間の隙間を塞ぐ損失性材料104の外周を備えた集積回路パッケージの平面図である。
【0009】
図1Bにおいて、損失性材料104の外周を正方形のものとして示す。これは、図1Bのヒートシンク102の形状が正方形であるためである。損失性材料104の周囲は、ヒートシンク102の形状とほぼ一致してヒートシンクの外周と嵌め合いをなす任意の形状でよい。ヒートシンク102は、集積回路パッケージの上部にEMIシールドを提供するように電磁波の良導体でなければならない。代替として、ヒートシンク102を、特に熱を放射するように設計されていないが集積回路パッケージの上部にEMIシールドを提供することができる金属板やその他の構造物と置き換えることができる。集積回路パッケージの下面のシールドは、プリント回路基板内またはその上の導体の平面によって提供することができる。好ましい実施形態において、損失性材料の外周は、剛性ではない材料で作成される。換言すると、損失性材料の外周は整合的な材料で作成され、これにより、機械力によって圧縮、成形して、剛性のプリント回路基板と剛性のヒートシンクに対して良好な嵌め合いを形成してその境界にほとんどまたは全く隙間がないようにすることができる。このことは、損失性材料の外周の内側面の寸法が、ヒートシンクまたはプリント回路基板の外周の寸法と正確に一致しない場合でも当てはまらなければならない。
【0010】
損失性材料は、高周波電流に対する見通し障害物と損失性帰還路を提供し、ヒートシンクの表皮上の電流の回路ループを閉じる。材料が純粋な導電性ではなく損失性であるため、この材料は、不完全なアース接続として使用することができる。好ましい実施形態においては、プリント回路基板と隣接または対向する損失性材料の配置によって接地が達成され、容量結合がループを閉じることができる。損失性材料は、低周波または直流の電流をほとんど流さないため、これは、オーム導電性ではないと言われる。この特性によって、実施態様に固有のパッド・パータン、穴やその他の構造がプリント回路基板またはシールド上になくてもシールドを既存の設計に追加することができる。そのような構造のための場所がない既存の設計にシールドを追加することができる。オーム導電性ではないため、使用する回路の機能に影響を及ぼすことなくトレースまたは導体に接触させてシールドを配置することができる。最後に、本発明は、単に高周波エネルギーを他に向けるだけでなく望ましくない高周波エネルギーを熱に換える損失性機構を提供する。
【0011】
図2は、自動ロック構造を有する損失性材料の外周を備えた集積回路ボール・グリッド・アレイ(BGA)パッケージの側面図である。図2において、ヒートシンク206は、ボール・グリッド・アレイ・パッケージ212の上面と熱接触している。はんだボール208が、BGAパッケージ212とプリント回路基板210の導体との間の電気接触を提供する。ヒートシンク206は、BGAパッケージ212よりも幅が広く、そのためBGAパッケージ212の縁から外側に突出している。これにより、損失性材料の外周202が所定の場所に保持されるように、自動ロック構造204と噛み合うリップが形成される。ロック構造204は、損失性材料の外周の内側面の突起であり、したがって、損失性材料の外周202を外すためには、ロック構造204か損失性材料の外周202のどちらかを変形させなければならない。損失性材料の外周202は、ヒートシンク206、プリント回路基板210、損失性材料の外周202で形成される空胴から電磁波を漏らす隙間がほとんどまたは全くなくなるようにプリント回路基板210とヒートシンク206に対して保持される。
【0012】
図3は、保持構造を有する損失性材料の外周を備えた集積回路ピン・グリッド・アレイ(PGA)パッケージの側面図である。図3において、ヒートシンク306は、ピン・グリッド・アレイ・パッケージ322の上面と熱接触している。ピン308は、PGAパッケージ322とプリント回路基板310の導体の間の電気接触を提供する。ヒートシンク306はPGAパッケージ322よりも幅が広く、したがってPGAパッケージ322の縁から外方に突出する。これにより、保持構造304と噛み合うリップが形成され、損失性材料の外周302が所定の場所に保持される。保持構造304は、損失性材料の外周の内面の突起であり、したがって、損失性材料の外周302をはずすためには保持構造304か損失性材料の外周302のどちらかを少し変形させなければならない。損失性材料の外周302は、プリント回路基板310とヒートシンク306に対して保持され、それにより、電磁波がヒートシンク306、プリント回路基板310および損失性材料の外周302で形成された空胴から漏れる隙間がほとんどまたは全くなくなる。さらに、ヒートシンク306は、ヒートシンク306のスルーホール320内に配置されたボルト316によってPGA322と熱接触状態に保持することができる。また、ボルト316は、プリント回路基板310のスルーホールを通り、プレート312と接触した状態でナット318によって固定される。プレート312は、ヒートシンク306を広い領域にわたって所定の場所に保持するために機械力を分散させるはたらきをするオプションのプレートである。
【0013】
図4Aは、損失性材料の外周が接着剤によって所定の場所に保持された集積回路パッケージの平面図である。図4Bは、損失性材料の外周が接着剤によって所定の場所に保持されたクワッド・フラットパック(QFP)集積回路パッケージの側面図である。図4Aと図4Bにおいて、ヒートシンク406は、集積回路パッケージ408と熱接触している。図2や図3と異なり、図4では、ヒートシンク406は、集積回路パッケージ408の縁よりも外に突出していない。接着剤404が、損失性材料の外周402を所定の場所に保持する。図4において、接着剤404は、接着剤の4つのスポットとして示されている。これは、接着剤404の塗布の例である。接着剤404は、フィレットや多数または少数のスポットを含むがそれらに制限されない当技術分野において周知の任意の数の方法で塗布することができる。さらに、接着剤も損失性材料でもよい。特に、後で説明する「充填」シリコーン・ゴムからなる損失性材料を、損失性特性を有する接着剤として使用することができる。また、他のタイプのパッケージのまわりの損失性材料の外周を固定するために接着剤を使用することができる。特に、図1B、図2および図3に示したプリント回路基板とパッケージのまわりの所定の場所に損失性材料の外周を固定するために接着剤を使用することができる。接着剤は、単独または前述の自動ロックまたは保持構造と共に使用することができる。接着剤を単独で使用する場合は、ヒートシンクがパッケージの縁よりも外に突出しなくてもよくなる。
【0014】
図4Bは、パッケージ408としてクワッド・フラットパックを示す。クワッド・フラットパック・パッケージのリード412が、パッケージ408の本体から外方に延びているため、損失性材料の外周402の内側断面形状414は、リード412に損傷を与えることなく上部に沿ってヒートシンク406の外周と一致し下部に沿ってプリント回路基板410と接触するように選択される。
【0015】
したがって、図1B、2、3、4Aおよび4Bにおいて、高周波閉込め機構は、上側の高周波閉込めには既存のシールド特性のヒートシンク、下側の高周波閉込めには既存のシールド特性のプリント回路基板面、および筐体を完成させるための外周のまわりの損失性材料を使用して構成される。
【0016】
前述の構成に使用される損失性材料は、高周波電流への見通し障害物を提供するだけでなく、ヒートシンク表皮の電流の回路ループを閉じる損失性リターンパスを提供する。材料が、純粋な導電性でなく損失性のため、この材料を、不完全なアース接続で使用することができる。好ましい実施形態において、接地は、プリント回路基板に隣接する損失性材料の配置によって達成され、容量結合によりループを閉じることができる。
【0017】
このような応用例の損失性材料の例には、マサチューセッツ州ウォーバーンにあるChomerics, a division of ParkerHannifinによって作成されたような「充填」シリコーン・ゴム化合物がある。本発明の必要を満たすために、シリコーン・ゴムにニッケル、銅、銀および炭素を含む種々様々な導電体材料と半導体材料を浸み込ませることができる。選択する材料および非導電性シリコーンゴムと半導体充填材料の比率によって、表面で低い導電性を示し同時に所望の周波数の損失性挙動を示す損失性材料を作成することができる。回路の機能に大きな影響を与えることなくアクティブな回路トレースに連絡接触することができるように表面の導電率を十分に低くすることができる。このような場合、それらの材料はオーム導電性でないと言われる。
【0018】
炭素充填プラスチック発泡材などの別の適切な一群の材料は、高周波エネルギーに対して損失要素を示し、直流電流に対してきわめて低い表面導電率を示す。ミネソタ州セント・ポールの3M Corporationやデラウェア州ウィルミントンのDuPont Corporationによって製造されているそのような材料は、一般に、静電気の制御に使用される。これらの材料は、一般に、オーム計で1メガオームを超える抵抗を示し、したがって、オーム導電性であると考えられていない。
【0019】
また、磁気合成物、特にフェライトを充填した損失性材料が適切である。この種の材料の例は、ベルギー、Westerlo、N.V.の、Emerson & Cuming Microwave Productsによって製造されたEccosorbo FGMである。また、この会社は、材料の中心が主に低抵抗要素としてはたらき、同時に材料の外側が良好な絶縁体を提供することができる損失性発泡材料、損失性ウレタン・シート材料、損失性多層材料など、他の適切な材料を製造している。
【0020】
これらの材料はすべてオーム導電性でないため、これらはすべて、短絡を引き起こすことなくICのピンと直接接触した状態で配置することができる。
【0021】
本発明のいくつかの特定の実施形態を示し説明したが、本発明は、説明し例示したような部品の特定の形態または配置に制限されない。たとえば、本発明を3つのタイプの集積回路パッケージで示した。しかしながら、このタイプのシールドから利益を得ることができるパッケージのタイプは他にもある。このタイプのシールドから利益を得ることができる他のタイプのパッケージには、リードレス・チップキャリヤ(LCC)やデュアル・インライン・パッケージ(DIP)があるが、それらに制限されない。
【0022】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【0023】
[実施態様1]
集積回路上に取り付けられたヒートシンクとプリント回路基板の表面との隙間を実質的に囲むように適合され、また、前記ヒートシンクが前記集積回路パッケージ上に取り付けられたときに前記ヒートシンクの外周に合致するように適合され、さらに、前記集積回路パッケージが前記プリント回路基板の前記表面に取り付けられたときにプリント回路基板の前記表面に合致するように適合された、電磁放射を吸収しオーム導電性でないシールド材料で構成された損失性材料の外周(104、202、302、402)、
を備えて成る、電磁放射を閉じ込めるためのシールド。
【0024】
[実施態様2]
前記損失性材料の外周(104、202,302、402)は、前記ヒートシンクと係合して前記損失性材料の外周を前記プリント回路基板の前記表面に対し適合された場所に保持する突起(204、304)をその内側面に備えて成ることを特徴とする、実施態様1に記載のシールド。
【0025】
[実施態様3]
前記損失性材料の外周が、該損失性材料の外周と前記プリント回路基板の前記表面との間の接着剤(404)によって、前記ヒートシンクに対し合致された場所に保持されることを特徴とする、実施態様1に記載のシールド。
【0026】
[実施態様4]
前記接着剤が、電磁放射を吸収することを特徴とする、実施態様3に記載のシールド。
【0027】
[実施態様5]
集積回路パッケージ上に取り付けられたヒートシンクとプリント回路基板との間の隙間に電磁放射を吸収する材料(104、202、302、402)を充填するステップを有し、前記材料はオーム導電性ではないことを特徴とする、電磁放射を閉じ込める方法。
【0028】
[実施態様6]
プリント回路基板に取り付けられた集積回路パッケージのまわりに電磁吸収性材料の外周(104、202、302、402)を備えて成り、前記電磁吸収性材料の外周は、第1の面と第2の面とを有し、前記第1の面は、ヒートシンクの外側面に合致可能であり、前記第2の面は、前記電磁吸収性材料の外周が前記ヒートシンクの前記外側面と前記プリント回路基板との間の隙間をまたぐように、前記プリント回路基板と接触するように合致可能であることを特徴とする、電磁シールド。
【0029】
[実施態様7]
前記電磁吸収性材料の外周(104、202、302、402)は、前記ヒートシンクに係合して前記電磁吸収性材料の外周を、前記プリント回路基板の前記表面に対し適合された場所に保持する突起を内側面(204、304)に備えて成ることを特徴とする、実施態様6に記載の電磁シールド。
【0030】
[実施態様8]
前記電磁吸収性材料の外周(104、202、302、402)は、該電磁吸収性材料の外周と前記プリント回路基板の前記表面との間の接着剤(404)によって、前記ヒートシンクに対して合致された場所に保持されることを特徴とする、実施態様6に記載の電磁シールド。
【0031】
[実施態様9]
前記接着剤(404)は、電磁放射を吸収することを特徴とする、実施態様8に記載の電磁シールド。
【0032】
【発明の効果】
以上説明したように、本発明を用いることにより、低コストのEMIシールドを提供することができる。また、製品の大きな設計変更を必要とせずに製品に追加することのできるEMIシールドを提供することができる。
【図面の簡単な説明】
【図1A】ヒートシンクを備えた集積回路パッケージの平面図である。
【図1B】ヒートシンクとプリント回路基板との間の隙間を塞ぐ損失性材料の外周を有する集積回路パッケージの平面図である。
【図2】自動ロック構造を有する損失性材料の外周を有する集積回路ボール・グリッド・アレイ(BGA)パッケージの側面図である。
【図3】保持構造を有する損失性材料の外周を有する集積回路ピン・グリッド・アレイ(PGA)パッケージの側面図である。
【図4A】接着剤によって所定の場所に保持されている損失性材料の外周を有する集積回路パッケージの平面図である。
【図4B】接着剤によって所定の場所に保持されているクワッド・フラットパック(QFP)集積回路パッケージの側面図である。
【符号の説明】
104、202、302、402:損失性材料の外周
204、304:突起
404:接着剤

Claims (1)

  1. 集積回路上に取り付けられたヒートシンクとプリント回路基板の表面との隙間を実質的に囲むように適合され、また、前記ヒートシンクが前記集積回路パッケージ上に取り付けられたときに前記ヒートシンクの外周の形状に合致するように適合され、さらに、前記集積回路パッケージが前記プリント回路基板の前記表面に取り付けられたときにプリント回路基板の前記表面に合致するように適合された、電磁放射を吸収しオーム導電性でないシールド材料で構成された損失性材料の外周を備えて成
    前記損失性材料の外周は、前記ヒートシンクと係合して前記損失性材料の外周を前記プリント回路基板の前記表面に対し適合された場所に保持する突起をその内側面に備えて成るものである、電磁放射を閉じ込めるためのシールド。
JP2000064540A 1999-03-26 2000-03-09 高周波シールド Expired - Fee Related JP4251747B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US277717 1999-03-26
US09/277,717 US6507101B1 (en) 1999-03-26 1999-03-26 Lossy RF shield for integrated circuits

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008218148A Division JP4638532B2 (ja) 1999-03-26 2008-08-27 高周波シールド

Publications (3)

Publication Number Publication Date
JP2000286590A JP2000286590A (ja) 2000-10-13
JP2000286590A5 JP2000286590A5 (ja) 2007-04-19
JP4251747B2 true JP4251747B2 (ja) 2009-04-08

Family

ID=23062072

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000064540A Expired - Fee Related JP4251747B2 (ja) 1999-03-26 2000-03-09 高周波シールド
JP2008218148A Expired - Fee Related JP4638532B2 (ja) 1999-03-26 2008-08-27 高周波シールド

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008218148A Expired - Fee Related JP4638532B2 (ja) 1999-03-26 2008-08-27 高周波シールド

Country Status (2)

Country Link
US (2) US6507101B1 (ja)
JP (2) JP4251747B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001005203A1 (en) * 1999-07-08 2001-01-18 Sunstar Giken Kabushiki Kaisha Underfilling material for semiconductor package
WO2001078138A1 (en) * 2000-04-07 2001-10-18 Advanced Micro Devices, Inc. Flip chip semiconductor device including a compliant support for supporting a heat sink
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US20030117787A1 (en) * 2001-10-17 2003-06-26 Laird Technologies, Inc. Method and apparatus for EMI shielding
US7030482B2 (en) * 2001-12-21 2006-04-18 Intel Corporation Method and apparatus for protecting a die ESD events
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
US7039361B1 (en) * 2002-02-01 2006-05-02 Ciena Corporation System and method for reducing electromagnetic interference
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
TWI264993B (en) * 2005-03-08 2006-10-21 Asustek Comp Inc Shielding structure
WO2008018870A1 (en) * 2006-08-09 2008-02-14 Geomat Insights, Llc Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
CN201104378Y (zh) * 2007-04-04 2008-08-20 华为技术有限公司 屏蔽和散热装置
US8390112B2 (en) * 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
US20100127407A1 (en) * 2008-11-25 2010-05-27 Leblanc John Two-sided substrateless multichip module and method of manufacturing same
CN201336790Y (zh) * 2008-12-05 2009-10-28 鸿富锦精密工业(深圳)有限公司 散热装置
US8213180B2 (en) * 2010-01-21 2012-07-03 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
DE102010017279A1 (de) 2010-03-31 2011-10-06 Universität Regensburg Vorrichtung zum Erzeugen von Drücken in Probenbehältern
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US9350386B2 (en) * 2012-04-12 2016-05-24 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the same
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US9323093B2 (en) * 2012-10-25 2016-04-26 Panasonic Avionics Corporation Method of suppressing electromagnetic interference radiation from a display device
US9439333B2 (en) 2013-01-15 2016-09-06 Genesis Technology Usa, Inc. Heat-dissipating EMI/RFI shield
US9622338B2 (en) 2013-01-25 2017-04-11 Laird Technologies, Inc. Frequency selective structures for EMI mitigation
US9470720B2 (en) * 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US10013033B2 (en) 2013-06-19 2018-07-03 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
CN103579899B (zh) * 2013-11-21 2016-01-27 中国科学院半导体研究所 一种激光阵列热沉模块
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
WO2016111512A1 (en) 2015-01-09 2016-07-14 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
US9571044B1 (en) 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof
US9692363B2 (en) 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769682A (en) * 1984-11-05 1988-09-06 Energy Conversion Devices, Inc. Boron doped semiconductor materials and method for producing same
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
SE8603522D0 (sv) * 1986-08-21 1986-08-21 Hb Radicool Research & Dev Banformigt material for kamouflage mot elektromagnetisk stralning
GB8629566D0 (en) * 1986-12-10 1987-09-09 Lantor Uk Ltd Composite material
JPH01124243A (ja) * 1987-11-09 1989-05-17 Nec Corp パッケージの放熱構造
EP0340959B1 (en) * 1988-05-06 1994-12-28 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US4890083A (en) * 1988-10-20 1989-12-26 Texas Instruments Incorporated Shielding material and shielded room
US4886240A (en) * 1988-10-20 1989-12-12 Santa Barbara Research Center Dewar cryopumping using barium oxide composite for moisture removal
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
DE4111247C3 (de) * 1991-04-08 1996-11-21 Export Contor Ausenhandelsgese Schaltungsanordnung
US5208732A (en) * 1991-05-29 1993-05-04 Texas Instruments, Incorporated Memory card with flexible conductor between substrate and metal cover
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
JPH0810730B2 (ja) * 1993-02-24 1996-01-31 日本電気株式会社 パッケージのシールド構造
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
EP0809924A4 (en) * 1995-02-16 1999-06-02 Micromodule Systems Inc MOUNTING ARRANGEMENT FOR MULTI-CHIP MODULE AND COMPUTER USING THIS
US5566052A (en) * 1995-06-08 1996-10-15 Northern Telecom Limited Electronic devices with electromagnetic radiation interference shields and heat sinks
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
JPH09283976A (ja) * 1996-04-08 1997-10-31 Kitagawa Ind Co Ltd 放熱・シールド材
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JP3608063B2 (ja) * 1996-08-23 2005-01-05 Necトーキン株式会社 Emi対策部品及びそれを備えた能動素子
JP2828059B2 (ja) * 1996-08-28 1998-11-25 日本電気株式会社 ヒートシンクの実装構造
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
JPH10335579A (ja) * 1997-05-27 1998-12-18 Toshiba Corp 大電力半導体モジュール装置
US6018460A (en) * 1998-01-13 2000-01-25 Lucent Technologies Inc. Flexible thermal conductor with electromagnetic interference shielding capability for electronic components
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6122167A (en) * 1998-06-02 2000-09-19 Dell Usa, L.P. Integrated hybrid cooling with EMI shielding for a portable computer
US6063730A (en) * 1998-08-19 2000-05-16 Eastman Kodak Company Reusable donor layer containing dye wells for continuous tone thermal printing
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP4447155B2 (ja) * 2000-12-18 2010-04-07 Fdk株式会社 電磁波抑制熱伝導シート

Also Published As

Publication number Publication date
US20010001592A1 (en) 2001-05-24
JP2000286590A (ja) 2000-10-13
JP2008283225A (ja) 2008-11-20
US6507101B1 (en) 2003-01-14
JP4638532B2 (ja) 2011-02-23
US6734045B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
JP4251747B2 (ja) 高周波シールド
US5639989A (en) Shielded electronic component assembly and method for making the same
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
JP3426023B2 (ja) 集積回路用パッケージおよび電磁放射を減衰させる方法
US9968004B2 (en) Thermal interface materials including electrically-conductive material
CN108987378B (zh) 微电子装置
US10455688B2 (en) Board level shields with virtual grounding capability
US5899755A (en) Integrated circuit test socket with enhanced noise imminity
WO2017022221A1 (ja) 放熱構造および電子機器
US20150102473A1 (en) Chip package and packaging method
US6943436B2 (en) EMI heatspreader/lid for integrated circuit packages
US10347571B1 (en) Intra-package interference isolation
US6803655B2 (en) Semiconductor integrated circuit device with EMI prevention structure
KR0175000B1 (ko) 전자파 억제구조를 갖는 반도체 소자
JP4958189B2 (ja) 集積回路の搭載構造
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
KR100505241B1 (ko) 비지에이 패키지의 전자파 차폐구조
US20230016486A1 (en) Low-cost surface mount emi gaskets
JPH1117083A (ja) Emi対策機能付き放熱装置
US6414383B1 (en) Very low magnetic field integrated circuit
US6563198B1 (en) Adhesive pad having EMC shielding characteristics
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
TWI713182B (zh) 半導體器件
JPH03179796A (ja) ハイブリッド集積回路
JPH1174669A (ja) 無線周波シールド電子回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees