JPH02151055A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02151055A JPH02151055A JP63305072A JP30507288A JPH02151055A JP H02151055 A JPH02151055 A JP H02151055A JP 63305072 A JP63305072 A JP 63305072A JP 30507288 A JP30507288 A JP 30507288A JP H02151055 A JPH02151055 A JP H02151055A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- heat transfer
- pin
- hole
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000008188 pellet Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 27
- 239000000853 adhesive Substances 0.000 abstract description 11
- 230000001070 adhesive effect Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 229920002379 silicone rubber Polymers 0.000 abstract description 9
- 239000004945 silicone rubber Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000020169 heat generation Effects 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000005394 sealing glass Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体ペレットを封
止するパッケージの放熱技術に関するものである。
止するパッケージの放熱技術に関するものである。
近年、半導体装置の高密度化、高速度化による半導体ペ
レットのサイズや入出力ピン数の増大に伴い、ベレット
から発生する熱を効率的に放散させるパッケージ構造が
種々提案されている。
レットのサイズや入出力ピン数の増大に伴い、ベレット
から発生する熱を効率的に放散させるパッケージ構造が
種々提案されている。
例えば、「サーキット・ワールド（Ｃｉｒｃｕｉｔ ｖ
ｌｏｒＩｄ）、Ｖｏｌ、１０ Ｎｏ、４．１９８４ ”
Ｔｈｅ Ｍａｎｕｆａｃｔｕｒｅ ａｎｄ Ｒｅ１ｉａ
ｂｉｌｉｔｙ ｏｆ ｔｈｅ ＥＰＩＣＣｈｉｐ Ｃａ
ｒｒｉｅｒ’ Ｊ Ｐ ３ Ｑには、ガラス￥ａ維を含
浸させたエポキシ樹脂製実族基板のペレットボンディン
グ部に金属メツキを施したスルーホールを設け、ペレッ
トから発生した熱をこのスルーホールを通じて放熱フィ
ンに逃がすようにしたパッケージ構造が開示されている
。
ｌｏｒＩｄ）、Ｖｏｌ、１０ Ｎｏ、４．１９８４ ”
Ｔｈｅ Ｍａｎｕｆａｃｔｕｒｅ ａｎｄ Ｒｅ１ｉａ
ｂｉｌｉｔｙ ｏｆ ｔｈｅ ＥＰＩＣＣｈｉｐ Ｃａ
ｒｒｉｅｒ’ Ｊ Ｐ ３ Ｑには、ガラス￥ａ維を含
浸させたエポキシ樹脂製実族基板のペレットボンディン
グ部に金属メツキを施したスルーホールを設け、ペレッ
トから発生した熱をこのスルーホールを通じて放熱フィ
ンに逃がすようにしたパッケージ構造が開示されている
。
しかしながら、本発明者の検討によれば、上記した従来
のパッケージ構造は、実装基板を構成するエポキシ樹脂
と金属との熱膨張率が異なるため、ペレットの発熱が繰
り返されると、スルーホールの金属メツキ部にクラック
が発生し、熱の伝達経路が断たれてしまう、という欠点
を有していることが見出された。
のパッケージ構造は、実装基板を構成するエポキシ樹脂
と金属との熱膨張率が異なるため、ペレットの発熱が繰
り返されると、スルーホールの金属メツキ部にクラック
が発生し、熱の伝達経路が断たれてしまう、という欠点
を有していることが見出された。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、ペレットから発生した熱を効率良く放
散させることによって、パフケージの熱抵抗を確実に低
減することのできる技術を提供することにある。
り、その目的は、ペレットから発生した熱を効率良く放
散させることによって、パフケージの熱抵抗を確実に低
減することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
すなわち、請求項１記載の発明は、ペレットを搭載する
実装基板のペレットボンディング部にスルーホールを設
け、このスルーホールに挿入した伝熱用ピンの先端に放
熱体を接続した半導体装置である。
実装基板のペレットボンディング部にスルーホールを設
け、このスルーホールに挿入した伝熱用ピンの先端に放
熱体を接続した半導体装置である。
請求項２記載の発明は、一面に複数本の入出力ピンを立
設したピングリッドアレイ基板のペレットボンディング
部にスルーホールを設け、このスルーホールに挿入した
伝熱用ピンの先端に放熱体を接続した半導体装置である
。
設したピングリッドアレイ基板のペレットボンディング
部にスルーホールを設け、このスルーホールに挿入した
伝熱用ピンの先端に放熱体を接続した半導体装置である
。
請求項３記載の発明は、上記請求項２記載の伝熱用ピン
のピンヘッド部の径を他の部分゛の径よりも大きくした
半導体装置である。
のピンヘッド部の径を他の部分゛の径よりも大きくした
半導体装置である。
請求項４記載の発明は、上記請求項２記載の伝熱用ピン
が電源ビンを兼ねている半導体装置である。
が電源ビンを兼ねている半導体装置である。
請求項５記載の発明は、一面に複数本の入出力ピンを立
設したピングリッドアレイ基板のペレットボンディング
部に伝熱用ピンを挿入したスルーホールを設けるととも
に、上記ピングリッドアレイを実装する印刷配線板の一
部に上記伝熱用ピンが挿通されるスルーホールを設け、
このスルーホールに挿通した伝熱用ピンの先端に放熱体
を接続した半導体装置である。
設したピングリッドアレイ基板のペレットボンディング
部に伝熱用ピンを挿入したスルーホールを設けるととも
に、上記ピングリッドアレイを実装する印刷配線板の一
部に上記伝熱用ピンが挿通されるスルーホールを設け、
このスルーホールに挿通した伝熱用ピンの先端に放熱体
を接続した半導体装置である。
請求項１．２記載の発明によれば、スルーホールに伝熱
用ピンを挿入したことにより、ペレットの発熱が繰り返
されても、熱の伝達経路が断たれる虞れはない。しかも
、ペレットから発生した熱は、この伝熱用ピンを通じて
放熱体に伝達されるため、従来技術よりも熱の伝達経路
が太くなり、放熱効率が向上する。
用ピンを挿入したことにより、ペレットの発熱が繰り返
されても、熱の伝達経路が断たれる虞れはない。しかも
、ペレットから発生した熱は、この伝熱用ピンを通じて
放熱体に伝達されるため、従来技術よりも熱の伝達経路
が太くなり、放熱効率が向上する。
請求項３記載の発明によれば、伝熱用ピンのペレットへ
の接触面積が増え、伝熱効率が上がるため放熱効率がさ
らに向上する。
の接触面積が増え、伝熱効率が上がるため放熱効率がさ
らに向上する。
請求項４記載の発明によれば、同一面積のピングリッド
アレイ基板により多くの入出力ピンを設けることができ
るため、ピングリッドアレイの多ピン化が促進される。
アレイ基板により多くの入出力ピンを設けることができ
るため、ピングリッドアレイの多ピン化が促進される。
請求項５記載の発明によれば、放熱体が印刷配線板の裏
面に配置されるため、放熱体と入出力ピンとの接触を防
止することができる。これにより、放熱体を大形化する
ことができるため、放熱効率がより向上する。
面に配置されるため、放熱体と入出力ピンとの接触を防
止することができる。これにより、放熱体を大形化する
ことができるため、放熱効率がより向上する。
〔実施例１〕
第１図は、本発明の一実施例である半導体装置の要部断
面図である。
面図である。
本実施例１の半導体装置は、シリコン・オン・シリ：Ｉ
ン（Ｓ＋ｌ１ｃｏｎ ｏｎ ５ｉｌｉｃｏｎ）方式に
よるＲＡＭモジュールである。
ン（Ｓ＋ｌ１ｃｏｎ ｏｎ ５ｉｌｉｃｏｎ）方式に
よるＲＡＭモジュールである。
第１図において、パッケージ１ａの一部を構成する実装
基板２ａは、例えばＳｉＣのような、高い熱伝導性と高
い電気絶縁性とを併せ持った材料で構成されている。こ
の実装基板２ａの下面には、例えばシリコーンゴムなど
の耐熱性接着剤３を介してシリコン配線基板４が接合さ
れている。このシリコン配線基板４には、例えばアルミ
ニウムからなる配線（図示せず）が形成されている。
基板２ａは、例えばＳｉＣのような、高い熱伝導性と高
い電気絶縁性とを併せ持った材料で構成されている。こ
の実装基板２ａの下面には、例えばシリコーンゴムなど
の耐熱性接着剤３を介してシリコン配線基板４が接合さ
れている。このシリコン配線基板４には、例えばアルミ
ニウムからなる配線（図示せず）が形成されている。
シリコン配線基板４の下面には、例えば半田からなるＣ
ＣＢバンブ５を介して複数の半導体ベレット６が搭載さ
れている。これらのペレット６は、その集積回路形成面
にダイナミックＲＡＭやスタティックＲＡＭなどのメモ
！ＪＬＳＩを形成したものである。
ＣＢバンブ５を介して複数の半導体ベレット６が搭載さ
れている。これらのペレット６は、その集積回路形成面
にダイナミックＲＡＭやスタティックＲＡＭなどのメモ
！ＪＬＳＩを形成したものである。
パッケージｌａの側面には、例えば４２アロイからなる
複数本のリード７が外方に延在されている。これらのリ
ード７は、実装基板２・ａと、例えばムライトからなる
フランジ８ａとの間に封止用ガラス９を介して接合され
ている。また、これらのリード７は、例えば金やアルミ
ニウムからなるワイヤ１０を介してシリコン配線基板４
と電気的に接続されている。
複数本のリード７が外方に延在されている。これらのリ
ード７は、実装基板２・ａと、例えばムライトからなる
フランジ８ａとの間に封止用ガラス９を介して接合され
ている。また、これらのリード７は、例えば金やアルミ
ニウムからなるワイヤ１０を介してシリコン配線基板４
と電気的に接続されている。
パッケージｌａの下面は、アルミニウムなどの導電材料
、あるいは窒化アルミニウムなどのセラミック材料から
なるキャップｌｌａで構成されている。このキャップｌ
ｌａは、例えばシリコーンゴムなどの耐熱性接着剤３を
介して７ランジ８ａに接合され、シリコン配線基板４お
よびペレット６を封止するようになっている。
、あるいは窒化アルミニウムなどのセラミック材料から
なるキャップｌｌａで構成されている。このキャップｌ
ｌａは、例えばシリコーンゴムなどの耐熱性接着剤３を
介して７ランジ８ａに接合され、シリコン配線基板４お
よびペレット６を封止するようになっている。
パッケージ１ａの上面には、放熱フィンを備えたヒート
シンク（放熱体）１２ａが配置されている。このヒート
シンク１２ａは、例えばシリコーンゴムなどの耐熱性接
着剤３を介して実装基板２ａ上に接合され、ペレット６
から発生した熱を外部に放散するようになっている。こ
のヒートシンク１２ａは、アルミニウムのような、熱伝
導性の高い材料で構成されている。
シンク（放熱体）１２ａが配置されている。このヒート
シンク１２ａは、例えばシリコーンゴムなどの耐熱性接
着剤３を介して実装基板２ａ上に接合され、ペレット６
から発生した熱を外部に放散するようになっている。こ
のヒートシンク１２ａは、アルミニウムのような、熱伝
導性の高い材料で構成されている。
本実施例１に右いては、実装基板２ａに複数のスルーホ
ール１３が開孔され、各スルーホール１３には、例えば
４２７０イなどの金属材料からなる伝熱用ビン１４ａが
挿入されている。この伝熱用ピン１４ａの上端は、ヒー
トシンク１２ａの下面に設けられた溝１５に嵌挿され、
下端は、シリコン配線基板４の上面に当接されている。
ール１３が開孔され、各スルーホール１３には、例えば
４２７０イなどの金属材料からなる伝熱用ビン１４ａが
挿入されている。この伝熱用ピン１４ａの上端は、ヒー
トシンク１２ａの下面に設けられた溝１５に嵌挿され、
下端は、シリコン配線基板４の上面に当接されている。
以上の構成からなる本実施例１によれば、次のような効
果を得ることができる。
果を得ることができる。
（１）５パツケージ１ａの一部を構成する実装基板２ａ
に設けたスルーホール１３に伝熱用ピン１４ａを挿入し
、ペレット６から発生した熱をこの伝熱用ピン１４ａを
通じてヒートシンク１２ａに逃がすようにしたので、ス
ルーホール１３に金属メツキを施した従来技術と異なり
、ペレット６の発熱が繰り返されても、熱の伝達経路が
断たれる虞れはない。
に設けたスルーホール１３に伝熱用ピン１４ａを挿入し
、ペレット６から発生した熱をこの伝熱用ピン１４ａを
通じてヒートシンク１２ａに逃がすようにしたので、ス
ルーホール１３に金属メツキを施した従来技術と異なり
、ペレット６の発熱が繰り返されても、熱の伝達経路が
断たれる虞れはない。
（２）、ペレット６から発生した熱は、実装基板２ａよ
りも熱伝導率の高い材料で構成された伝熱用ピン１４ａ
を通じてヒートシンク１２ａに伝達されるため、従来技
術よりも熱の伝達経路が太くなり、放熱効率が向上する
。
りも熱伝導率の高い材料で構成された伝熱用ピン１４ａ
を通じてヒートシンク１２ａに伝達されるため、従来技
術よりも熱の伝達経路が太くなり、放熱効率が向上する
。
（３）、上記（１）、（２）により、パッケージ１ａの
熱抵抗を確実に低減することができるので、信頼性の高
いＲＡＭモジュールを提供することができる。
熱抵抗を確実に低減することができるので、信頼性の高
いＲＡＭモジュールを提供することができる。
（４）、実装基板２ａに設けたスルーホール１３に伝熱
用ピン１４ａを挿入しただけの簡単な構成でパッケージ
ｌａの熱抵抗を低減することができるため、信頼性の高
いＲＡＭモジュールを安価に提供することができる。
用ピン１４ａを挿入しただけの簡単な構成でパッケージ
ｌａの熱抵抗を低減することができるため、信頼性の高
いＲＡＭモジュールを安価に提供することができる。
〔実施例２〕
第２図は、本発明の他の実施例である半導体装置の要部
断面図である。
断面図である。
本実施例２の半導体装置は、プラスチック・ビングリッ
ドアレイパッケージである。第２図１ご、おいて、パッ
ケージ１ｂの一部を構成するピングリッドアレイ基板２
ｂは、例えばガラス繊維を含浸させたエポキシ樹脂で構
成されている。
ドアレイパッケージである。第２図１ご、おいて、パッ
ケージ１ｂの一部を構成するピングリッドアレイ基板２
ｂは、例えばガラス繊維を含浸させたエポキシ樹脂で構
成されている。
ビングリッドアレイ基板２ｂの上面中央には、例えばシ
リコーンゴムなどの耐熱性接着剤３を介して半導体ペレ
ット６が接合されている。このペレット６は、その集積
回路形成面に、例えば論理ＬＳ・■を形成したものであ
る。
リコーンゴムなどの耐熱性接着剤３を介して半導体ペレ
ット６が接合されている。このペレット６は、その集積
回路形成面に、例えば論理ＬＳ・■を形成したものであ
る。
ビングリッドアレイ基板２ｂの上面の他の領域には、例
えば銅からなる配線１６が形成されている。この配線１
６の一端は、例えば金やアルミニウムからなるワイヤ１
０を介してペレット６と電気的に接続されている。また
、配線１６の他端は、ピングリッドアレイ基板２ｂに立
設された、例えば４２７０イからなる入出力ビン１７と
電気的に接続されている。
えば銅からなる配線１６が形成されている。この配線１
６の一端は、例えば金やアルミニウムからなるワイヤ１
０を介してペレット６と電気的に接続されている。また
、配線１６の他端は、ピングリッドアレイ基板２ｂに立
設された、例えば４２７０イからなる入出力ビン１７と
電気的に接続されている。
パッケージ１ｂの側面は、アルミニウムなどの金属材料
、あるいはエポキシ樹脂などの高分子材料からなるフラ
ンジ８ｂで構成されている。このフランジ８ｂは、例え
ばシリコーンゴムなどの耐熱性接着剤３を介してピング
リッドアレイ基板２ｂに接合されている。
、あるいはエポキシ樹脂などの高分子材料からなるフラ
ンジ８ｂで構成されている。このフランジ８ｂは、例え
ばシリコーンゴムなどの耐熱性接着剤３を介してピング
リッドアレイ基板２ｂに接合されている。
パッケージ１ｂの上面は、上記フランジ８ｂと同じく、
アルミニウムなどの金属材料、あるいはエポキシ樹脂な
どの高分子材料からなるキャップ１１ｂで構成されてい
る。このキャップｌｌｂは、例えばシリコーンゴムなど
の耐熱性接着剤３を介してフランジ８ｂに接合され、ペ
レット６を封止するようになっている。
アルミニウムなどの金属材料、あるいはエポキシ樹脂な
どの高分子材料からなるキャップ１１ｂで構成されてい
る。このキャップｌｌｂは、例えばシリコーンゴムなど
の耐熱性接着剤３を介してフランジ８ｂに接合され、ペ
レット６を封止するようになっている。
パッケージｌｂの内部には、例えばシリコーンゲル１８
が充填され、ペレット６を湿気から保護するようになっ
ている。
が充填され、ペレット６を湿気から保護するようになっ
ている。
本実施例２においては、ピングリッドアレイ基板２ｂの
ペレットボンディング部に複数のスルーホール１３が開
孔され、各スルーホール１３には、例えば４２７０イな
どの金属材料からなる伝熱用ビン１４ｂが挿入されてい
る。パッケージ１ｂの下方には、放熱フィンを備えたヒ
ートシンク１２ｂが配置され、このヒートシンク１２ｂ
の上面に設けられた溝１５に上記伝熱用ピン１４ｂの下
端が嵌挿されている。このヒートシンク１２ｂは、アル
ミニウムのような、熱伝導性の高い材料で構成されてい
る。
ペレットボンディング部に複数のスルーホール１３が開
孔され、各スルーホール１３には、例えば４２７０イな
どの金属材料からなる伝熱用ビン１４ｂが挿入されてい
る。パッケージ１ｂの下方には、放熱フィンを備えたヒ
ートシンク１２ｂが配置され、このヒートシンク１２ｂ
の上面に設けられた溝１５に上記伝熱用ピン１４ｂの下
端が嵌挿されている。このヒートシンク１２ｂは、アル
ミニウムのような、熱伝導性の高い材料で構成されてい
る。
本実施例２のピングリッドアレイを印刷配線板１９ａに
実装するには、あらかじめ印刷配線板１９ａの一部に開
孔２０を設けておき、この開孔２０に上記ヒートシンク
１２ｂを挿入すればよい。
実装するには、あらかじめ印刷配線板１９ａの一部に開
孔２０を設けておき、この開孔２０に上記ヒートシンク
１２ｂを挿入すればよい。
以上の構成からなる本実施例２によれば、次のような効
果を得ることができる。
果を得ることができる。
〔１〕、パッケージ１ｂの一部を構成するピングリッド
アレイ基板２ｂのペレットボンディング部に設けたスル
ーホール１３に伝熱用ピン１４ｂを挿入し、ペレット６
から発生した熱をこの伝熱用ピン１４ｂを通じてヒート
シンク１２ｂに逃がすようにしたので、スルーホール１
３に金属メツキを施した従来技術と異なり、ペレット６
の発熱が繰り返されても、熱の伝達経路が断たれる虞れ
はない。
アレイ基板２ｂのペレットボンディング部に設けたスル
ーホール１３に伝熱用ピン１４ｂを挿入し、ペレット６
から発生した熱をこの伝熱用ピン１４ｂを通じてヒート
シンク１２ｂに逃がすようにしたので、スルーホール１
３に金属メツキを施した従来技術と異なり、ペレット６
の発熱が繰り返されても、熱の伝達経路が断たれる虞れ
はない。
（２）、ペレット６から発生した熱は、ピングリッドア
レイ基板２ｂよりも熱伝導率の高い材料で構成された伝
熱用ピン１４ｂを通じてヒートシンク１２ｂに伝達され
るため、従来技術よりも熱の伝達経路が太くなり、放熱
効率が向上する。
レイ基板２ｂよりも熱伝導率の高い材料で構成された伝
熱用ピン１４ｂを通じてヒートシンク１２ｂに伝達され
るため、従来技術よりも熱の伝達経路が太くなり、放熱
効率が向上する。
（３）、上記（１）、（２）により、パッケージ１ｂの
熱抵抗を確実に低減することができるので、信頼性の高
いプラスチックピングリッドアレイパッケージを提供す
ることができる。
熱抵抗を確実に低減することができるので、信頼性の高
いプラスチックピングリッドアレイパッケージを提供す
ることができる。
（４）、ピングリッドアレイ基板２ｂに設けたスルーホ
ール１３に伝熱用ピン１４ｂを挿入しただけの簡単な構
成でパッケージｌｂの熱抵抗を低減することができるた
め、信頼性の高いプラスチックピングリッドアレイパッ
ケージを安価に提供することができる。
ール１３に伝熱用ピン１４ｂを挿入しただけの簡単な構
成でパッケージｌｂの熱抵抗を低減することができるた
め、信頼性の高いプラスチックピングリッドアレイパッ
ケージを安価に提供することができる。
〔実施例３〕
第３図は、本発明の他の実施例である半導体装置の要部
断面図、第４図は、印刷配線板に実装されたこの半導体
装置の要部断面図である。
断面図、第４図は、印刷配線板に実装されたこの半導体
装置の要部断面図である。
本実施例３０半導体装置は、前記実施例２と同じく、プ
ラスチック・ビングリッドアレイパッケージである。
ラスチック・ビングリッドアレイパッケージである。
第３図において、パッケージＩＣの一部を構成するピン
グリッドアレイ基板２ｃは、例えばガラス繊維を含浸さ
せたエポキシ樹脂で構成されている。
グリッドアレイ基板２ｃは、例えばガラス繊維を含浸さ
せたエポキシ樹脂で構成されている。
ピングリッドアレイ基板２ｃの上面中央には、例えばシ
リコーンゴムなどの耐熱性接着剤３を介して半導体ペレ
ット６が接合されている。このペレット６は、その集積
回路形成面に、例えば論理ＬＳ、Ｉを形成したものであ
る。
リコーンゴムなどの耐熱性接着剤３を介して半導体ペレ
ット６が接合されている。このペレット６は、その集積
回路形成面に、例えば論理ＬＳ、Ｉを形成したものであ
る。
ピングリッドアレイ基板２Ｃの上面の他の領域には、例
えば銅からなる配線１６が形成されている。この配線１
６の一端は、例えば金やアルミニウムからなるワイヤｌ
Ｏを介してペレット６と電気的に接続されている。また
、配線１６の他端は、ピングリッドアレイ基板２ｃに立
設された、例えば４２７０イからなる入出力ビン１７と
電気的に接続されている。
えば銅からなる配線１６が形成されている。この配線１
６の一端は、例えば金やアルミニウムからなるワイヤｌ
Ｏを介してペレット６と電気的に接続されている。また
、配線１６の他端は、ピングリッドアレイ基板２ｃに立
設された、例えば４２７０イからなる入出力ビン１７と
電気的に接続されている。
上記ピングリッドアレイ基板２Ｃの上面には、エポキシ
樹脂などの高分子材料を一体成形したキャップｌｌｃが
被覆されている。このキャップ１１Ｃは、例えばシリコ
ーンゴムなどの耐熱性接着剤３を介してピングリッドア
レイ基板２Ｃに接合されている。
樹脂などの高分子材料を一体成形したキャップｌｌｃが
被覆されている。このキャップ１１Ｃは、例えばシリコ
ーンゴムなどの耐熱性接着剤３を介してピングリッドア
レイ基板２Ｃに接合されている。
パッケージＩＣの内部には、例えばエポキシ樹脂などの
高分子材料からなる四角枠状のダム２１が設けられ、こ
のダム２１は耐熱性接着剤３によりビングリッドアレイ
基Ｖｉ２ｃに接合されている。
高分子材料からなる四角枠状のダム２１が設けられ、こ
のダム２１は耐熱性接着剤３によりビングリッドアレイ
基Ｖｉ２ｃに接合されている。
ダム２１の内側には、例えばシリコーンゲル１８が充填
され、ペレット６を湿気から保護するようになっている
。
され、ペレット６を湿気から保護するようになっている
。
本実施例３においては、ピングリッドアレイ基板２Ｃの
ペレットボンディング部に複数のスルーホール１３が開
孔され、各スルーホール１３には、例えば４２７０イな
どの金属材料からなる伝熱用ピン１４Ｃが挿入されてい
る。この伝熱用ピン１４Ｃは、そのピンヘッド部の径が
他の部分よりも大きく、かつ、その長さは、入出力ピン
１７よりも長くなっている。また、この伝熱用ピン１４
ｃの先端には、放熱フィンを備えたヒートシンク１２Ｃ
が接続されるようになっている。
ペレットボンディング部に複数のスルーホール１３が開
孔され、各スルーホール１３には、例えば４２７０イな
どの金属材料からなる伝熱用ピン１４Ｃが挿入されてい
る。この伝熱用ピン１４Ｃは、そのピンヘッド部の径が
他の部分よりも大きく、かつ、その長さは、入出力ピン
１７よりも長くなっている。また、この伝熱用ピン１４
ｃの先端には、放熱フィンを備えたヒートシンク１２Ｃ
が接続されるようになっている。
第４図に示すように、本実施例３の印刷配線板１９ｂに
は、入出力ピン１７を挿入するためのスルーホール２２
ａの他、上記伝熱用ピン１４ｃを挿通するためのスルー
ホール２２ｂが設けられている。この印刷配線板１９ｂ
は、ピングリッドアレイ基板２Ｃと同じく、例えばガラ
ス繊維を含浸させたエポキシ樹脂で構成されている。
は、入出力ピン１７を挿入するためのスルーホール２２
ａの他、上記伝熱用ピン１４ｃを挿通するためのスルー
ホール２２ｂが設けられている。この印刷配線板１９ｂ
は、ピングリッドアレイ基板２Ｃと同じく、例えばガラ
ス繊維を含浸させたエポキシ樹脂で構成されている。
本実施例３のピングリッドアレイをこの印刷配線板１９
ｂに実装するには、入出力ピン１７をスルーホール２２
Ｈに、また、伝熱用ピン１４Ｃをスルーホール２２ｂに
それぞれ挿入し、さらに、伝熱用ピン１４Ｃの先端をヒ
ートシンク１２ｃの溝１５に嵌挿する。その後、例えば
半田２３を用いて入出力ピン１７を印刷配線板１９ｂに
、また、伝熱用ピン１４ｃをヒートシンク１２Ｃにそれ
ぞれ固定する。
ｂに実装するには、入出力ピン１７をスルーホール２２
Ｈに、また、伝熱用ピン１４Ｃをスルーホール２２ｂに
それぞれ挿入し、さらに、伝熱用ピン１４Ｃの先端をヒ
ートシンク１２ｃの溝１５に嵌挿する。その後、例えば
半田２３を用いて入出力ピン１７を印刷配線板１９ｂに
、また、伝熱用ピン１４ｃをヒートシンク１２Ｃにそれ
ぞれ固定する。
本実施例３では、印刷配線板１９ｂの裏面にヒートシン
ク１２Ｃを配置したので、前記実施例２と異なり、ヒー
トシンク１２Ｃを大形化してもヒートシンク１２ｃと入
出力ピン１７とが接触する虞れはない。
ク１２Ｃを配置したので、前記実施例２と異なり、ヒー
トシンク１２Ｃを大形化してもヒートシンク１２ｃと入
出力ピン１７とが接触する虞れはない。
以上の構成からなる本実施例３によれば、次のような効
果を得ることができる。
果を得ることができる。
（１）、パッケージＩＣの一部を構成するピングリッド
アレイ基板２Ｃのペレットボンディング部に設けたスル
ーホール１３に伝熱用ピン１４ｃを挿入し、ペレット６
から発生した熱をこの伝熱用ピン１４Ｃを通じてヒート
シンク１２Ｃに逃がすようにしたので、スルーホール１
３に金属メツキを施した従来技術と異なり、ペレット６
０発熱が繰り返されても、熱の伝達経路が断たれる虞れ
はない。
アレイ基板２Ｃのペレットボンディング部に設けたスル
ーホール１３に伝熱用ピン１４ｃを挿入し、ペレット６
から発生した熱をこの伝熱用ピン１４Ｃを通じてヒート
シンク１２Ｃに逃がすようにしたので、スルーホール１
３に金属メツキを施した従来技術と異なり、ペレット６
０発熱が繰り返されても、熱の伝達経路が断たれる虞れ
はない。
（２）、ペレット６から発生した熱は、ピングリッドア
レイ基板２Ｃよりも熱伝導率の高い材料で構成された伝
熱用ピン１４Ｃを通じてヒートシンク１２Ｃに伝達され
るため、従来技術よりも熱の伝達経路が太くなり、放熱
効率が向上する。
レイ基板２Ｃよりも熱伝導率の高い材料で構成された伝
熱用ピン１４Ｃを通じてヒートシンク１２Ｃに伝達され
るため、従来技術よりも熱の伝達経路が太くなり、放熱
効率が向上する。
（３）、伝熱用ピン１４Ｃのピンヘッド部の径ヲ他の部
分よりも大きくしたので、ペレット６への接触面積が増
え、伝熱効率が上がるため前記実施例２に比べて放熱効
率が向上する。
分よりも大きくしたので、ペレット６への接触面積が増
え、伝熱効率が上がるため前記実施例２に比べて放熱効
率が向上する。
（４）、印刷配線板１９ｂの裏面にヒートシンク１２Ｃ
を配置し、ヒートシンク１２ｃと入出力ピン１７との接
触を防止したので、ヒートシンク１２Ｃを大形化するこ
とができる。これにより、前記実施例２に比べて放熱効
率が向上する。
を配置し、ヒートシンク１２ｃと入出力ピン１７との接
触を防止したので、ヒートシンク１２Ｃを大形化するこ
とができる。これにより、前記実施例２に比べて放熱効
率が向上する。
（５）、上記（１）〜（４）により、パッケージＩＣの
熱抵抗を確実に低減することができるので、信頼性の高
いプラスチックピングリッドアレイを提供することがで
きる。
熱抵抗を確実に低減することができるので、信頼性の高
いプラスチックピングリッドアレイを提供することがで
きる。
（６）、パッケージＩＣをセラミックより安価な高分子
材料で構成し、かつ、ピングリッドアレイ基板２Ｃに設
けたスルーホール１３に伝熱用ピン１４Ｃを挿入しただ
けの簡単な構成でパッケージＩＣの熱抵抗を低減できる
ようにしたので、信頼性の高いプラスチックピングリッ
ドアレイを安価に提供することができる。
材料で構成し、かつ、ピングリッドアレイ基板２Ｃに設
けたスルーホール１３に伝熱用ピン１４Ｃを挿入しただ
けの簡単な構成でパッケージＩＣの熱抵抗を低減できる
ようにしたので、信頼性の高いプラスチックピングリッ
ドアレイを安価に提供することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１．２．３に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例１．２．３に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
前記実施例１．２．３では、伝熱用ピンの先端にヒート
シンクを接続したが、例えば金属板などの放熱体を接続
してもよい。
シンクを接続したが、例えば金属板などの放熱体を接続
してもよい。
また、伝熱用ピンが電源ピンを兼ねるようにしてもよい
。これにより、同一面積のピングリッドアレイ基板によ
り多くの入出力ピンを設けることができるため、ピング
リッドアレイの多ピン化が促進される。
。これにより、同一面積のピングリッドアレイ基板によ
り多くの入出力ピンを設けることができるため、ピング
リッドアレイの多ピン化が促進される。
さらに、ピングリッドアレイ基板（実装基板）や、キャ
ップ、ヒートシンクなどの材質や形状は、適宜変更して
よい。
ップ、ヒートシンクなどの材質や形状は、適宜変更して
よい。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、実装基板やピングリッドアレイ基板のペレッ
トボンディング部にスルーホールを設け、このスルーホ
ールに挿入した伝熱用ピンの先端に放熱体を接続するこ
４により、ペレットの発熱の繰り返しによって、熱の伝
達経路が断たれるのを確実に防止することができ、しか
も、熱の伝達経路が従来技術よりも太くなり、放熱効率
が向上するため、パッケージの熱抵抗を確実に低減する
ことができる。
トボンディング部にスルーホールを設け、このスルーホ
ールに挿入した伝熱用ピンの先端に放熱体を接続するこ
４により、ペレットの発熱の繰り返しによって、熱の伝
達経路が断たれるのを確実に防止することができ、しか
も、熱の伝達経路が従来技術よりも太くなり、放熱効率
が向上するため、パッケージの熱抵抗を確実に低減する
ことができる。
また、上記伝熱用ピンのビンヘッド部の径を他の部分の
径よりも大きくすることにより、伝熱効率をさらに向上
させることができる。
径よりも大きくすることにより、伝熱効率をさらに向上
させることができる。
さらに、上記伝熱用ピンが電源ピンを兼ねるこ止により
、同一面積のピングリッドアレイ基板により多くの入出
力ピンを設けることができるため、ピングリッドアレイ
の多ピン化が促進される。
、同一面積のピングリッドアレイ基板により多くの入出
力ピンを設けることができるため、ピングリッドアレイ
の多ピン化が促進される。
さらに、ピングリッドアレイ基板のペレットボンディン
グ部にスルーホールを設け、このスルーホールに挿入し
た伝熱用ピンの先端に放熱体を接続するとともに、この
ピングリッドアレイを実装する印刷配線板の一部に上記
伝熱用ピンが挿通されるスルーホールを設け、このスル
ーホールに挿通した伝熱用ピンの先端に放熱体を接続す
ることにより、放熱体を大形化することができるため、
放熱効率がさらに向上し、パッケージの熱抵抗をより確
実に低減することができる。
グ部にスルーホールを設け、このスルーホールに挿入し
た伝熱用ピンの先端に放熱体を接続するとともに、この
ピングリッドアレイを実装する印刷配線板の一部に上記
伝熱用ピンが挿通されるスルーホールを設け、このスル
ーホールに挿通した伝熱用ピンの先端に放熱体を接続す
ることにより、放熱体を大形化することができるため、
放熱効率がさらに向上し、パッケージの熱抵抗をより確
実に低減することができる。
第１図は本発明の一実施例である半導体装置の要部断面
図、 第２図は本発明の他の実施例である半導体装置の要部断
面図、 第３図は同じく本発明の他の実施例である半導体装置の
要部断面図、 第４図は印刷配線板に実装されたこの半導体装置の要部
断面図である。 ｌａ、ｌｂ、１ｃ−−−パッケージ、２ａ−−・実装基
板、２ｂ、２ｃ・・・ピングリッドアレイ基板、３・・
・耐熱性接着剤、４・・・シリコン配線基板、５・・・
ＣＣＢバンプ、６・・・半導体ペレット、７・ ・・リ
ード、３ａ、３ｂ・・・フランジ、９・・・封止用ガラ
ス、１０・・・ワイヤ、ｌｌａ、Ｉｌｂ、１１Ｃ・・・
キャップ、１２ａ、１２ｂ、１２ｃ・・・ヒートシンク
（放熱体）、１３．２２ａ、２２ｂ・・・スルーホー
ル、１４ａ、１４ｂ、 １４ｃ・・−伝熱用ピン、１
５・・・溝、１６・・・配線、１７・・・入出力ヒン、
１８・・・シリコーンゲル、１９ａ、１９ｂ・・・印刷
配線板、２０・・・開孔、２１・・・ダム、２３・・・
半田。 代理人 弁理士 筒 井 大 和
図、 第２図は本発明の他の実施例である半導体装置の要部断
面図、 第３図は同じく本発明の他の実施例である半導体装置の
要部断面図、 第４図は印刷配線板に実装されたこの半導体装置の要部
断面図である。 ｌａ、ｌｂ、１ｃ−−−パッケージ、２ａ−−・実装基
板、２ｂ、２ｃ・・・ピングリッドアレイ基板、３・・
・耐熱性接着剤、４・・・シリコン配線基板、５・・・
ＣＣＢバンプ、６・・・半導体ペレット、７・ ・・リ
ード、３ａ、３ｂ・・・フランジ、９・・・封止用ガラ
ス、１０・・・ワイヤ、ｌｌａ、Ｉｌｂ、１１Ｃ・・・
キャップ、１２ａ、１２ｂ、１２ｃ・・・ヒートシンク
（放熱体）、１３．２２ａ、２２ｂ・・・スルーホー
ル、１４ａ、１４ｂ、 １４ｃ・・−伝熱用ピン、１
５・・・溝、１６・・・配線、１７・・・入出力ヒン、
１８・・・シリコーンゲル、１９ａ、１９ｂ・・・印刷
配線板、２０・・・開孔、２１・・・ダム、２３・・・
半田。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 １、半導体ペレットを搭載する実装基板のペレット、ボ
ンディング部にスルーホールを設け、前記スルーホール
に挿入した伝熱用ピンの先端に放熱体を接続したことを
特徴とする半導体装置。 ２、一面に複数本の入出力ピンを立設したピングリッド
アレイ基板のペレットボンディング部にスルーホールを
設け、前記スルーホールに挿入した伝熱用ピンの先端に
放熱体を接続したことを特徴とする半導体装置。 ３、前記伝熱用ピンのピンヘッド部の径を他の部分の径
よりも大きくしたことを特徴とする請求項２記載の半導
体装置。 ４、前記伝熱用ピンは、電源ピンを兼ねていることを特
徴とする請求項２記載の半導体装置。 ５、一面に複数本の入出力ピンを立設したピングリッド
アレイ基板のペレットボンディング部に伝熱用ピンを挿
入したスルーホールを設けるとともに、前記ピングリッ
ドアレイを実装する印刷配線板の一部に前記伝熱用ピン
が挿通されるスルーホールを設け、前記スルーホールに
挿通した伝熱用ピンの先端に放熱体を接続したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305072A JPH02151055A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305072A JPH02151055A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151055A true JPH02151055A (ja) | 1990-06-11 |
Family
ID=17940777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305072A Pending JPH02151055A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151055A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109943A (ja) * | 1991-10-21 | 1993-04-30 | Fujitsu Ltd | 集積回路の冷却構造 |
| JPH05129482A (ja) * | 1991-08-27 | 1993-05-25 | Kyocera Corp | 電子部品収納用パツケージ |
| JPH0982857A (ja) * | 1995-09-18 | 1997-03-28 | Nec Corp | マルチチップパッケージ構造 |
| US6734045B2 (en) * | 1999-03-26 | 2004-05-11 | Hewlett-Packard Development Company, L.P. | Lossy RF shield for integrated circuits |
| CN1331019C (zh) * | 2002-09-10 | 2007-08-08 | 蒂科电子公司 | 把导热销保持在导热扩散板内的方法和装置 |
| JP2009010015A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | リードピンの実装構造 |
| WO2023145389A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
-
1988
- 1988-12-01 JP JP63305072A patent/JPH02151055A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129482A (ja) * | 1991-08-27 | 1993-05-25 | Kyocera Corp | 電子部品収納用パツケージ |
| JPH05109943A (ja) * | 1991-10-21 | 1993-04-30 | Fujitsu Ltd | 集積回路の冷却構造 |
| JPH0982857A (ja) * | 1995-09-18 | 1997-03-28 | Nec Corp | マルチチップパッケージ構造 |
| US6734045B2 (en) * | 1999-03-26 | 2004-05-11 | Hewlett-Packard Development Company, L.P. | Lossy RF shield for integrated circuits |
| CN1331019C (zh) * | 2002-09-10 | 2007-08-08 | 蒂科电子公司 | 把导热销保持在导热扩散板内的方法和装置 |
| JP2009010015A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | リードピンの実装構造 |
| WO2023145389A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3004578B2 (ja) | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ | |
| US6630371B2 (en) | Chip on board and heat sink attachment methods | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US7312525B2 (en) | Thermally enhanced package for an integrated circuit | |
| JPH0846070A (ja) | ダイヤモンド放熱子を備えた集積回路パッケージ | |
| JPH0677357A (ja) | 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 | |
| JPH02151055A (ja) | 半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPS62150837A (ja) | 半導体装置 | |
| US20050110137A1 (en) | Plastic dual-in-line packaging (PDIP) having enhanced heat dissipation | |
| JPH0817975A (ja) | 半導体装置 | |
| CN219959039U (zh) | 一种提高基于cob封装的大功率led芯片散热的装置 | |
| JPH0290555A (ja) | 半導体装置 | |
| JPH08321565A (ja) | 半導体装置 | |
| JPS618959A (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| KR100191854B1 (ko) | 요철이 형성된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지 | |
| JPH0287537A (ja) | 半導体装置 | |
| JPH01171251A (ja) | ピングリッドアレーパッケージ | |
| JPH01204453A (ja) | 樹脂基板を用いたピングリッドアレイ構造 | |
| JPH06310635A (ja) | 半導体装置 | |
| JPH07249715A (ja) | 半導体装置 | |
| JPH09275172A (ja) | 半導体装置およびその実装構造体 |