JP2009010015A - リードピンの実装構造 - Google Patents

リードピンの実装構造 Download PDF

Info

Publication number
JP2009010015A
JP2009010015A JP2007167716A JP2007167716A JP2009010015A JP 2009010015 A JP2009010015 A JP 2009010015A JP 2007167716 A JP2007167716 A JP 2007167716A JP 2007167716 A JP2007167716 A JP 2007167716A JP 2009010015 A JP2009010015 A JP 2009010015A
Authority
JP
Japan
Prior art keywords
lead pin
mounting
mounting structure
heat
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007167716A
Other languages
English (en)
Other versions
JP5013988B2 (ja
Inventor
Masaaki Murakami
政明 村上
Satoshi Nakamura
中村  聡
Keiichi Fukuda
圭一 福田
Tomoyo Nanba
知世 難波
Shinichi Oe
慎一 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007167716A priority Critical patent/JP5013988B2/ja
Publication of JP2009010015A publication Critical patent/JP2009010015A/ja
Application granted granted Critical
Publication of JP5013988B2 publication Critical patent/JP5013988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】大電流が流されるリードピンを実装する場合であっても実装後の信頼性を高め易いリードピンの実装構造を得ること。
【解決手段】発熱素子23が実装される実装基板1にリードピン3a〜3dを実装するにあたり、実装基板にはスルーホール1aを設け、当該実装基板で発熱素子が実装される実装面の反対側には、実装基板にスペーサ11を介して接続された放熱部材7を配置し、各リードピンは、スルーホールを貫通させてその一端を放熱部材に接続することで、たとえリードピンに比較的多量のジュール熱が生じても当該熱を周囲に放散させてリードピンの温度上昇を抑え、リードピンが高温になることに起因して当該リードピンと放熱部材7とを接合しているはんだ9が再溶融してしまうのを防止する。
【選択図】 図1

Description

この発明は、発熱素子が実装される実装基板でのリードピンの実装構造に関し、更に詳しくは、大電流が流されるリードピンの実装構造に関するものである。
駆動に伴って多量の熱が発生する半導体レーザ発光素子等の高発熱素子の実装は、一般にはんだ実装により行われる。このとき、高発熱素子には予めリードピンが接続され、リードピンが接続された高発熱素子はステムに搭載される。ステムから突出しているリードピンを実装基板のスルーホールに挿入し、該スルーホールとリードピンとの間隙にはんだを充填することで、あるいはスルーホールの近傍でリードピンを基板にはんだ付けすることで、上記のはんだ実装が行われる。
高温環境下では高発熱素子の性能が低下するので、高発熱素子の駆動に伴って生じる熱は積極的に周囲に放散される。例えば特許文献1に記載された光サブアセンブリでは、高発熱素子である半導体光素子が搭載されるステムに放熱フィンを設け、半導体光素子の駆動により生じる熱を当該放熱フィンから周囲の空気へ直接放散させるか、または当該放熱フィンから放熱シートに放散させるかしている。
特開2006−5347号公報
リードピンが接続された高発熱素子をステムに搭載するにあたっては、リードピンとステムとの電気絶縁を取るために、ステムのスロットに挿入されたリードピンがガラスによってステムに接合される。ガラスの熱伝導率は断熱材レベルの1W/m・K程度であるので、リードピンとステムとの間の熱抵抗は大きく、両者の間での熱伝導は殆ど生じない。その一方で、高発熱素子への通電時にはリードピンでもジュール熱が発生する。
リードピンは、該リードピンとステムとの間に形成したガラス絶縁部がヒートサイクルにより破壊されてしまうのを防止するために、線膨張率がガラスの線膨張率に近い材料、例えばジュメット線と呼ばれるFe(鉄)−50Ni(ニッケル)合金線を用いて作製されるが、当該合金線の電気抵抗率は銅の電気抵抗の28倍程度も大きいので、高発熱素子の駆動時に当該リードピンに生じるジュール熱は比較的多い。例えば高出力半導体レーザ発光素子に接続されたリードピンには10〜20A程度という大電流が流されるので、高出力半導体レーザ発光素子の駆動時には、当該リードピンと実装基板とを接合しているはんだが再溶融してしまう程のジュール熱がリードピンに生じることもある。
特許文献1に記載された光サブアセンブリにおけるようにステムに放熱フィンを設けた場合、高発熱素子とリードピンで生じた熱は上記の放熱フィンから放散されるものの、上記ガラス絶縁部の熱抵抗が大きいことが災いして、リードピンで生じた熱は上記の放熱フィンに十分には伝導されない。このため、リードピンが高温になり、当該リードピンと基板とを接合しているはんだが再溶融して接続不良が引き起こされることもあり得る。
この発明は上記の事情に鑑みてなされたものであり、大電流が流されるリードピンを実装する場合であっても実装後の信頼性を高め易いリードピンの実装構造を得ることを目的とする。
上記の目的を達成するリードピンの実装構造は、発熱素子が実装される実装基板でのリードピンの実装構造であって、実装基板はスルーホールを有し、実装基板で発熱素子が実装される実装面の反対側には、実装基板にスペーサを介して接続された放熱部材が配置され、リードピンは、スルーホールを貫通して放熱部材に接続されていることを特徴とするものである。
この発明のリードピンの実装構造では、実装基板で発熱素子が実装される実装面の反対側に放熱部材を配置している。そして、リードピンは、実装基板に形成したスルーホールを貫通して放熱部材に接続されている。このため、リードピンに大電流を流したときでも当該リードピンに生じるジュール熱を放熱部材から周囲に放散させて、その昇温を抑えることができる。リードピンを実装基板または放熱部材にはんだ接合したときでも、はんだの再溶融を防止することができる。したがって、この実装構造によれば、大電流が流されるリードピンを実装する場合であっても実装後の信頼性を高めることが容易になる。
以下、本発明のリードピンの実装構造およびリードピンの実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下に説明する実施の形態に限定されるものではない。
実施の形態1.
図1は、リードピンの実装構造の一例を概略的に示す部分断面図であり、図2は、図1に示した実装構造を概略的に示す底面図である。これらの図に示すリードピンの実装構造30は、実装基板1と該実装基板1を貫通するリードピン3a〜3dとが放熱部材としての放熱基板7を介して電気的に接続されて電気回路を形成するように構成されたものである。実装基板1は高出力半導体レーザ発光素子等の高発熱素子23の実装に用いられ、当該実装基板1には複数のスルーホール1aが形成されている。放熱基板7は、実装基板1で高発熱素子23が実装される実装面の反対側に配置されており、当該放熱基板7はスペーサとしての支柱11を介して実装基板に接続されている。そして、各リードピン3a〜3dは実装基板1に接触することなくスルーホール1aを貫通し、はんだ9により放熱基板7に接合されている。
図示の例では、放熱基板7を構成する基材7Bの下面にリードピン3a〜3dの総数と同数の金属層7M(図2参照)を設けることで、上記の電気回路の形成を可能にしている。各金属層7Mは、1つのリードピン3a,3b,3cまたは3dに1つの金属層7Mが対応するように互いに離隔して基材7Bの下面に形成されている。これらの金属層7Mは熱伝導性が良好な金属または合金、例えば銅箔により形成される。個々のリードピン3a〜3dの一端は、放熱基板7に形成されたスルーホール7aを貫通して、対応する金属層Mにはんだ9により接合されている。
なお、放熱基板7と実装基板1との間に介在して上記の電気回路を中継する支柱11(図1参照)は複数箇所に配置されており、放熱基板7は該放熱基板7、支柱11、および実装基板1を貫通する固定ジグ13により実装基板1に固定されている。このため、各リードピン3a〜3dと実装基板1とは電気的に接続されてはいるものの、これらのリードピン3a〜3dは実装基板1に接触していない。したがって、個々のリードピン3a,3b,3c,3dで生じた熱は放熱基板7から周囲へ放散され、実装基板1へは殆ど伝導しない。その結果として、高発熱素子23の駆動時においては、実装基板1と放熱基板7の両方について温度上昇を低く抑えることができる。
一方、実装基板1で高発熱素子23が実装される実装面上には、スペーサとして機能するカラー15(図1参照)が複数箇所に配置され、これらのカラー15により実装基板1から所定の間隔をあけてステム19が固定されている。実装基板1へのステム19の固定は、カラー15を貫通する固定ジグ17により行われている。各リードピン3a〜3dはステム19に形成されたスロット19aを貫通し、該スロット19aとの間隙をガラス21で埋めることでステム19との電気絶縁を図りつつ当該ステム19に固定されている。また、ステム19には高発熱素子23が搭載されており、各リードピン3a〜3dは金リボン等の導電性部材25a,25b,25cまたは25dを介して高発熱素子23に接続されている。ステム19は、その全体が図示を省略したヒートシンクに接合されている。
このような構成を有するリードピンの実装構造30では、実装基板1に形成されている導体パターン、支柱11のうちの所定の支柱、リードピン3a〜3dのうちの所定のリードピンおよび導電性部材25a〜25dのうちの所定の導電性部材を介して電源装置(図示せず)から高発熱素子23に電力が供給されて、高発熱素子23が駆動する。高発熱素子23の駆動に伴って当該高発熱素子23に生じた熱は、ステム19を介してヒートシンクに放散される。また、高発熱素子23の駆動に伴って各リードピン3a〜3dに生じたジュール熱ははんだ9を介して金属層7Mに伝わり、ここから周囲の空気に放散される。
このため、たとえ個々のリードピン3a〜3dで比較的多量のジュール熱が発生したとしても、当該ジュール熱を放熱基板7により放散させて、各リードピン3a〜3dが高温になるのを抑えることができる。実装基板1と放熱基板7の両方について温度上昇を低く抑えることができるので、はんだ9が再溶融することに起因する接続不良の発生を抑制することができる。
したがって、リードピンの実装構造30によれば、大電流が流されるリードピンを実装する場合であっても実装後の信頼性を高くすることが容易である。実装基板1と放熱基板7とが互いに離隔していることも、各リードピン3a〜3dで生じたジュール熱を実装基板1に伝わり難くするうえで効果がある。
実施の形態2.
図3は、リードピンの実装構造の他の例を概略的に示す部分断面図であり、図4は、図3に示した実装構造を概略的に示す底面図である。これらの図に示すリードピンの実装構造40は、図1に示した放熱基板7に代えて1つのリードピンに1つずつ放熱部材としての放熱フィン33を取り付けたという点で、実施の形態1で説明したリードピンの実装構造30(図1参照)と大きく異なる。また、各リードピン3a〜3dは実装基板1に接触した状態でスルーホール1aを貫通しているという点でも、実施の形態1で説明したリードピンの実装構造30と異なる。リードピンの実装構造40における他の点は、図1に示したリードピンの実装構造30におけるのと同様であるので、図3または図4に示す構成部材のうちで図1に示した構成部材と共通するものについては、図1で用いた参照符号と同じ参照符号を付してその説明を省略する。なお、リードピンの実装構造40では、実装基板1の下面において各リードピン3a〜3dがはんだ5により当該実装基板1に接合されている。
上記の放熱フィン33の各々は、対応するリードピン3a,3b,3cまたは3dの一端に装着される装着部33aと、該装着部33aに連なったフィン部33bとを有しており、これらの放熱フィン33は実装基板1から離隔して互いに略平行に配置されている。図示の装着部33aは上記の一端が挿入されるスリーブであるが、他の形状、例えばキャップであってもよい。また、放熱フィン33の各々は、対応するリードピン3a,3b,3cまたは3dにカシメにより取り付けることもできるし、はんだ接合により取り付けることもできる。
このような構成を有するリードピンの実装構造40においても、実施の形態1で説明したリードピンの実装構造30(図1参照)におけるのと同様に、高発熱素子23の駆動に伴って当該高発熱素子23で生じた熱はステム19を介してヒートシンク(図示せず)に放散される。また、高発熱素子23の駆動に伴って各リードピン3a〜3dで生じたジュール熱は放熱フィン33に伝わり、ここから周囲の空気に放散される。
このため、たとえ個々のリードピン3a〜3dで比較的多量のジュール熱が発生したとしても、当該ジュール熱を各放熱フィン33により放散させることができる。これにより各リードピン3a〜3dが高温になることが抑えられるので、実装基板1に各リードピン3a〜3dを接合しているはんだ5が上記のジュール熱により再溶融してしまうのを防止することができる。はんだ5の再溶融に起因してリードピン3a〜3dと実装基板1との間で接続不良が生じてしまうことが抑制される。したがって、当該リードピンの実装構造40によれば、大電流が流されるリードピンを実装する場合であっても実装後の信頼性を高くすることが容易である。送風ファンで各放熱フィン33に冷却空気を吹き付ければ、各放熱フィン33での放熱効果を高めることができる。
実施の形態3.
例えば実施の形態1または2で説明したリードピンの実装構造30,40(図1、図3参照)を形成するにあたって用いるリードピンの電気抵抗を小さくすれば、リードピンでのジュール熱の発生を抑えることができる。その結果として、当該リードピンに大電流を流したときでも、実装基板や放熱部材にリードピンを接合しているはんだ等の熱伝導性材料の再溶融を防止することが容易になる。
図5は、電気抵抗が小さいリードピンの一例での水平断面と縦断面との関係を概略的に示す断面図である。同図に示すリードピン55は、芯線51と、芯線51上に積層された複数(図示の例では3つ)の被膜52〜54とを有している。芯線51は直径1mmのジュメット線(Fe−50Ni合金製)である。この芯線51上に形成された第1被膜52は銅(Cu)メッキ被膜、第1被膜52上に積層された第2被膜53は厚さ3.0μmのニッケル(Ni)メッキ被膜、第2被膜53上に積層された第3被膜54は厚さ0.03μmの金(Au)フラッシュ被膜(金の無電解メッキ被膜)である。銅(Cu)の電気抵抗率は、ジュメット線での電気抵抗率の約28分の1である。
図6は、図5に示したリードピン55での銅メッキ被膜52の厚さを0μm(銅メッキ被膜52を形成しないことを意味する。)から10μmにまで変化させたときの当該リードピン55の電気抵抗と、銅メッキ被膜52の厚さが0μmのときのリードピンの電気抵抗を基準とした電気抵抗の改善率とを示すグラフである。銅メッキ被膜52の厚さが0μmのときのリードピンの電気抵抗をR[Ω]、銅メッキ被膜52の厚さが10μmのときのリードピンの電気抵抗をR10[Ω]とすると、電気抵抗の改善率Ir[%]は式 Ir=100・(R−R10)/R により求めることができる。ここで、物性値である電気抵抗率ρ[Ωm]と電気抵抗R[Ω]との関係は、Aを導体断面積[m]、Lを導体長[m]とすると、式 R=ρ・(L/A)で表される。
図6から明らかなように、銅メッキ被膜52の厚さを10μm程度にすると、銅メッキ被膜52の厚さが0μmであるときに比べてリードピン55の電気抵抗が50%程度改善される。リードピンに流れる電流の値をI[A]とすると、当該リードピンで生じるジュール熱Qは式 Q=I・R(Rはリードピンの電気抵抗)で表されるので、リードピンの電気抵抗が50%改善されれば当該リードピンでのジュール熱の発生量が半減する。結果として、リードピンの温度上昇が抑えられる。
このようなリードピン55を例えば実施の形態1または2で説明したリードピンの実装構造30,40(図1、図3参照)に用いれば、放熱基板7に各リードピン3a〜3dを接合しているはんだ9(図1参照)、あるいは実装基板1に各リードピン3a〜3dを接合しているはんだ5(図3参照)が再溶融してしまうのを防止することが更に容易になり、はんだ9またははんだ5再溶融に起因してリードピン3a〜3dと実装基板1との間で接続不良が生じてしまうことが更に抑制される。したがって、大電流が流されるリードピンを実装する場合であっても実装後の信頼性を更に高くすることができる。
以上、本発明のリードピンの実装構造について実施の形態を挙げて説明したが、前述のように、本発明は上述の形態に限定されるものではない。例えば、放熱部材の形状をどのようなものにするかは、リードピンでのジュール熱の発熱量や、リードピンの材質、あるいは放熱部材の配置に使用することができるスペースの広さ等に応じて適宜選定可能である。実施の形態1におけるように放熱基板を放熱部材として用いる場合には、必要に応じて当該放熱基板に導体パターンや回路を形成すると共に、実装基板と放熱基板とを互いに離隔させるスペーサとして導電性のものを用いて、実装基板に形成されている導体パターンと、放熱基板に形成した導体パターンあるいは回路と、上記導電性のスペーサとにより所望の回路を形成することもできる。
また、電気抵抗が小さいリードピンは、芯線上に積層された複数の被膜の少なくとも1つを、銅(Cu)や銀(Ag)のように芯線よりも電気抵抗率が小さい単体金属、あるいは芯線よりも電気抵抗率が小さい合金より形成することで得られる。実装基板あるいは放熱部材へのはんだ接合の信頼性を考慮すると、当該リードピンの最外層は金(Au)により形成することが好ましい。本発明のリードピンの実装構造については、上述したもの以外にも種々の変形、修飾、組み合わせ等が可能である。
本発明のリードピンの実装構造の一例を概略的に示す部分断面図である。 図1に示した実装構造を概略的に示す底面図である。 本発明のリードピンの実装構造の他の例を概略的に示す部分断面図である。 図3に示した実装構造を概略的に示す底面図である。 電気抵抗が小さいリードピンの一例での水平断面と縦断面との関係を概略的に示す断面図である。 図5に示した構成のリードピンでの銅メッキ被膜の厚さを変化させたときの当該リードピンの電気抵抗と電気抵抗の改善率それぞれの一例を示すグラフである。
符号の説明
1 実装基板
1a スルーホール
3a〜3d リードピン
5 はんだ
7 放熱基板
7M 金属層
9 はんだ
11 支柱
19 ステム
19a スロット
21 ガラス
23 高発熱素子
30 リードピンの実装構造
33 放熱フィン
33a 装着部
33b フィン部
40 リードピンの実装構造
51 芯線
52〜54 被膜
55 リードピン

Claims (8)

  1. 発熱素子が実装される実装基板でのリードピンの実装構造であって、
    前記実装基板はスルーホールを有し、
    該実装基板で前記発熱素子が実装される実装面の反対側には、前記実装基板にスペーサを介して接続された放熱部材が配置され、
    前記リードピンは、前記スルーホールを貫通して前記放熱部材に接続されている、
    ことを特徴とするリードピンの実装構造。
  2. 前記リードピンは、前記実装基板に接触することなく前記スルーホールを貫通し、前記放熱部材を介して前記実装基板に電気的に接続されていることを特徴とする請求項1に記載のリードピンの実装構造。
  3. 前記放熱部材は金属層を有する放熱板であり、前記リードピンは、はんだにより前記金属層に接続されていることを特徴とする請求項1または請求項2に記載のリードピンの実装構造。
  4. 前記金属層は銅箔からなることを特徴とする請求項3に記載のリードピンの実装構造。
  5. 前記放熱部材は放熱フィンであり、
    前記リードピンは、前記実装基板にはんだ接合されて前記スペーサとして機能し、
    前記実装基板から突出した前記リードピンの端部に前記放熱フィンが装着されて、前記リードピンからの熱を周囲へ放散することを特徴とするリードピンの実装構造。
  6. 前記放熱フィンは前記リードピンにカシメにより取り付けられることを特徴とする請求項5に記載のリードピンの実装構造。
  7. 前記放熱フィンは前記リードピンにはんだ接合されて取り付けられることを特徴とする請求項5に記載のリードピンの実装構造。
  8. 前記リードピンは、芯線と該芯線上に積層された複数の被膜とを有し、前記複数の被膜の一部は、前記芯線材料よりも電気抵抗が小さい材料により形成されたことを特徴とする請求項1から請求項7のいずれか1つに記載のリードピンの実装構造。
JP2007167716A 2007-06-26 2007-06-26 リードピンの実装構造 Expired - Fee Related JP5013988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167716A JP5013988B2 (ja) 2007-06-26 2007-06-26 リードピンの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167716A JP5013988B2 (ja) 2007-06-26 2007-06-26 リードピンの実装構造

Publications (2)

Publication Number Publication Date
JP2009010015A true JP2009010015A (ja) 2009-01-15
JP5013988B2 JP5013988B2 (ja) 2012-08-29

Family

ID=40324850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167716A Expired - Fee Related JP5013988B2 (ja) 2007-06-26 2007-06-26 リードピンの実装構造

Country Status (1)

Country Link
JP (1) JP5013988B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009574A (ja) * 2009-06-26 2011-01-13 Sumitomo Electric Ind Ltd 半導体装置及び半導体モジュール
JP2012099718A (ja) * 2010-11-04 2012-05-24 Mitsubishi Electric Corp 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131172U (ja) * 1985-02-04 1986-08-16
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置
JPH08195455A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 半導体冷却装置
JPH1154883A (ja) * 1997-08-04 1999-02-26 Hitachi Ltd 電子部品の放熱構造
JP2004158764A (ja) * 2002-11-08 2004-06-03 Rohm Co Ltd チップ抵抗器の製造方法およびチップ抵抗器
JP2005217031A (ja) * 2004-01-28 2005-08-11 Optrex Corp 実装可撓配線板および電気光学装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131172U (ja) * 1985-02-04 1986-08-16
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置
JPH08195455A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 半導体冷却装置
JPH1154883A (ja) * 1997-08-04 1999-02-26 Hitachi Ltd 電子部品の放熱構造
JP2004158764A (ja) * 2002-11-08 2004-06-03 Rohm Co Ltd チップ抵抗器の製造方法およびチップ抵抗器
JP2005217031A (ja) * 2004-01-28 2005-08-11 Optrex Corp 実装可撓配線板および電気光学装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009574A (ja) * 2009-06-26 2011-01-13 Sumitomo Electric Ind Ltd 半導体装置及び半導体モジュール
JP2012099718A (ja) * 2010-11-04 2012-05-24 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
JP5013988B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5388598B2 (ja) 素子の放熱構造
JP2008277817A (ja) 放熱モジュール及びその製造方法
JP2008028352A (ja) 電子機器および電子機器の製造方法
CN110431664A (zh) 将led元件安装在平的载体上
JP4966810B2 (ja) 素子搭載基板、電子部品、発光装置、液晶バックライト装置、電子部品の実装方法
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
JP5013988B2 (ja) リードピンの実装構造
JP2008172177A (ja) Ledと液相・気相放熱装置との結合構造
JP2011044612A (ja) 発光装置
JP2008258489A (ja) 半導体レーザ装置
JP4256463B1 (ja) 放熱構造体
JP6186142B2 (ja) 端子の放熱構造及び半導体装置
KR101558889B1 (ko) 고효율 열전달매체를 이용한 led 조명등 방열시스템.
JP2008199057A (ja) 電子機器および電子機器の製造方法
JP2010080795A (ja) 発熱部品搭載回路基板
ES2381658T3 (es) Elemento de refrigeración
JP2009038156A (ja) 回路基板及び照明装置
JP2010219280A (ja) 電子基板
JP2015176975A (ja) 半導体装置
KR100756535B1 (ko) 피씨비 생산 기법을 응용한 고효율 방열기 구조 및 이를이용한 방열기 일체형 열전소자 구조.
JP2009231685A (ja) パワー半導体装置
JP2006019660A (ja) パワー素子面実装用の回路基板
JP2006066464A (ja) 半導体装置
JP2018032687A (ja) 熱電モジュール
JP4860800B2 (ja) パワー回路配線構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5013988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees