JPH0287537A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0287537A
JPH0287537A JP63238761A JP23876188A JPH0287537A JP H0287537 A JPH0287537 A JP H0287537A JP 63238761 A JP63238761 A JP 63238761A JP 23876188 A JP23876188 A JP 23876188A JP H0287537 A JPH0287537 A JP H0287537A
Authority
JP
Japan
Prior art keywords
dam
semiconductor chip
chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63238761A
Other languages
English (en)
Inventor
Akira Tanaka
晃 田中
Toshihiro Matsunaga
俊博 松永
Masayuki Shirai
優之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP63238761A priority Critical patent/JPH0287537A/ja
Publication of JPH0287537A publication Critical patent/JPH0287537A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、半導体チップを封入する構造の半導体装
置に利用して有効な技術に関するものである。
［従来の技術］ 半導体集積回路の高集積化に伴って、半導体チップを内
蔵するパッケージからの取り出しピン数が増加し、従来
のパッケージのように、その周辺部だけを利用してリー
ドピンを取り出すパッケージ方式の採用が困難となって
きた。
そこで、近年においては、半導体チップを載置する載板
（ベースとも称す）の裏面を利用してリードピンを取り
出す所謂Ｐ　Ｇ　Ａ　（Ｐｉｎ　ＧｒｉｄＡｒｒａｙ）
タイプのパッケージ方式が良く採用されている。
このＰＧＡのパッケージ方式を用いた半導体装置につい
ては、例えば、昭和６２年８月１日に日経マグロウヒル
社から発行された「日経マイクロデイバイス」第５７頁
〜第７０頁に記載されている。
このＰＧＡのパッケージ方式を用いた半導体装置の一例
を示した図が第３図である。
同図に示されるように、多数のり−１−ピン１が垂設さ
れたプラスチック（ガラス−エポキシ）基板２上に、半
導体チップ３の搭載領域を囲繞するようにアルミニウム
環のダムと称される枠体４が取付けられ、このダム４内
に半導体チップ３が配設されている。半導体チップ３上
にはチップ３の電極をなすボンディングパッド３ａが、
一方、ダム４で囲まれる基板２上には上記リードピン１
のパッケージ内電極をなす端子２ａがそれぞれ形成され
ており、ボンディングパッド３ａと端子２ａとはボンデ
ィングワイヤ５により接続されている。このボンディン
グワイヤ５と上記半導体チップ３とは、保護モールドと
しての機能を有するシリコーンゲルよりなるチップコー
ト材６により被覆されており、半導体チップ３が配設さ
れるキャビティは、アルミニウム環のキャップ７により
蓋された状態となっている。
［発明が解決しようとする課題］ ところで、上記半導体チップ３はその作動時に発熱する
が、この熱は、チップコート材６、キャビティー内雰囲
気を介してダム４及びキャップ７から放熱され、またボ
ンディングワイヤ５、基板２を介してダム４及びキャッ
プ７からも放熱されるようになっている。
しかしながら、上記構造の半導体装置においては、シリ
コーンゲル等よりなるチップコ−１・材６の放熱性が悪
いので、チップ３の発する熱はチップコート材６から良
好に放熱（発散）されずに該チップコート材６内に篭っ
てしまい、その結果、該チップの電気的特性の劣化、破
壊等が引き起こされてしまうこととなる。特に、バイポ
ーラ形等の高出力半導体集積回路においては、その発す
る熱は極めて高くなるので、その傾向は顕著である。
本発明は係る問題点に鑑みなされたものであって、チッ
プの発する熱を効率良く放熱でき、高出力半導体チップ
の配設を可能とする半導体装置を提供することを目的と
している。
この発明の前記並びにその他の目的と新規な特徴につい
ては、本明細書の記述及び添付図面から明らかになるで
あろう。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、半導体チップから発せられる熱を効率良くダ
ムに逃すように、半導体チップ上にダミーパッドを設け
、このダミーパッドとダムとを放熱用ワイヤにより結ぶ
ようにしている。
［作　用コ 本発明によれば、半導体チップから発せられる熱は、ダ
ミーパッド、放熱用ワイヤを介してダムに伝えられ、こ
のダムから大気に放熱される。つまり、この半導体チッ
プから発せられる熱をチップコート材に篭らせることな
くダムに伝えるという作用により、チップの発する熱を
効率良く放熱でき、高出力半導体チップの配設を可能と
するという上記目的が達成されることになる。
［実　施　例］ 以下本発明の実施例を図面を参照しながら説明する。
第１図は本発明の一実施例を示す半導体装置の縦断面図
、第２図は第１図のキャップを外した状態における上面
図である。
第１図、第２図に示されるように１本半導体装置におい
ては、外部リード線をなすリードピン１が多数垂設され
たガラス−エポキシ基板２上に、半導体チップ３の搭載
領域を囲繞するようにアルミニウム環の枠体をなすダム
１４が取付けられ、このダム１４内に半導体チップ３が
配設されている。
ここで、ダム１４は、例えばシリコーンゴム等の熱硬化
性の接着剤により基板２上に接着されており、半導体チ
ップ３は、例えばＡｕ−５Ｌ共品、またはＡｇペースト
、またはシリコーンゴムやポリイミド系の樹脂により基
板２上に接着されている。半導体チップ３上にはチップ
３の電極をなす多数のボンディングパッド３ａが、一方
、ダム１４で囲まれる基板２上には上記リードピン１の
パッケージ内電極をなす金メツキ等が施された端子２ａ
がそれぞれ形成されており、ボンディングパッド３ａと
端子２ａとはボンディングワイヤ５により接続されてい
る。
このワイヤーボンディングは、例えば超音波、または熱
圧着により行なわれている。このボンディングワイヤ５
と上記半導体チップ３とは、保護モールドとしての機能
を有する１例えばシリコーンゲルよりなるチップコート
材６により被覆されており、半導体チップ３が配設され
るキャビティは、アルミニウム製のキャップ７により蓋
された状態となっている。このキャップ７もダム１４と
同様に、例えばシリコーンゴム等の熱硬化性の接着剤に
よりダム１４上に接着されている。
ここで、第２図に示されるように、半導体チップ３の四
隅には１例えばボンディングパッド３ａと同一材料・同
一工程にて形成されたダミーパッド３ｂが設けられてお
り、このダミーパッド３ｂとダム１４の内面とは、放熱
性を良好とするためにその径を数百μｍと太くされたア
ルミニウムよりなる放熱用ワイヤ８により結ばれている
。そして、この放熱用ワイヤ８をボンディングするダム
１４の内面１４ａは、ボンディングがし易いように座ぐ
り状の平面として形成され、基板２上面に対して略平行
となっている。
このように本実施例の半導体装置は構成されているので
、次のような効果を得ることができる。
すなわち、上記実施例の半導体装置によれば、半導体チ
ップ３上にダミーパッド３ｂを設け、このダミーパッド
３ｂとダム１４とを放熱用ワイヤ８により結ぶようにし
たので、この半導体チップ３から発せられる熱がチップ
コート材６に篭ることなくダム１４に伝えられるという
作用により、チップ３の発する熱が効率良くダム１４か
ら大気に放熱され、従って、高出力半導体チップの配設
が可能となる。
また、ダム１４内面の放熱用ワイヤ８のボンディングさ
れる面１４ａは、座ぐり状の平面として基板２上面に対
して略平行となるように形成されているので、放熱用ワ
イヤ８のダム１４の面１４ａへのボンディングが他のボ
ンディング（ボンディングワイヤ５のボンディング）と
同様に上方から行なうことができるという作用により、
作業が非常にし易くなっている。
また、キャップ７をダム１４と同様に熱伝導性の良いア
ルミニウムにより形成しているので、半導体チップ３か
ら発せられる熱が放熱用ワイヤ８を介してダム１４から
良好にキャップ７に伝達され、さらにはキャビティー内
雰囲気を介して直接伝達されるという作用により、その
放熱効率がさらに向上されている。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例においては、ダミーパッド３ｂは半
導体チップ３の四隅に形成されているが、該部位に限定
されるものではなく、ボンディングワイヤ５と干渉しな
い空いている部位であれば何処でも良く、その個数もま
た限定されるものではない。
また、上記実施例においては、ダム１４、放熱用ワイヤ
８及びキャップ７をアルミニウムにより形成しているが
、アルミニウムに限定されるものではなく、熱伝導性の
良い材質であれば何でも良い。
また、上記実施例においては、作業性向上のために、ダ
ム１４の放熱用ワイヤ８のボンディングされる面１４ａ
は基板２上面に対して略平行となるように座ぐられてい
るが、放熱用ワイヤ８のボンディングが可能であるなら
ば、ダム１４内面にこの座ぐり面１４ａを形成せずに、
基板２上面に対して略垂直をなすダム１４内面に直接放
熱用ワイヤ８をボンディングするようにしても横ねない
。
なお、本発明は、上記実施例のようなガラス−エポキシ
等のプラスチックを基板として用いた場合に、該プラス
チックの熱伝導性が悪いことからチップ３の発する熱が
基板２を通してダム４及びキャップ７へ良好に伝わらず
その放熱性が極めて悪いので特に有効であるが、本発明
はセラミック等からなる基板のものについても適用でき
るというのはいうまでもない。
［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、半導体チップを封入する構造の半導体装置に
おいて、半導体チップ上にダミーパッドを設け、このダ
ミーパッドとダムとを放熱用ワイヤにより結ぶようにし
たので、半導体チップの発する熱がチップコート材に篭
ることなく放熱用ワイヤを介してダムに伝えられて効率
良く放熱されるようになり、その結果、高出力半導体を
該半導体装置に配設することが可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す半導体装置の縦断面図
。 第２図は第１図のキャップを外した状態における上面図
。 第３図は従来技術を示す半導体装置の側断面図である。 １・・・・リードピン、２・・・・プラスチック基板、
２ａ・・・・外部リード線の端子、３・・・・半導体チ
ップ、３ａ・・・・ボンディングパッド、３ｂ・・・・
ダミーパッド、１４・・・・ダム、５・・・・ボンディ
ングワイヤ、６・・・・チップコート材、８・・・・放
熱用ワイヤ。 第２図 第　　１　　図 第３図 σ６−爪゛ンナンでｌ、　Ｙ・ゾＹ゛

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板上にダムを設けることによりキャビティ
    を形成し、このキャビティ内に半導体チップを配設する
    と共に、この半導体チップ上に設けられるボンディング
    パッドと外部リード線の前記キャビティ内に設けられる
    前記基板上端子とを結線するボンディングワイヤ及び前
    記半導体チップをチップコート材により被覆した半導体
    装置において、前記半導体チップ上にダミーパッドを設
    け、このダミーパッドと前記ダムとを放熱用ワイヤによ
    り結ぶようにしたことを特徴とする半導体装置。 ２、前記外部リード線は、前記半導体基板下面に垂設さ
    れていることを特徴とする特許請求の範囲第１項記載の
    半導体装置。 ３、前記ダムの放熱用ワイヤのボンディングされる面は
    、前記基板上面に対して略平行な平面となっていること
    を特徴とする特許請求の範囲第１項または第２項記載の
    半導体装置。
JP63238761A 1988-09-26 1988-09-26 半導体装置 Pending JPH0287537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63238761A JPH0287537A (ja) 1988-09-26 1988-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63238761A JPH0287537A (ja) 1988-09-26 1988-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0287537A true JPH0287537A (ja) 1990-03-28

Family

ID=17034873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63238761A Pending JPH0287537A (ja) 1988-09-26 1988-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0287537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US6404049B1 (en) 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US6563212B2 (en) 1995-11-28 2003-05-13 Hitachi, Ltd. Semiconductor device
US6621160B2 (en) 1995-11-28 2003-09-16 Hitachi, Ltd. Semiconductor device and mounting board

Similar Documents

Publication Publication Date Title
KR970005712B1 (ko) 고 열방출용 반도체 패키지
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6599779B2 (en) PBGA substrate for anchoring heat sink
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
JPS6376444A (ja) チツプキヤリア
JPS6042620B2 (ja) 半導体装置の封止体
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2007036035A (ja) 半導体装置
JPH02151055A (ja) 半導体装置
JPH0287537A (ja) 半導体装置
JPS62150837A (ja) 半導体装置
JPS61137349A (ja) 半導体装置
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH0817975A (ja) 半導体装置
JP3894749B2 (ja) 半導体装置
US6265769B1 (en) Double-sided chip mount package
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH0448740A (ja) Ｔａｂ半導体装置
JP3608542B2 (ja) 半導体装置の製造方法
JP2551349B2 (ja) 樹脂封止型半導体装置
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JPH0878616A (ja) マルチチップ・モジュール
JPS618959A (ja) 半導体装置
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0290555A (ja) 半導体装置