JPS62150837A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62150837A
JPS62150837A JP60290673A JP29067385A JPS62150837A JP S62150837 A JPS62150837 A JP S62150837A JP 60290673 A JP60290673 A JP 60290673A JP 29067385 A JP29067385 A JP 29067385A JP S62150837 A JPS62150837 A JP S62150837A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
signal
chip
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60290673A
Other languages
English (en)
Inventor
Takashi Nakagawa
隆 中川
Tetsuji Obara
哲治 小原
Jun Morishita
順 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP60290673A priority Critical patent/JPS62150837A/ja
Publication of JPS62150837A publication Critical patent/JPS62150837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体装置に係り、特に、フリップチップ方
式の半導体装置に適用して有効な技術に関するものであ
る。
［背景技術］ 半導体装置は、配線基板と半導体チップとを突起電極（
半田ボール）で電気的に接続するフリップチップ方式を
採用する傾向にある。この方式の採用により、半導体チ
ップの面積内で配線基板と半導体チップを接続すること
ができるので、ワイヤボンディング方式等に比べて実装
密度を高めることができる。
しかしながら、半導体チップと配線基板との熱膨張率に
差があるので、周囲の温度変化、半導体チップの発熱等
の温度サイクルの発生により、突起電極に亀裂又は断線
を生じる。このため、半導体装置は、電気的信頼性の低
下又は寿命が短いという点で使用できる範囲が制限され
ていた。
また、フリップチップ方式のマルチチップモジュール等
の半導体装置において、ダミー突起電極を設けて半導体
チップの放熱を良くすることが最近提案されている。
なお、フリップチップ方式の半導体装置において、温度
サイクルで生じる技術的問題点は、例えば５日経マグロ
ウヒル社発行、「日経エレクトロニクス、別舟マイクロ
デバイセズＮｏ、　２　ｊ　ｐ１４３〜２１４６に記載
されている。
また、ダミー突起電極を用いたフリップチップ方式の半
導体装置については、特願昭５９−１９６７０１号明細
書に記載されている。
［発明の目的］ 本発明の目的は、フリップチップ方式の半導体装置の電
気的信頼性を向上することが可能な技術を提供すること
にある。
本発明の他の目的は、フリップチップ方式の半導体装置
の長寿命化を図ることが可能な技術を提供するとことに
ある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
［発明の概要］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、フリップチップ方式の半導体装置において、
信号用突起電極の他にダミー突起′？ｒ電極を設け、該
ダミー突起電極の径を信号用突起電極よりも大きくし、
その材質を信号用突起ｒＦｉ極の材質よりも高融点の半
田としたことにより、信号用突起電極の熱疲労寿命を向
上することができ、かつ。
放熱用ダミー突起電極を通して半導体チップ内で発生す
る熱を外部に放出することができるようにしたものであ
る。これによって、半導体装置の電気的信頼性の向上又
は長寿命化を図ることができる。
以下１本発明の実施例を図面に従って説明する。
なお、企図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
［実施例］ 第１図は、本発明の一実施例の構成を説明するためのフ
リップチップ方式の半導体装置の断面図である。
第１図において、１は封止用基板、２は封止用キャップ
であり、封止用基板ｌの上部に、接着用ガラス３、リー
ド４、枠部材５及び封止用接着剤６を介して設けられて
いる。
封止用基板ｌは１例えば、セラミック、炭化シリコン等
の材料で構成される。封止用キャップ２及び枠部材５は
１例えば、セラミック等の材料で構成される。
７は配線基板であり１例えば、単結晶シリコン。
炭化シリコン等で構成されいる。この配線基板７は、封
止用基板１の中央上部に設けられている。
配線基板７の実装面の周辺部には、接続用ワイヤ８を介
してリード４と接続される基板用外部端子が設けられて
いる。また、その実装面の中央部には、半導体チップと
接続される基板用内部端子と。
該基板用内部端子と前記基板用外部端子との間を接続す
る配線が設けられている。
半導体チップ９は、その基板用外部端子（パッド）と前
記基板用内部端子とが信号用突起電極（以下、信号用バ
ンプという）ｌＯを介して電気的に接続され、配線基板
７の上部に設けられている。
半導体チップ９は１例えば、単結晶シリコン等で構成さ
れている。信号用バンプ１０は、例えば。
半田で構成されている。また、半導体チップ９と前記配
線基板７とがダミー突起電極（以下、ダミーバンプとい
う）２０を介して接続されている。
このダミーバンプ２０は、その径を信号用バンプ１０よ
りも大′きくシ、信号用バンプ１０の半田よりも高融点
の半田からなっている。
この高融点の半田は、例えば、信号用バンプ１００半田
よりも錫の量が多いもの（以下、Ｓｎリッチの半田とい
う）を使用する。１１は、チップコート材であり１例え
ば、シリコンゲル等で構成されている。、１２は放熱フ
ィンであり、例えばＡＩ等で構成されている。
ここで、Ｓｎリッチの半田は、例えば、半田蒸着時にお
いて、Ｐ　ｂ／　Ｓ　ｎ非連続蒸着でマスクのバンプパ
ターンの径を変えることにより、半田の組成分が変わる
ことを利用して得ることができ、る。
次に、本実施例のフリップチップ方式の半導体装置の半
導体チップ９と配線基板７の基板用内部端子とを信号用
バンプｌＯ及びダミーバンプ２０で電気的に接続する接
続工程について説明する。
第２図乃至第５図は、前記接続工程を説明するための各
工程における半導体装置の要部の断面図である。
最初に、第２図に示すように、それぞれ半導体チップ９
と配線基板７に設けられた信号用バンプｌＯ及びダミー
バンプ２０の位置合せを行う。
次に、第３図に示すように、前記信号用バンプ１０及び
ダミーバンプ２０を溶融状態にし、その後、第４図に示
すように、高融点半田のダミーバンプ２０を凝固する。
このようにすることにより、ダミーバンプ２０が先に凝
固し、半導体チップ９を突き上げ、その後に凝固される
信号用バンプ１０の凝固時には、つかえ棒となり、その
高さを保持するので、第５図に示すように、その周辺の
信号用バンプ１０が細くて高い鼓状に凝固される。
以上の説明かられかるように１本実施例によれば、ダミ
ーバンプ２０の径を信号用バンプｌＯよりも大きくシ、
信号用バンプｌＯの半田よりも高融点の半田で構成し、
信号用バンプ１０の形状を細くて高い鼓状に構成するこ
とにより、信号用バンプｌＯの応力集中箇所をなくシ、
信号用バンプ１０にかかる応力を小さくすると共に均一
に分散することができるので、半導体装置の電気的信頼
性の向上と長寿命化をはかることができる。
また、前記ダミーバンプ２０により半導体チップ９で発
生する熱を放熱することができるので、半導体装置の電
気的信頼性の向上と長寿命化をはかることができる。
［効果］ 以上説明したように１本願で開示した新規な技術によれ
ば１次に述べるような効果を得ることができる。
（１）突起電極の他にダミー突起電極を設け、該ダミー
突起電極の径を信号用突起電極よりも大きくし、その材
質を信号用突起電極の材質よりも高融点の半田で構成し
たことにより、信号用バンプの形状を細高い鼓状に構成
し、信号用バンプの応力集中箇所をなくし、信号用バン
プ１０にかかる応力を小さくすると共に均一に分散する
ことができるので、半導体装置の電気的信頼性の向上と
長寿命化をはかることができる。
（２）前記ダミー突起電極の径を信号用突起電極よりも
大きくしたことにより、半導体チップで発生した熱を外
部に放熱することができるので、半導体装置の電気的信
頼性の向上と長寿命化をはかることができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない。
【図面の簡単な説明】
第１図は１本発明の一実施例の構成を説明するためのフ
リップチップ方式の半導体装置の断面図。 第２図乃至第５図は、本発明の一実施例のフリップチッ
プ方式の半導体装置の半導体チップと配線基板の基板用
内部端子と転電気的に接続する接続工程を説明するため
の各工程における半導体装置の要部の断面図である。 ７・・・配線基板、９・・・半導体チップ、１０・・・
信号用バンプ、１１・・・チップコート材、１２・・・
放熱フィン、２０・・・ダミーバンプである。 代理人　弁理士　小川勝馬、、、゛、　、二第　　１　
　図 第　　２　　図 第　　３　　図 第４図 第　　５　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップと配線基板とを突起電極で電気的に接
    続してなる半導体装置であって、前記突起電極の他にダ
    ミー突起電極を設け、該ダミー突起電極の径を信号用突
    起電極よりも大きくし、その材質を信号用突起電極の材
    質よりも高融点の半田で構成したことを特徴とする半導
    体装置。 ２、前記ダミー突起電極の高融点半田として、突起電極
    の半田より錫の量が多いことを特徴とする特許請求の範
    囲第１項記載の半導体装置。 ３、前記信号突起電極を鼓状に構成したことを特徴とす
    る特許請求の範囲第１項記載の半導体装置。
JP60290673A 1985-12-25 1985-12-25 半導体装置 Pending JPS62150837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60290673A JPS62150837A (ja) 1985-12-25 1985-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60290673A JPS62150837A (ja) 1985-12-25 1985-12-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS62150837A true JPS62150837A (ja) 1987-07-04

Family

ID=17759012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60290673A Pending JPS62150837A (ja) 1985-12-25 1985-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS62150837A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008736A (en) * 1989-11-20 1991-04-16 Motorola, Inc. Thermal protection method for a power device
EP0603928A1 (en) * 1992-12-21 1994-06-29 Delco Electronics Corporation Hybrid circuit
US5726861A (en) * 1995-01-03 1998-03-10 Ostrem; Fred E. Surface mount component height control
US6060780A (en) * 1996-02-23 2000-05-09 Denson Corporation Surface mount type unit and transducer assembly using same
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
US6829149B1 (en) * 1997-08-18 2004-12-07 International Business Machines Corporation Placement of sacrificial solder balls underneath the PBGA substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008736A (en) * 1989-11-20 1991-04-16 Motorola, Inc. Thermal protection method for a power device
EP0603928A1 (en) * 1992-12-21 1994-06-29 Delco Electronics Corporation Hybrid circuit
US5726861A (en) * 1995-01-03 1998-03-10 Ostrem; Fred E. Surface mount component height control
US6060780A (en) * 1996-02-23 2000-05-09 Denson Corporation Surface mount type unit and transducer assembly using same
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
US6829149B1 (en) * 1997-08-18 2004-12-07 International Business Machines Corporation Placement of sacrificial solder balls underneath the PBGA substrate

Similar Documents

Publication Publication Date Title
US7122401B2 (en) Area array type semiconductor package fabrication method
KR970005712B1 (ko) 고 열방출용 반도체 패키지
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
JP2002368188A (ja) 半導体装置およびその製造方法
JPH0777258B2 (ja) 半導体装置
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
JPS62150837A (ja) 半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
JPH0855875A (ja) 半導体装置
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JP2000232186A (ja) 半導体装置およびその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0817975A (ja) 半導体装置
JPH08274214A (ja) 半導体装置
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JPH05198708A (ja) 半導体集積回路装置
JPS62194653A (ja) 半導体装置
JPS61150250A (ja) 半導体装置
KR100876876B1 (ko) 칩 스택 패키지
JPH10189819A (ja) 半導体装置及びその製造方法
JPH0964252A (ja) 半導体装置
JPH1027866A (ja) 半導体集積回路装置およびその製造方法
JP2001168239A (ja) ボールグリッドアレイ半導体装置及びその実装方法
TWI258164B (en) Semiconductor package with heat-dissipating structure