JPH0964252A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0964252A
JPH0964252A JP21735195A JP21735195A JPH0964252A JP H0964252 A JPH0964252 A JP H0964252A JP 21735195 A JP21735195 A JP 21735195A JP 21735195 A JP21735195 A JP 21735195A JP H0964252 A JPH0964252 A JP H0964252A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
semiconductor
heat dissipation
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21735195A
Other languages
English (en)
Inventor
Yoshishige Ochi
賀重 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21735195A priority Critical patent/JPH0964252A/ja
Publication of JPH0964252A publication Critical patent/JPH0964252A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体素子と放熱板との熱膨脹率の相違に基
づく、半導体素子のクラックを防止して半導体装置の信
頼性を向上することが可能な技術を提供する。 【構成】 半導体素子4の裏面には半田バンプのような
導電体5を介して、半導体素子4と同じ材料であるSi
からなる放熱板7が取り付けられている。半導体素子4
と放熱板7とに同じ材料を用いることにより、両者間に
熱膨張率の相違はないので、半導体素子4が放熱板7に
よって応力を受けることはなくなる。よって、半導体素
子4のクラックを防止して半導体装置の信頼性を向上す
ることが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、所望の半導体材料からなる半導体素子がパッケージ
に封止されるとともに、半導体素子の表面に形成された
複数の端子電極が導電体を介してパッケージの外部に電
気的に引き出されてなる半導体装置に適用して有効な技
術に関するものである。
【0002】
【従来の技術】LSIで代表される最近の半導体装置
は、より高集積化、多機能化が要求されるに伴い、ます
ます多ピン化の傾向にある。このような多ピン化に対応
するパッケージ技術の一例として、例えば、日経BP社
発行、「日経エレクトロニクス」、1994、2−14
号、P59〜P73に記載されているようなBGA(B
all Grid Array)構造が知られている。
このBGA構造は、表面実装型のLSIにおいて、配線
基板に接続する実装用の電極としてリードの代わりに半
田バンプのような球状電極を用いるようにしたものであ
り、この球状電極は半導体素子(半導体チップ)を取り
付けた支持基板の表面側と反対の裏面側に格子状に配置
されている。また、支持基板の表面は半導体素子を封止
する樹脂製のパッケージで覆われている。
【0003】このBGA構造のパッケージは、LSIに
おいてこれ以前から用いられている代表的なパッケージ
であるQFP(Quad Flat Package)
に比較して、より高集積化された場合のピンピッチを小
さくでき、同じピン数の場合にはパッケージの面積を小
さくできるという利点がある。
【0004】一方、そのように高集積化されたLSIに
おいては、動作中は半導体素子から多量の熱が発生する
ので、半導体装置を熱的に安定に動作させるためには、
それらの熱を効率良く外部に放熱させる必要がある。
【0005】このような目的で、Cuのような放熱性に
優れた放熱板を用いて半導体素子をAgペーストのよう
な接着剤を介して取り付けるようにした樹脂封止型半導
体装置が、例えば日経BP社発行、「日経マイクロデバ
イス」、1988年11月号、P74〜P75に記載さ
れている。
【0006】
【発明が解決しようとする課題】前記のように放熱性を
改善するためにCuのような放熱板に半導体素子を取り
付けた構造では、半導体素子の材料と放熱板との材料が
異なることにより、両者の熱膨張率の相違に基づき半導
体素子が放熱板によって応力を受けてクラックし易くな
るので、半導体装置の信頼性が低下するという問題があ
る。
【0007】例えば、半導体素子を構成するSiの熱膨
脹率は約2.6×1/106 (20℃)であるのに対し
て、放熱板を構成するCuの熱膨脹率は約16.5×1
/106 (20℃)であり、CuはSiの6倍強の値を
有している。従って、半導体素子は大きな応力を受ける
ようになる。
【0008】本発明の目的は、半導体素子と放熱板との
熱膨脹率の相違に基づく、半導体素子のクラックを防止
して半導体装置の信頼性を向上することが可能な技術を
提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【0011】本発明の半導体装置は、所望の半導体材料
からなる半導体素子がパッケージに封止されるととも
に、前記半導体素子の表面に形成された複数の端子電極
が導電体を介してパッケージの外部に電気的に引き出さ
れてなる半導体装置であって、前記半導体素子の裏面に
前記半導体材料と同じ材料の放熱板が取り付けられてい
る。
【0012】
【作用】上述した手段によれば、本発明の半導体装置
は、所望の半導体材料からなる半導体素子がパッケージ
に封止されるとともに、前記半導体素子の表面に形成さ
れた複数の端子電極が導電体を介してパッケージの外部
に電気的に引き出されてなる半導体装置であって、前記
半導体素子の裏面に前記半導体材料と同じ材料の放熱板
が取り付けられているので、半導体素子と放熱板との熱
膨脹率の相違に基づく、半導体素子のクラックを防止し
て半導体装置の信頼性を向上することが可能となる。
【0013】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
【0014】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0015】
【実施例】
(実施例1)図1は本発明の実施例1による半導体装置
を示す平面図で、BGA構造のパッケージを有するLS
Iに適用した例を示している。本実施例の半導体装置1
は、予め表面に所望のパターンの配線3が形成された例
えばプラスチック材料、セラミック材料などからなる絶
縁性の支持基板2が用いられて、この支持基板2の配線
3には例えばSiからなる半導体素子(半導体チップ)
4が半田バンプのような複数の導電体5を介してフリッ
プチップ法によって接続されている。
【0016】支持基板2の裏面には、半田バンプのよう
な球状電極からなる複数の実装用電極6が格子状に配置
されていて、各実装用電極6はスルーホール配線(図示
せず)を介して表面の対応する配線3に導通されてい
る。これによって、半導体素子4の表面に形成されてい
る複数の端子電極は、導電体5を介して電気的に支持基
板2の裏面に引き出されたことになる。
【0017】半導体素子4の裏面には半田バンプのよう
な導電体5を介して、半導体素子4と同じ材料であるS
iからなる放熱板7が取り付けられている。この放熱板
7は一例として、半導体素子4とほぼ同じ厚さである約
300〜500μm程度のものが用いられる。ここで、
Siは約168(W/m・K、0℃)の熱伝導率を有し
ている。これに対して、従来、放熱板として用いられて
いるCuの熱伝導率は約403(W/m・K、0℃)で
ある。Siは従来広く用いられているCuに比較して、
放熱性の度合いは劣るものの十分に放熱板7として機能
する。
【0018】支持基板2の表面は半導体素子4を外部の
雰囲気から保護するように例えばエポキシ樹脂からなる
パッケージ8によって封止されている。放熱板7は少な
くとも半導体素子4と反対側の表面が露出されるように
パッケージ8で覆われている。なお、導電体5および実
装用電極6を構成する半田バンプの数は、説明を簡単に
するため限られた数で例をあげて説明しているが、実際
のLSIにおいては、数10個乃至数100個が用いら
れる。
【0019】次に、本実施例の半導体装置の製造方法
を、図7乃至図10を参照して工程順に説明する。
【0020】まず、図7に示すように、表面の所望のパ
ターンの配線3にフリップチップ法によって半田バンプ
のような導電体5を介して半導体素子4が接続された、
例えばプラスチック材料、セラミック材料などからなる
絶縁性の支持基板2を用意する。支持基板2の裏面には
この時点では実装用電極6は形成されていない。
【0021】次に、図8に示すように、半導体素子4の
裏面に半田バンプのような導電体5を介して、半導体素
子4と同じ材料であるSiからなる厚さ約300〜50
0μm程度の放熱板7を取り付ける。
【0022】続いて、図9に示すように、支持基板2を
トランスファモールド装置の上型9と下型10との間の
キャビティ12にセットして、ゲート11から矢印のよ
うに流動状態の例えばエポキシ樹脂13を充填する。こ
の際、放熱板7の少なくとも表面は樹脂で覆われないよ
うにしてトランスファモールドを行う。
【0023】次に、図10に示すように、トランスファ
ーモールド終了後に、支持基板2の裏面に半田バンプの
ような球状電極からなる複数の実装用電極6を格子状に
形成する。これは例えば、予め支持基板2を反転した状
態で半田片を支持基板2の裏面に供給した後、リフロー
によって加熱してその半田片をバンプとすることによっ
て形成することができる。あるいは、支持基板2の裏面
の所望位置に予めクリーム半田を印刷した後、リフロー
によって加熱してクリーム半田を溶融してバンプ化させ
ことによって形成することができる。
【0024】以上によって、図1に示したような半導体
装置1が得られる。この本実施例による半導体装置1
は、半導体素子4とこの裏面に取り付けられた放熱板7
とが同じSiから構成されているので、両者間に熱膨張
率の相違はない。従って、放熱板7によって半導体素子
4が応力を受けることはなくなる。しかし、半導体素子
4には放熱板7が取り付けられているので、前記したよ
うな熱伝導率に基づいた放熱効果を得ることができる。
これは、Cuのような高い熱伝導率を有する放熱板より
も放熱効果は小さくとも、半導体素子4を熱的に安定に
動作させて、半導体素子4のクラックを防止したいよう
な用途に適用して有効である。
【0025】また、放熱板7を本来の目的に利用する他
に、この放熱板7が半導体素子4の裏面と導通している
ことを利用してグランド(接地)電極として作用させる
こともできる。これにより、例えばMOSLSIによっ
て半導体素子4が構成されているような場合は、ウエル
領域を接地することができるので、ノイズの影響を低減
できるようになる。これはLSIを高速動作させる上で
利点となる。
【0026】このような実施例1によれば次のような効
果が得られる。
【0027】(1)半導体素子4の裏面には半田バンプ
のような導電体5を介して、半導体素子4と同じ材料で
あるSiからなる放熱板7が取り付けられているので、
半導体素子4と放熱板7との熱膨張率の相違に基づく、
半導体素子4のクラックを防止して半導体装置の信頼性
を向上することが可能となる。
【0028】(2)半導体素子4の裏面に導通している
放熱板7をLSIの接地電極として利用することができ
るので、ノイズの影響を低減することが可能となる。
【0029】(実施例2)図2は本発明の実施例2によ
る半導体装置を示す平面図で、図1の実施例1の構造に
おいて半導体素子4の裏面に放熱板7を取り付ける導電
体5として、半田バンプに代えて導電性接着剤を用いた
例を示すものである。この導電性接着剤としては、例え
ばAgペーストなどを用いることができる。
【0030】このように導電性接着剤を導電体5として
用いることにより、放熱板7を半導体素子4の裏面の全
体に取り付けることができるので、放熱板7と半導体素
子4との接触面積を増加させることができるため、極め
て効果的となる。
【0031】この実施例2によれば、特に導電体5とし
て導電性接着剤を用いることにより、放熱板7と半導体
素子4との接触面積を増加させることができるので、半
導体素子4で発生した熱をより効率的に伝導できるとい
う効果が得られる。
【0032】(実施例3)図3は本発明の実施例3によ
る半導体装置を示す平面図で、図1の実施例1の構造に
おいて半導体素子4の裏面に導電体5を介して取り付け
る放熱板7として、少なくとも半導体素子4よりも大き
い面積のものを用いた例を示すものである。
【0033】放熱板7として十分に作用させる要素とし
ては板厚よりも板面積の方が大きく効いてくるので、本
実施例のように大きい面積の放熱板7を用いることは、
周囲の空間との接触面積を増加させることができるよう
になるため、極めて効果的となる。
【0034】この実施例3によれば、特に大きい面積の
放熱板7を用いることにより、周囲の空間との接触面積
を増加させることができるので、半導体素子4で発生し
た熱の放熱能力を高められるという効果が得られる。
【0035】(実施例4)図4は本発明の実施例4によ
る半導体装置を示す平面図で、図3の実施例3の構造に
おいて半導体素子4の裏面に放熱板7を取り付ける導電
体5として、半田バンプに代えて導電性接着剤を用いた
例を示すものである。
【0036】この実施例4によれば、特に大きい面積の
放熱板7を用いた上で導電体5として導電性接着剤を用
いることにより、周囲の空間との接触面積を増加させる
ことができるとともに、放熱板7と半導体素子4との接
触面積を増加させることができるので、半導体素子4で
発生した熱をより効率的に伝導でき、かつ放熱能力を高
められるという効果が得られる。
【0037】(実施例5)図5は本発明の実施例5によ
る半導体装置を示す平面図で、図1の実施例1の構造に
おいて放熱板7の裏面に導電性接着剤のような導電体5
を介して、さらに第2の放熱板14を取り付けた例を示
すものである。
【0038】この場合、第2の放熱板14の材料は半導
体素子4と同じSiを用いることができ、あるいはSi
以外のCuのような材料を用いることも可能である。こ
の第2の放熱板14は直接に半導体素子4の裏面に取り
付けないので、CuのようにSiよりも大きい熱膨脹率
を有する材料でも使用が可能になる。
【0039】この実施例5によれば、特に放熱板7にさ
らに第2の放熱板14を取り付けるようにしたので、よ
り一層放熱能力を高められるという効果が得られる。
【0040】(実施例6)図6は本発明の実施例6によ
る半導体装置を示す平面図で、図2の実施例2の構造に
おいて放熱板7の裏面に導電性接着剤のような導電体5
を介して、さらに第2の放熱板14を取り付けた例を示
すものである。
【0041】この実施例6によれば、特に放熱板7にさ
らに第2の放熱板14を取り付けるようにしたので、実
施例5と同じようにより一層放熱能力を高められるとい
う効果が得られる。
【0042】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0043】例えば、前記実施例ではBGA構造のパッ
ケージを有するLSIに適用した例で説明したが、これ
に限らずPGA構造のパッケージを有するような他のタ
イプに適用することもできる。
【0044】また、半導体素子をフリップチップ法によ
って支持基板に接続した例で説明したが、これに限らず
例えば従来例で説明したタイプのようにリードフレーム
を用いて接続する場合にも適用可能である。
【0045】さらに、半導体素子および放熱板の材料と
してはSiを用いる例で説明したが、Si以外の材料を
用いるようにしても良い。
【0046】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくとも半導体
素子の裏面を利用して放熱能力を高める条件のものには
適用できる。
【0047】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【0048】半導体素子の裏面には導電体を介して半導
体素子と同じ材料からなる放熱板が取り付けられている
ので、半導体素子と放熱板との熱膨脹率の相違に基づ
く、半導体素子のクラックを防止して半導体装置の信頼
性を向上することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例1による半導体装置を示す断面
図である。
【図2】本発明の実施例2による半導体装置を示す断面
図である。
【図3】本発明の実施例3による半導体装置を示す断面
図である。
【図4】本発明の実施例4による半導体装置を示す断面
図である。
【図5】本発明の実施例5による半導体装置を示す断面
図である。
【図6】本発明の実施例6による半導体装置を示す断面
図である。
【図7】本発明の実施例1による半導体装置の製造方法
の一工程を示す断面図である。
【図8】本発明の実施例1による半導体装置の製造方法
の他の工程を示す断面図である。
【図9】本発明の実施例1による半導体装置の製造方法
のその他の工程を示す断面図である。
【図10】本発明の実施例1による半導体装置の製造方
法のその他の工程を示す断面図である。
【符号の説明】
1…半導体装置、2…支持基板、3…配線、4…半導体
素子(半導体チップ)、5…導電体、6…実装用電極、
7…放熱板、8…パッケージ、9…トランスファモール
ド装置の上型、10…トランスファモールド装置の下
型、11…トランスファモールド装置のゲート、12…
トランスファモールド装置のキャビティ、13…流動状
態の樹脂、14…第2の放熱板。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 所望の半導体材料からなる半導体素子が
    パッケージに封止されるとともに、前記半導体素子の表
    面に形成された複数の端子電極が導電体を介してパッケ
    ージの外部に電気的に引き出されてなる半導体装置であ
    って、前記半導体素子の裏面に前記半導体材料と同じ材
    料の放熱板が取り付けられたことを特徴とする半導体装
    置。
  2. 【請求項2】 前記放熱板は、バンプ状導電体あるいは
    導電性接着剤を介して半導体素子の裏面に取り付けられ
    たことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記放熱体の裏面にさらに他の放熱体が
    取り付けられたことを特徴とする請求項1または2に記
    載の半導体装置。
  4. 【請求項4】 前記放熱体は、前記半導体素子に対する
    接地電極として使用されることを特徴とする請求項1乃
    至3のいずれか1項に記載の半導体装置。
  5. 【請求項5】 前記半導体素子および放熱体は、シリコ
    ンからなることを特徴とする請求項1乃至4のいずれか
    1項に記載の半導体装置。
JP21735195A 1995-08-25 1995-08-25 半導体装置 Pending JPH0964252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21735195A JPH0964252A (ja) 1995-08-25 1995-08-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21735195A JPH0964252A (ja) 1995-08-25 1995-08-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH0964252A true JPH0964252A (ja) 1997-03-07

Family

ID=16702818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21735195A Pending JPH0964252A (ja) 1995-08-25 1995-08-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH0964252A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047918A (ja) * 2006-08-16 2008-02-28 Agere Systems Inc 蓋アタッチ・アタッチメントが機械的に分離されたプラスチック・オーバーモールドされたパッケージ
JP2011044557A (ja) * 2009-08-20 2011-03-03 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JP2017224686A (ja) * 2016-06-14 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047918A (ja) * 2006-08-16 2008-02-28 Agere Systems Inc 蓋アタッチ・アタッチメントが機械的に分離されたプラスチック・オーバーモールドされたパッケージ
KR101398404B1 (ko) * 2006-08-16 2014-05-26 에이저 시스템즈 엘엘시 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
JP2011044557A (ja) * 2009-08-20 2011-03-03 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US8546187B2 (en) 2009-08-20 2013-10-01 Fujitsu Limited Electronic part and method of manufacturing the same
JP2017224686A (ja) * 2016-06-14 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7413926B2 (en) Methods of making microelectronic packages
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
US6818981B2 (en) Heat spreader interconnect for thermally enhanced PBGA packages
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JPH05267511A (ja) 電子装置パッケージおよびその作製方法
JP2003243437A (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
JPH08279591A (ja) 半導体装置とその製造方法
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP3547303B2 (ja) 半導体装置の製造方法
JPH0855875A (ja) 半導体装置
JPH1050770A (ja) 半導体装置及びその製造方法
JPH0964252A (ja) 半導体装置
CA2017080C (en) Semiconductor device package structure
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JPH10294403A (ja) 半導体装置
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2822990B2 (ja) Csp型半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
JPH06342873A (ja) 半導体装置の製造方法
JPH1197586A (ja) 半導体装置およびその製造方法