JPH10294403A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10294403A JPH10294403A JP9103713A JP10371397A JPH10294403A JP H10294403 A JPH10294403 A JP H10294403A JP 9103713 A JP9103713 A JP 9103713A JP 10371397 A JP10371397 A JP 10371397A JP H10294403 A JPH10294403 A JP H10294403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- semiconductor device
- recesses
- heat dissipating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】放熱板に接着剤を介し半導体チップを搭載する
ヒートシンクを有する半導体装置に関し、放熱板と半導
体チップの熱膨張係数の差から半導体チップが割れ易く
なってしまう課題を有していた。また接着剤の厚みを厚
くして応力吸収しようとすると、半導体チップの放熱性
低下や半導体チップ表面に接着剤が付き電気的特性不良
につながり歩留まり低下を起こしやすいといった課題が
あった。 【解決手段】放熱板１の半導体チップ３搭載面に１つ、
もしくは複数の凹みを設け、その面にダイボンドするこ
とにより、凹み部に接着剤２が入り半導体チップ３表面
側への接着剤汚れが簡単に防止でき、かつ接着剤２層を
厚くできる。即ち、接着性が向上し、半導体チップ割れ
を小さくすることができる。更に凹み部によって接着剤
と放熱板との接触面積が増え、半導体チップの放熱板へ
の放熱性が向上するといった高品質・高歩留まりの半導
体装置を提供できる。
ヒートシンクを有する半導体装置に関し、放熱板と半導
体チップの熱膨張係数の差から半導体チップが割れ易く
なってしまう課題を有していた。また接着剤の厚みを厚
くして応力吸収しようとすると、半導体チップの放熱性
低下や半導体チップ表面に接着剤が付き電気的特性不良
につながり歩留まり低下を起こしやすいといった課題が
あった。 【解決手段】放熱板１の半導体チップ３搭載面に１つ、
もしくは複数の凹みを設け、その面にダイボンドするこ
とにより、凹み部に接着剤２が入り半導体チップ３表面
側への接着剤汚れが簡単に防止でき、かつ接着剤２層を
厚くできる。即ち、接着性が向上し、半導体チップ割れ
を小さくすることができる。更に凹み部によって接着剤
と放熱板との接触面積が増え、半導体チップの放熱板へ
の放熱性が向上するといった高品質・高歩留まりの半導
体装置を提供できる。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱板を有する樹
脂封止型半導体装置に関する。
脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来の技術を図６に示す。放熱板１に接
着剤２を介し半導体チップ３が搭載されている。半導体
チップ３の電極部からリード４に導電性ワイヤ５で接続
し外部との信号のやりとりをする構造になっており、半
導体チップ３と放熱板１は、樹脂６にて封止されてい
る。ここで、放熱板１の半導体チップ搭載面の表面形状
は平面になっている。
着剤２を介し半導体チップ３が搭載されている。半導体
チップ３の電極部からリード４に導電性ワイヤ５で接続
し外部との信号のやりとりをする構造になっており、半
導体チップ３と放熱板１は、樹脂６にて封止されてい
る。ここで、放熱板１の半導体チップ搭載面の表面形状
は平面になっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ようにチップ搭載面が平面形状の放熱板では接着剤の厚
みが薄すぎると、放熱板と半導体チップの熱膨張係数の
差から半導体チップが割れ易くなってしまう。また、例
え接着剤の厚みを厚くできたとしても、半導体チップの
放熱板への熱伝導率が低下し、放熱性が低下してしま
う。さらに接着剤が厚くなったことで、半導体チップ搭
載時に半導体チップ表面に接着剤がはい上がり電気的特
性不良につながり歩留まり低下を起こしやすいといった
課題があった。
ようにチップ搭載面が平面形状の放熱板では接着剤の厚
みが薄すぎると、放熱板と半導体チップの熱膨張係数の
差から半導体チップが割れ易くなってしまう。また、例
え接着剤の厚みを厚くできたとしても、半導体チップの
放熱板への熱伝導率が低下し、放熱性が低下してしま
う。さらに接着剤が厚くなったことで、半導体チップ搭
載時に半導体チップ表面に接着剤がはい上がり電気的特
性不良につながり歩留まり低下を起こしやすいといった
課題があった。
【０００４】そこで本発明は、上述したような課題を解
決するためになされたものであり、第１の目的は、放熱
性を落とすことなく、放熱板と半導体チップの熱膨張係
数の違いによる半導体チップの苦ラックの発生を防止す
ることである。
決するためになされたものであり、第１の目的は、放熱
性を落とすことなく、放熱板と半導体チップの熱膨張係
数の違いによる半導体チップの苦ラックの発生を防止す
ることである。
【０００５】さらに第２の目的は、接着剤と放熱板との
接触面積を増加させることにより、半導体チップの放熱
板への放熱性を向上させることを目的とする。
接触面積を増加させることにより、半導体チップの放熱
板への放熱性を向上させることを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを搭載するための搭載面を有する放熱板
と、前記放熱板の前記搭載面に接着剤を介して搭載され
た半導体チップと、を有する半導体装置であって、前記
搭載面には１つあるいは複数の凹みが設置されているこ
とを特徴とする。
半導体チップを搭載するための搭載面を有する放熱板
と、前記放熱板の前記搭載面に接着剤を介して搭載され
た半導体チップと、を有する半導体装置であって、前記
搭載面には１つあるいは複数の凹みが設置されているこ
とを特徴とする。
【０００７】この半導体装置においては、凹みにおいて
半導体チップと放熱板を接合するための接着剤の厚みを
厚くすることができるので、放熱板と半導体チップの熱
膨張係数の違いに起因する半導体チップのクラックを防
止することができる。
半導体チップと放熱板を接合するための接着剤の厚みを
厚くすることができるので、放熱板と半導体チップの熱
膨張係数の違いに起因する半導体チップのクラックを防
止することができる。
【０００８】さらに、凹みによって、放熱板の表面面積
が増加し熱伝導率・放熱性の向上を図ることができる。
が増加し熱伝導率・放熱性の向上を図ることができる。
【０００９】また、前記凹みの断面形状が前記放熱板の
表面側ほど広い断面形状とすることにより、接着剤が凹
みに入り込み易くなり凹みに気泡を巻き込むのを最小と
することが出来る。従って、空気中の水分が気泡部に混
入することに起因して発生するリフロー時のパッケージ
クラックを防止することができる。
表面側ほど広い断面形状とすることにより、接着剤が凹
みに入り込み易くなり凹みに気泡を巻き込むのを最小と
することが出来る。従って、空気中の水分が気泡部に混
入することに起因して発生するリフロー時のパッケージ
クラックを防止することができる。
【００１０】このような凹み形状は三角形の形状、半円
形状によって構成することができる。
形状によって構成することができる。
【００１１】
【発明の実施の形態】本発明を図面に基づいて説明す
る。
る。
【００１２】図１を用いて本発明の第１の実施例につい
て説明する。図１は径の大きい基部とこの基部より径の
小さい突出部を有する放熱板１に接着剤２を介し、半導
体チップ３が搭載されている。半導体チップ３の電極部
とリード４は導電性ワイヤ５によって接続されており外
部との信号のやりとりをする構造になっている。半導体
チップ３、突出部の最上面を除いた放熱板１、導電性ワ
イヤ５、リード４の一部は樹脂６にて封止されている。
ここで、放熱板１の半導体チップ搭載面には複数の凹み
を設けており、接着剤２が放熱板１の凹み部に入り込ん
でいる。
て説明する。図１は径の大きい基部とこの基部より径の
小さい突出部を有する放熱板１に接着剤２を介し、半導
体チップ３が搭載されている。半導体チップ３の電極部
とリード４は導電性ワイヤ５によって接続されており外
部との信号のやりとりをする構造になっている。半導体
チップ３、突出部の最上面を除いた放熱板１、導電性ワ
イヤ５、リード４の一部は樹脂６にて封止されている。
ここで、放熱板１の半導体チップ搭載面には複数の凹み
を設けており、接着剤２が放熱板１の凹み部に入り込ん
でいる。
【００１３】放熱板１に接着剤２を介し半導体チップ３
を搭載後に接着剤硬化を行うと、半導体チップ３に加わ
る熱応力は一般的に次式で示される。
を搭載後に接着剤硬化を行うと、半導体チップ３に加わ
る熱応力は一般的に次式で示される。
【００１４】σｍａｘ＝Ｋ（αｓ−αｓｉ）（Ｔ０−
Ｔ）√（Ｅａ×Ｅｓ×Ｌ／Ｘａ） αｓ，αｓｉ：放熱板、半導体チップの熱膨張係数 Ｅａ，Ｅｓ：接着剤、放熱板のヤング率 Ｔ０：接着剤のガラス転移点温度 Ｋ：定数 Ｘａ：接着剤の厚さ 例えば放熱板を銅材とし、半導体チップをシリコンとす
ると、各々の熱膨張係数は、１６．８×１０−６（１／
゜Ｃ）、２．３３×１０−６（１／゜Ｃ）と１桁の違いが
あり、半導体チップが非常に割れ易くなってしまう。半
導体チップ割れを防止するためには、低ヤング率の接着
剤を選定する事と同時に、接着剤の厚さＸａを厚くする
ことが重要な要因になる。従来の技術のように、放熱板
の半導体チップ搭載面が平面の場合、接着剤の厚さを厚
くしようとすると、半導体チップの表面側に接着剤がは
い上がり電気的特性不良になる可能性が高く、歩留まり
低下につながり易かった。本発明のように放熱板１の半
導体チップ搭載面に１つ、もしくは複数の凹みを設ける
ことによって、接着剤２の厚みが従来と変わらない薄い
部分と凹み部の厚い部分ができる。接着剤２の厚みは従
来の技術より平均すると厚くでき、凹み部に接着剤が入
り込むことによって半導体チップ表面側への接着剤汚れ
を簡単に防止できながら、かつ半導体チップ３に加わる
熱応力を減少できる、つまり接着剤による電気的特性不
良を増やさずに半導体チップ割れを減少させることがで
きる。
Ｔ）√（Ｅａ×Ｅｓ×Ｌ／Ｘａ） αｓ，αｓｉ：放熱板、半導体チップの熱膨張係数 Ｅａ，Ｅｓ：接着剤、放熱板のヤング率 Ｔ０：接着剤のガラス転移点温度 Ｋ：定数 Ｘａ：接着剤の厚さ 例えば放熱板を銅材とし、半導体チップをシリコンとす
ると、各々の熱膨張係数は、１６．８×１０−６（１／
゜Ｃ）、２．３３×１０−６（１／゜Ｃ）と１桁の違いが
あり、半導体チップが非常に割れ易くなってしまう。半
導体チップ割れを防止するためには、低ヤング率の接着
剤を選定する事と同時に、接着剤の厚さＸａを厚くする
ことが重要な要因になる。従来の技術のように、放熱板
の半導体チップ搭載面が平面の場合、接着剤の厚さを厚
くしようとすると、半導体チップの表面側に接着剤がは
い上がり電気的特性不良になる可能性が高く、歩留まり
低下につながり易かった。本発明のように放熱板１の半
導体チップ搭載面に１つ、もしくは複数の凹みを設ける
ことによって、接着剤２の厚みが従来と変わらない薄い
部分と凹み部の厚い部分ができる。接着剤２の厚みは従
来の技術より平均すると厚くでき、凹み部に接着剤が入
り込むことによって半導体チップ表面側への接着剤汚れ
を簡単に防止できながら、かつ半導体チップ３に加わる
熱応力を減少できる、つまり接着剤による電気的特性不
良を増やさずに半導体チップ割れを減少させることがで
きる。
【００１５】さらに、従来の技術のように、放熱板の半
導体チップ搭載面が平面の場合、接着剤の厚さを厚くし
た場合、半導体チップ３からの熱伝導率が低下し、放熱
性を阻害する傾向となってしまう。ところが、本発明の
場合、放熱板の表面積が増加する事によって、熱伝導率
向上・放熱性向上につながるといった効果もある。
導体チップ搭載面が平面の場合、接着剤の厚さを厚くし
た場合、半導体チップ３からの熱伝導率が低下し、放熱
性を阻害する傾向となってしまう。ところが、本発明の
場合、放熱板の表面積が増加する事によって、熱伝導率
向上・放熱性向上につながるといった効果もある。
【００１６】図２は、本発明の第２の実施例に係わる半
導体装置を示す図である。第１の実施例と第２の実施例
で異なる点は、チップ搭載面に設ける凹み部の形状であ
る。図２において、放熱板１の半導体チップ搭載面の凹
み部の断面形状は半導体チップ搭載面の表面側ほど、広
い形状である三角形をしている。この形状によって、接
着剤が凹み部に完全に入り込み易くなり凹み部に気泡を
巻き込むのを最小とすることが出来るので、空気中の水
分が気泡部に混入することに起因して発生するリフロー
時のパッケージクラックを防止できる。このような三角
形の凹み部はプレス加工によって製造することができ
る。
導体装置を示す図である。第１の実施例と第２の実施例
で異なる点は、チップ搭載面に設ける凹み部の形状であ
る。図２において、放熱板１の半導体チップ搭載面の凹
み部の断面形状は半導体チップ搭載面の表面側ほど、広
い形状である三角形をしている。この形状によって、接
着剤が凹み部に完全に入り込み易くなり凹み部に気泡を
巻き込むのを最小とすることが出来るので、空気中の水
分が気泡部に混入することに起因して発生するリフロー
時のパッケージクラックを防止できる。このような三角
形の凹み部はプレス加工によって製造することができ
る。
【００１７】図３は、同じく第２の実施例の凹み部の別
の例を示すもので、放熱板１の凹み部の断面形状を半円
形とした実施例である。図２の場合、放熱板１の凹み部
の形状を例えばプレスで実施したとすると、図３はプレ
スまたはエッチング等で加工した例である。
の例を示すもので、放熱板１の凹み部の断面形状を半円
形とした実施例である。図２の場合、放熱板１の凹み部
の形状を例えばプレスで実施したとすると、図３はプレ
スまたはエッチング等で加工した例である。
【００１８】図４、図５は本発明に係わる半導体装置の
第３の実施例で、図４は放熱板１を半導体装置内に内蔵
したヒートスプレッダタイプとした応用例である。図５
は、本発明を高放熱タイプのボールグリッドアレイへ応
用した例である。図５では、放熱板１に接着剤２を介し
半導体チップ３が搭載され、半導体チップ３の電極部と
基板７の配線回路とが導電性ワイヤ５で接続され、樹脂
６で封止されている。基板７の配線回路は半田ボール８
につながり外部との入出力用に用いる。図５は以上説明
したように、本発明の高放熱タイプのボールグリッドア
レイへの応用例である。第３の実施例においては、チッ
プ搭載面に設けた凹み部を半円形で示したが、図１に示
す四角形の凹み部でも、図２に示す三角形の凹み部であ
ってもよい。
第３の実施例で、図４は放熱板１を半導体装置内に内蔵
したヒートスプレッダタイプとした応用例である。図５
は、本発明を高放熱タイプのボールグリッドアレイへ応
用した例である。図５では、放熱板１に接着剤２を介し
半導体チップ３が搭載され、半導体チップ３の電極部と
基板７の配線回路とが導電性ワイヤ５で接続され、樹脂
６で封止されている。基板７の配線回路は半田ボール８
につながり外部との入出力用に用いる。図５は以上説明
したように、本発明の高放熱タイプのボールグリッドア
レイへの応用例である。第３の実施例においては、チッ
プ搭載面に設けた凹み部を半円形で示したが、図１に示
す四角形の凹み部でも、図２に示す三角形の凹み部であ
ってもよい。
【００１９】
【発明の効果】本発明の半導体装置は、以上説明したよ
うに放熱板の半導体チップ搭載面側に１つ、もしくは複
数の凹みを設ける構造によって、接着層を厚くできるた
め、半導体チップと放熱板の熱膨張係数の差から発生す
る半導体チップへの熱応力を小さくでき半導体チップ割
れを防止できる。さらに、前記凹みによって、放熱板の
表面積が増し放熱性も向上するので高品質・高歩留まり
の半導体装置を提供できる。
うに放熱板の半導体チップ搭載面側に１つ、もしくは複
数の凹みを設ける構造によって、接着層を厚くできるた
め、半導体チップと放熱板の熱膨張係数の差から発生す
る半導体チップへの熱応力を小さくでき半導体チップ割
れを防止できる。さらに、前記凹みによって、放熱板の
表面積が増し放熱性も向上するので高品質・高歩留まり
の半導体装置を提供できる。
【００２０】また、前記の複数の凹み部の断面形状を半
導体チップ搭載面側程、広い形状とすることによって、
接着剤が凹み部に完全に入り込み易くなり凹み部に気泡
を巻き込むのを最小とすることが出来る。つまり、接着
層に気泡が入り込む事によって水分が混入し、リフロー
時のパッケージクラックが発生しやすくなるが、このパ
ッケージクラックを防止でき、さらに高品質の半導体装
置を提供できる効果がある。
導体チップ搭載面側程、広い形状とすることによって、
接着剤が凹み部に完全に入り込み易くなり凹み部に気泡
を巻き込むのを最小とすることが出来る。つまり、接着
層に気泡が入り込む事によって水分が混入し、リフロー
時のパッケージクラックが発生しやすくなるが、このパ
ッケージクラックを防止でき、さらに高品質の半導体装
置を提供できる効果がある。
【図１】本発明の半導体装置の１例を示す断面図。
【図２】接着層へ気泡混入防止を狙いにした、本発明の
半導体装置の１例を示す断面図。
半導体装置の１例を示す断面図。
【図３】接着層へ気泡混入防止を狙いにした、本発明の
半導体装置の別の例を示す断面図。
半導体装置の別の例を示す断面図。
【図４】接着層へ気泡混入防止を狙いにした、本発明の
半導体装置の別の例を示す断面図。
半導体装置の別の例を示す断面図。
【図５】接着層へ気泡混入防止を狙いにした、本発明の
半導体装置の別の例を示す断面図。
半導体装置の別の例を示す断面図。
【図６】従来の半導体装置の１例を示す断面図。
１ 放熱板 ２ 接着剤 ３ 半導体チップ ４ リード ５ 導電性ワイヤ ６ 樹脂 ７ 基板 ８ 半田ボール
Claims (4)
- 【請求項１】半導体チップを搭載するための搭載面を有
する放熱板と、前記放熱板の前記搭載面に接着剤を介し
て搭載された半導体チップと、を有する半導体装置であ
って、前記搭載面には１つあるいは複数の凹みが設置さ
れていることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、前記
凹みの断面形状が前記放熱板の表面側ほど広い断面形状
となっていることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】前記凹みが三角形の形状であることを特徴
とする請求項２に記載の半導体装置。 - 【請求項４】前記凹みが半円形状であることを特徴とす
る請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103713A JPH10294403A (ja) | 1997-04-21 | 1997-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103713A JPH10294403A (ja) | 1997-04-21 | 1997-04-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294403A true JPH10294403A (ja) | 1998-11-04 |
Family
ID=14361363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103713A Withdrawn JPH10294403A (ja) | 1997-04-21 | 1997-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294403A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919630B2 (en) * | 2003-03-27 | 2005-07-19 | Siliconware Precision Industries Co. Ltd. | Semiconductor package with heat spreader |
| US7868435B2 (en) * | 2004-12-13 | 2011-01-11 | Tdk Corporation | Adhesive containing a filler, and a method for attaching and manufacturing a thin plate using the same |
| WO2012029164A1 (ja) * | 2010-09-02 | 2012-03-08 | トヨタ自動車株式会社 | 半導体モジュール |
| US20140061890A1 (en) * | 2012-08-30 | 2014-03-06 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
-
1997
- 1997-04-21 JP JP9103713A patent/JPH10294403A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919630B2 (en) * | 2003-03-27 | 2005-07-19 | Siliconware Precision Industries Co. Ltd. | Semiconductor package with heat spreader |
| US7868435B2 (en) * | 2004-12-13 | 2011-01-11 | Tdk Corporation | Adhesive containing a filler, and a method for attaching and manufacturing a thin plate using the same |
| WO2012029164A1 (ja) * | 2010-09-02 | 2012-03-08 | トヨタ自動車株式会社 | 半導体モジュール |
| CN103081098A (zh) * | 2010-09-02 | 2013-05-01 | 丰田自动车株式会社 | 半导体模块 |
| JPWO2012029164A1 (ja) * | 2010-09-02 | 2013-10-28 | トヨタ自動車株式会社 | 半導体モジュール |
| US8810026B2 (en) | 2010-09-02 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module |
| JP5601373B2 (ja) * | 2010-09-02 | 2014-10-08 | トヨタ自動車株式会社 | 半導体モジュール |
| US20140061890A1 (en) * | 2012-08-30 | 2014-03-06 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3160496B2 (ja) | ダイヤモンド放熱子を備えた集積回路パッケージ | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US5777847A (en) | Multichip module having a cover wtih support pillar | |
| TWI236117B (en) | Semiconductor package with a heat sink | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JPH04123441A (ja) | 半導体集積回路装置 | |
| JPH10294403A (ja) | 半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3421137B2 (ja) | ベアチップの搭載構造及び放熱板 | |
| JP3442721B2 (ja) | 半導体装置 | |
| JPS59219942A (ja) | チツプキヤリア | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP2005064118A (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH05343607A (ja) | 混成集積回路装置 | |
| WO2022270161A1 (ja) | 半導体モジュール | |
| JPH10242355A (ja) | 半導体集積回路装置 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| JPH0817974A (ja) | 放熱構造を持つｂｇａ型ｌｓｉパッケージ | |
| JP3506341B2 (ja) | 半導体装置 | |
| JPH0964252A (ja) | 半導体装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |