JP2005064118A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005064118A
JP2005064118A JP2003290193A JP2003290193A JP2005064118A JP 2005064118 A JP2005064118 A JP 2005064118A JP 2003290193 A JP2003290193 A JP 2003290193A JP 2003290193 A JP2003290193 A JP 2003290193A JP 2005064118 A JP2005064118 A JP 2005064118A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat
package substrate
heat dissipation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003290193A
Other languages
English (en)
Inventor
Tsutomu Go
強 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003290193A priority Critical patent/JP2005064118A/ja
Priority to US10/909,368 priority patent/US20050029655A1/en
Publication of JP2005064118A publication Critical patent/JP2005064118A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】散熱特性を高めた上で、製造しやすくかつ安価な半導体装置およびその製造方法を提供する。
【解決手段】半導体チップ３の端子と接続されるはんだバンプ２を有するパッケージ基板１と、パッケージ基板のはんだバンプ２にフェースダウンで接続される半導体チップ３と、平面的に見て半導体チップ３を含むサイズを有し、半導体チップ３の上に位置するヒートスプレッダ８と、半導体チップ３とヒートスプレッダ８との間に介在して両者を接着する散熱性接着層９と、半導体チップ３の周囲の、ヒートスプレッダ８とパッケージ基板１との間に、そのヒートスプレッダ８をそのパッケージ基板１に支持する支持部材を備えない。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、より具体的には、高い散熱特性を有するパッケージ構造を有する半導体装置およびその製造方法に関するものである。
フリップチップ-ボールグリッドアレイ(ＦＣ-ＢＧＡ: Flip Chip-Ball Grid Array)などのＩＣ(Integrated Circuit)パッケージでは、通常、パッケージ基板にフェースダウンで実装された半導体チップの裏面に、散熱性樹脂層を介在させて平板状の熱放射板（ヒートスプレッダ）が配置される。半導体チップで発生した熱は、この半導体チップ／散熱性樹脂層／熱放射板という散熱経路で散熱される。
この熱放射板は、半導体チップの上に傘のように張り出し、この傘の周縁部を支えるために、リング部材がパッケージ基板に散熱性テープにより固定される。このリング部材は、上記半導体チップの周囲を取り囲むように配置される。リング部材の上面は、上記傘の周縁部と散熱性テープにより接着され、熱放射板をパッケージ基板上に支持する。半導体チップで発生した熱は、このリング部材を経由することによっても放散される。
上記の従来のＦＣ-ＢＧＡ構造では、次の問題が発生する。
（１）使用する部材が多く、したがってプロセスステップが多く、部材とプロセスの両面から製造コストが増大する。
（２）リング部材によるパッケージ基板への拘束に起因してチップ剥離が発生する。
（３）散熱性が不足して半導体チップに投入可能なパワーが制限される。上述の従来の構造において、半導体チップ／散熱性樹脂／熱放射板における散熱性樹脂の厚みを０．１ｍｍにした場合、散熱性を表す指標であるパッケージの内部熱抵抗ΘJcは０．２７６℃／Ｗとなる。
散熱性を向上させるために、上記の熱放射板の上に散熱性樹脂を介在させてヒートシンクをさらに搭載する構成も用いられるが、半導体チップ／散熱性樹脂（０．１ｍｍ程度）／熱放射板／散熱性樹脂／ヒートシンクのように、散熱性樹脂が２層配置されるため、散熱特性は必ずしも十分向上させることができない。
（４）散熱性樹脂の過剰厚みおよび熱放射板を接着した後に行なう高温プロセスによる熱放射板の剥離が生じ、剥離により散熱効果が低下する。上記の高温プロセスには、ＩＣパッケージのボール付け処理、ＰＷＢ(Printed Wiring Board)に搭載するリフロー処理などがある。
従来より、ＩＣパッケージの特性を向上させるため、多くの実装構造が提案されてきた。たとえば、パッケージ基板にフェースダウンで実装された半導体チップの裏面に、エポキシ樹脂を接着剤として介在させて、周縁壁の付いた板状の熱放射板を配置する提案がなされている（特許文献１参照）。熱放射板の周縁壁は、パッケージ基板とその熱放射板との間に支持壁状に配置される寸法を有するので、熱放射板をパッケージ基板上に支持する支持部材として機能する。
また、上記特許文献１には、熱拡散板の上に、凹凸加工を施されて横断面がＥ型にされたヒートシンクが取り付けられ、ヒートシンクの端縁部にパッケージ基板とその端縁部とにわたって支持部材が配置される構造も開示されている。
また、パッケージ基板の上にピン付き台を固定し、そのピンの先端を上記の熱放射板の貫通孔に通して、熱放射板をピン先端部に固定する方法も提案されている（特許文献２）。
さらに、溝加工が施され凹凸形状が設けられたヒートシンクを配置するのに、上記従来の構造における熱放射板の上にヒートシンクを接着するという構成を用いることが提案されている（特許文献３）。
特開２００２−３３４２４号公報 特開平９−５０６２１４号公報 特開２００２−１９０５６０号公報
しかしながら、ＩＣパッケージなどの半導体装置は微細化の傾向を強めながら、より散熱特性を高めた上で、製造しやすくかつ安価なものが求められている。
本発明は、散熱特性を高めた上で、製造しやすくかつ安価な半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て半導体チップを含むサイズを有し、半導体チップの上に位置する熱放散部材と、半導体チップと熱放散部材との間に介在して両者を接着する散熱性接着層とを備えている。そして、半導体チップの周囲の、熱放散部材とパッケージ基板との間に、その熱放散部材をそのパッケージ基板に支持する支持部材を備えない。
この構成によれば、熱放散部材とパッケージ基板との間に配置されて熱放散部材をパッケージ基板の上に支持する支持部材を用いないので、製造しやすく製造コストを低減することができる。上記の散熱性接着層には、散熱性テープや散熱性樹脂を用いるのがよい。この散熱性接着層は、高い接着強度を有するほうが望ましいが、必ずしも高い接着強度を必要としない場合もある。以後の説明においても同様である。
本発明の別の半導体装置は、半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て半導体チップを含むサイズを有し、半導体チップの上に位置する熱放散部材と、半導体チップと熱放散部材との間に介在する散熱性接着層とを備える。そして、熱放散部材とパッケージ基板との間に配置され、その熱放散部材をそのパッケージ基板に支持する金属コラムとを備える。
上記の構成によれば熱放散部材が金属コラム、たとえばはんだコラムによって支持されるので、製造が容易でかつ製造コストを低減することができる。また、金属コラムまたははんだコラムによる接続は強固であるため、散熱性接着層に、散熱性が高く接着強度がそれほど高くない安価な散熱性樹脂を用いることができる。また、熱放散部材の平坦度および高さを保持することができる。また、はんだコラムを通して熱が多く伝達されるため散熱性も向上する。この結果、さらに製造コストを低減することができる。
本発明のさらに別の半導体装置は、半導体チップの端子と接続されるはんだバンプおよび金属ピンを固定するピン固定用バンプを有するパッケージ基板と、パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て半導体チップを含むサイズを有し、半導体チップの上に位置する熱放散部材と、半導体チップと熱放散部材との間に介在する散熱性接着層と、パッケージ基板のピン固定用バンプに固定された金属ピンとを備える。そして、金属ピンが、熱放散部材に開けられた貫通孔を通され、その熱放散部材をそのパッケージ基板に支持する。
本発明の上記とは異なるさらに別の半導体装置は、半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て半導体チップを含むサイズを有し、半導体チップの上に位置する凹凸形状を有するヒートシンクと、ヒートシンクとパッケージ基板との間に半導体チップを取り囲むように配置されるリング部材とを備える。そして、リング部材の上面のパッケージ基板からの距離である高さが、半導体チップの裏面の高さとほぼ等しく、リング部材とヒートシンクとの間、および半導体基板とヒートシンクとの間の両方の間に散熱性接着層が配置されている。
この構成によれば、リング部材を用いた上で、凹凸形状を有するヒートシンクを半導体チップの裏面に直接とりつけることができる。この結果、熱放散性を大きく向上させることができる。上記の半導体チップとヒートシンクとの間、およびリング部材とヒートシンクとの間に散熱性接着層が配置されるが、この散熱性接着層には接着強度の低い安価な散熱性樹脂を用いることができる。このため、製造コストを低減することができる。さらに、リング部材および半導体チップの両方でヒートシンクを支持することができる。このためヒートシンクの安定保持を得ることができる。
本発明の半導体装置の製造方法は、パッケージ基板の上に半導体チップの端子と接続されるはんだバンプを形成する工程と、パッケージ基板および熱放散部材のいずれかに、熱放散部材を支持するための金属コラムを形成する工程と、はんだバンプにフェースダウンで半導体チップを実装する工程と、金属コラムに支持されるように相手側の部材をその金属コラムに接続し、その金属コラムの一方の端にパッケージ基板を、また他方の端に熱放散部材を配置した支持構造を形成する工程とを備える。
この方法によれば熱放散部材が金属コラム、たとえばはんだコラムによって支持されるので、製造が容易でかつ製造コストを低減することができる。
本発明の半導体装置の別の製造方法は、パッケージ基板の上に半導体チップの端子と接続されるはんだバンプおよび金属ピンを立てるためのピン固定用バンプを形成する工程と、はんだバンプにフェースダウンで半導体チップを実装する工程と、半導体チップ上に、散熱性接着層、および金属ピンを通す孔が設けられた熱放散部材を、順に配置する工程とを備える。そして、熱放散部材の孔から金属ピンを通して、パッケージ基板上のピン固定用バンプにその金属ピンの一端をそのピン固定用バンプと接合させる工程とを有する。
この方法によれば、非常に容易に半導体装置を製造することができる。
本発明のさらに他の半導体装置の製造方法は、パッケージ基板の上に半導体チップの端子と接続されるはんだバンプを形成する工程とを備える。そして、はんだバンプにフェースダウンで半導体チップを実装し、またはんだバンプを取り囲むようにリング部材をパッケージ基板に接着し、半導体チップ面とリング部材の上面とをほぼ同じ高さにする工程と、室温において、半導体チップおよびリング部材の上に、散熱性接着層を介在させて凹凸状のヒートシンクを取り付ける工程とを備える。
この方法により高温での半導体チップとヒートシンクとの剥離を避けることができる。この方法により製造された半導体装置は、半導体チップからヒートシンクまでの距離が短くなり、熱放散性を高めることができ、また製造コストを低減することができる。さらに、リング部材は上面の高さが半導体チップ裏面とほぼ同じ高さとするため、ヒートシンクを支持することができる。このためヒートシンクの安定保持を得ることができる。
本発明の半導体装置およびその製造方法を用いることにより、熱放散性を高めた上で、製造しやすくかつ安価なＩＣパッケージを得ることができる。
次に図面を用いて本発明を実施するための最良の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置（ＩＣパッケージ）を示す図である。本実施の形態におけるＩＣパッケージ３０は、パッケージ基板１の上に配置された半導体チップ３と、その上に配置されたヒートスプレッダ（熱放射板）８とで構成される。半導体チップの周囲には、ヒートスプレッダ８とパッケージ基板１との間に配置されてヒートスプレッダ８を支持する支持部材は配置していない。パッケージ基板１は、下面に他の部品と電気的接続するためのはんだボール１４を、また上面に半導体チップ２の端子（図示せず）と導通をとるためのはんだバンプ２を有している。半導体チップ２は、はんだバンプ２にダウンフェースで接続され、その半導体チップの裏面に散熱性接着層９を配置して、半導体チップ２とヒートスプレッダ８とを接着している。図２は、パッケージ基板１の平面図である。四角形のパッケージ基板の上面に半導体チップ２の端子（図示せず）と導通をとるためのはんだバンプ２が設けられている。
上記の散熱性接着層９は、高接着性の散熱性両面テープや散熱性樹脂を用いるのがよい。散熱性を重視する場合には、一般に樹脂のほうがテープよりも散熱性が優れているので、散熱性樹脂を用いるのがよい。上記の高接着性の散熱性接着層９を用いることにより、半導体チップ３の裏面にヒートスプレッダ８を強固に固定することができる。
図１に示すＩＣパッケージによれば、従来のようにリング部材を用いない。したがって、そのリング部材を固定する両面接着テープをパッケージ基板側にも、またヒートスプレッダ側にも用いない。このため、部品点数を大幅に減らし、したがってプロセス数も減らすことができる。このため、製造コストは従来の１／３に減らすことができる。
また、ヒートスプレッダ８は半導体チップに、直接、接着されるので、パッケージ基板による拘束が働かないので、半導体チップと散熱性接着層との界面に作用する応力は大幅に低減される。たとえば、リング部材を用いた従来の構成では、リング部材の内周面と半導体チップ端との距離が６．２ｍｍのとき、半導体チップと散熱性接着層との界面に、１２．２ｇｆ／ｍｍ2の応力が作用し、半導体チップと散熱性接着層との剥離が問題となっていた。しかし、上記図１に示す構成では、上述のようにパッケージ基板による拘束が働かないので、半導体チップと散熱性接着層との界面に作用する応力は、１．１ｇｆ／ｍｍ2に低下する。この結果、半導体チップ３と散熱性接着層９とが剥離する問題はほとんど生じなくなった。
また、散熱性は、たとえば従来と同じ表面積のヒートスプレッダを用いることにより、従来と同じ特性を確保することができる。
（実施の形態２）
図３は、本発明の実施の形態２における半導体装置（ＩＣパッケージ）を示す図である。本実施の形態におけるＩＣパッケージ３０は、図１のＩＣパッケージにおける熱放散部材を、ヒートスプレッダ８から断面がＥ形状のヒートシンク１０に置き換えた点のみが相違し、そのほかの部分は図１のＩＣパッケージと同じである。上記のヒートシンク１０を用いることにより、本実施の形態における熱放散部材の散熱面積は、図１のヒートスプレッダを用いた場合に比較して２倍以上とすることができる。
図３における散熱性接着層には、高接着性の散熱性樹脂９を用いることができる。一般に、樹脂は両面テープよりも高い熱伝導率を得ることができるので、高接着性の散熱性樹脂を用いることにより、さらに散熱特性を向上させることができる。
（実施の形態３）
図４は、本発明の実施の形態３における半導体装置を示す図である。また、図５は、パッケージ基板の平面図である。本実施の形態では、ヒートスプレッダ８を支持する支持部材として離散的に配置されたはんだコラム（柱）１１を用いている点に特徴がある。また、半導体チップ３の裏面とヒートスプレッダ８との間には、散熱性接着層としてそれほど接着力の高くない散熱性樹脂７を用いることができる。
はんだコラム１１は、図５に示すようにはんだバンプ２とともに予めパッケージ基板１に設けておいて、半導体チップ３をフェースダウンで実装してもよいし、またはパッケージ基板１には予め設けず、ヒートスプレッダ８に予め設けてもよい。
上記の構成によれば、ヒートスプレッダ８の平坦性および高さを確保することができる。このため、半導体チップと熱放散部材との間に配置される散熱性接着層として、接着力がそれほど大きくないが散熱性が高い散熱性樹脂７を用いることができる。また、はんだコラム１１とパッケージ基板１およびはんだコラム１１とヒートスプレッダ８は、それぞれはんだ接合されるので、熱がはんだを通してパッケージ基板１およびヒートスプレッダ８から散熱されるので、散熱特性が改善される。また、従来の半導体チップの実装構造よりも製造コストが低減される。
図４の変形例として、はんだコラム１１を用いて、図６に示すように、ヒートスプレッダ８の代わりにヒートシンク１９をパッケージ基板上に支持してもよい。ヒートシンク１０を用いることにより、散熱面積を大幅に増大させて散熱特性を向上させることができる。また、上述のようにはんだ接合による散熱特性の向上も得ることができる。なお、ヒートシンクは、溝加工を施されてフィンが形成されたヒートシンク１９（図６）や断面がＥ形状のヒートシンク１０（図３）があり、いずれの形状も凹凸形状を有するヒートシンクと表現する。
（実施の形態４）
図７は、本発明の実施の形態４における半導体装置を示す図である。本実施の形態のＩＣパッケージ３０では、金属ピン１３と、その金属ピン１３をパッケージ基板１に接続するピン固定バンプのはんだ１６とを用いている点に特徴がある。金属ピンは頂部に鍔１３ａを有し、ヒートスプレッダ８の孔８ａを通され、その下部をパッケージ基板１のはんだ１６に固定されている。また、このＩＣパッケージ３０では、散熱性接着層として、接着力がそれほど大きくないが散熱性が高い散熱性樹脂７を用いることができる。
このＩＣパッケージ３０のパッケージ基板を図８に示す。図８に示すように、金属ピン１３を固定するはんだ１６は予めパッケージ基板に設けられている。ＩＣパッケージを組み上げるとき、図８に示すパッケージ基板８にフェースダウンで半導体チップ３を実装する。次に、半導体チップ３の裏面に、散熱性が高い散熱性樹脂７を配置し、その上に孔８ａが設けられたヒートスプレッダ８を配置する。この後、ヒートスプレッダ８の孔８ａに金属ピンを通し、その金属ピン１３の下部とはんだ（ピン固定バンプ）１６とを接続する。金属ピンはその上端に位置する鍔１３ａがヒートスプレッダ８を上から下に押さえ込む力を及ぼす。はんだ１６の収縮力によりヒートスプレッダ８を散熱性樹脂７とを密着させることができる。はんだ接合を可能とするために、金属ピンの表面処理は金（Ａｕ）または、はんだめっきなどの処理を行なうのがよい。パッケージ基板に設けられるはんだ１６は高さは低くてよく、たとえば０．２ｍｍ以下でよい。また、上記のはんだ１６はパッケージ基板の四隅に設けているが、その位置は四隅に限定されず、またその数も４個に限定されず、任意の数をパッケージ基板上に設けることができる。
上記の構造では、ヒートスプレッダは、中央部で半導体チップ３に支えられ，四隅で金属ピンの鍔部１３ａに下方の応力を付与され釣合いを保つことができる。
上記の構成では、ヒートスプレッダなどを非常に能率的に設けることができ、製造コストの低減を得ることができる。
（実施の形態５）
図９は、本発明の実施の形態５における半導体装置を示す図である。本実施の形態のＩＣパッケージ３０では、半導体チップ３の周りを取り囲むように位置するリング部材５を用い、そのリング部材の上面と半導体チップ裏面との高さを等しくし（図１０参照）、かつヒートシンク１９と、半導体チップの裏面およびリング部材の上面との間に、非常に薄い（０．２ｍｍ以下）散熱性樹脂または散熱性テープ（図示せず）を用いる点に特徴がある。リング部材５をパッケージ基板１に固定するのに両面接着テープ４を用いている。
上記の構造を採用した場合、ヒートシンク１９は、図１０に示すように、その高さが揃えられた、半導体チップ３とリング部材５とで支持される。この結果、散熱性接着層としての散熱性樹脂を非常に薄くすることができ、ヒートシンク１９を最終工程において室温で取り付けることが可能になる。このため、ヒートシンクの高温での剥離の問題を避けることができる。また、熱放散性の指標としてΘJcを用いると、従来の場合、ΘJcが０．２７６℃／Ｗであったが、本実施の形態ではたとえばΘJcを０℃／Ｗ程度に低減することができる。
本発明の実施の形態を例示して説明したが、さらに上記と重複する場合を含めて、本発明の実施の形態例を羅列的に説明する。
金属ピンを用いて熱放散部材をパッケージ基板に支持する半導体装置においては、金属ピンは上部に鍔を有し、熱放散部材の孔の上に鍔が位置し、熱放散部材に接するようにできる。
この構成により、製造工程をさらに容易化することができる。上記の構造では金属ピンの鍔は熱放散部材を上から抑える方向に力を及ぼす。
また、上記のリング部材を用いないいずれの半導体装置においても、熱放散部材として平板状の熱放射板を用いてもよい。この構成により、安価な部材を用いて、平坦度を保ち易いという利点を有する。また、上記の熱放散部材として、凹凸形状を有するヒートシンクを用いてもよい。この構成によれば、たとえば断面がＥ形状のヒートシンクや溝加工が施された金属板を、ヒートスプレッダなどの熱放射板を用いずに、直接、半導体チップの裏面に接着することができる。このため、部品点数を抑えてコスト低減を実現した上で熱放散性を向上させることができる。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
上記の半導体装置およびその製造方法を用いることにより、製造コストを低減し、散熱特性を向上させることができるので、より一層ハイパワーおよび小型化をはかったＩＣパッケージを提供することができる。
本発明の実施の形態１における半導体装置（ＩＣパッケージ）を示す図である。 図１のＩＣパッケージのパッケージ基板の平面図である。 本発明の実施の形態２における半導体装置（ＩＣパッケージ）を示す図である。 本発明の実施の形態３における半導体装置（ＩＣパッケージ）を示す図である。 図４のＩＣパッケージのパッケージ基板の平面図である。 本発明の実施の形態３の変形例の半導体装置（ＩＣパッケージ）を示す図である。 本発明の実施の形態４における半導体装置（ＩＣパッケージ）を示す図である。 図７のＩＣパッケージのパッケージ基板の平面図である。 本発明の実施の形態５における半導体装置（ＩＣパッケージ）を示す図である。 図９のＩＣパッケージにおいて、ヒートシンクを取り付ける前の状態を示す図である。
符号の説明
１ パッケージ基板、２ はんだバンプ、３ 半導体チップ、４ 両面接着テープ、５ リング部材、７ 散熱性樹脂（散熱性接着層）、８ ヒートスプレッダ（熱放射板、熱放散部材）、９ 高接着性の散熱性接着層、１０ ヒートシンク（熱放散部材）、１１ はんだコラム、１３ 金属ピン、１３ａ 金属ピンの鍔部、１４ パッケージ基板裏面のはんだボール、１６ ピン固定用バンプ（はんだ）、１９ ヒートシンク（熱放散部材）。

Claims (10)

  1. 半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、前記パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て前記半導体チップを含むサイズを有し、前記半導体チップの上に位置する熱放散部材と、前記半導体チップと前記熱放散部材との間に介在して両者を接着する散熱性接着層とを備え、
    前記半導体チップの周囲の、前記熱放散部材と前記パッケージ基板との間に、その熱放散部材をそのパッケージ基板に支持する支持部材を備えない、半導体装置。
  2. 半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、前記パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て前記半導体チップを含むサイズを有し、前記半導体チップの上に位置する熱放散部材と、前記半導体チップと前記熱放散部材との間に介在する散熱性接着層と、
    前記熱放散部材と前記パッケージ基板との間に配置され、その熱放散部材をそのパッケージ基板に支持する金属コラムとを備える、半導体装置。
  3. 半導体チップの端子と接続されるはんだバンプおよび金属ピンを固定するピン固定用バンプを有するパッケージ基板と、前記パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て前記半導体チップを含むサイズを有し、前記半導体チップの上に位置する熱放散部材と、前記半導体チップと前記熱放散部材との間に介在する散熱性接着層と、前記パッケージ基板のピン固定用バンプに固定された金属ピンとを備え、
    前記金属ピンが、前記熱放散部材に開けられた貫通孔を通され、その熱放散部材をそのパッケージ基板に支持する、半導体装置。
  4. 前記金属ピンは上部に鍔を有し、前記熱放散部材の孔の上に前記鍔が位置し、前記熱放散部材に接する、請求項３に記載の半導体装置。
  5. 前記熱放散部材が平板状の熱放射板である、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記熱放散部材が凹凸形状を有するヒートシンクである、請求項１〜４のいずれかに記載の半導体装置。
  7. 半導体チップの端子と接続されるはんだバンプを有するパッケージ基板と、前記パッケージ基板のはんだバンプにフェースダウンで接続される半導体チップと、平面的に見て前記半導体チップを含むサイズを有し、前記半導体チップの上に位置する凹凸形状を有するヒートシンクと、ヒートシンクと前記パッケージ基板との間に前記半導体チップを取り囲むように配置されるリング部材とを備え、
    前記リング部材の上面の前記パッケージ基板からの距離である高さが、前記半導体チップの裏面の高さとほぼ等しく、前記リング部材と前記ヒートシンクとの間、および前記半導体基板と前記ヒートシンクとの間の両方の間に散熱性接着層が配置されている、半導体装置。
  8. パッケージ基板の上に半導体チップの端子と接続されるはんだバンプを形成する工程と、
    前記パッケージ基板および熱放散部材のいずれかに、熱放散部材を支持するための金属コラムを形成する工程と、
    前記はんだバンプにフェースダウンで半導体チップを実装する工程と、
    前記金属コラムに支持されるように相手側の部材をその金属コラムに接続し、その金属コラムの一方の端に前記パッケージ基板を、また他方の端に前記熱放散部材を配置した支持構造を形成する工程とを備える、半導体装置の製造方法。
  9. パッケージ基板の上に半導体チップの端子と接続されるはんだバンプおよび金属ピンを立てるためのピン固定用バンプを形成する工程と、
    前記はんだバンプにフェースダウンで半導体チップを実装する工程と、
    前記半導体チップ上に、散熱性接着層、および前記金属ピンを通す孔が設けられた熱放散部材を、順に配置する工程と、
    前記熱放散部材の孔から金属ピンを通して、前記パッケージ基板上のピン固定用バンプにその金属ピンの一端をそのピン固定用バンプと接合させる工程とを有する、半導体装置の製造方法。
  10. パッケージ基板の上に半導体チップの端子と接続されるはんだバンプを形成する工程と、
    前記はんだバンプにフェースダウンで半導体チップを実装し、また前記はんだバンプを取り囲むようにリング部材を前記パッケージ基板に接着し、前記半導体チップ面と前記リング部材の上面とをほぼ同じ高さにする工程と、
    室温において、前記半導体チップおよび前記リング部材の上に、散熱性接着層を介在させて凹凸状のヒートシンクを取り付ける工程とを備える、半導体装置の製造方法。
JP2003290193A 2003-08-08 2003-08-08 半導体装置およびその製造方法 Withdrawn JP2005064118A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003290193A JP2005064118A (ja) 2003-08-08 2003-08-08 半導体装置およびその製造方法
US10/909,368 US20050029655A1 (en) 2003-08-08 2004-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290193A JP2005064118A (ja) 2003-08-08 2003-08-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005064118A true JP2005064118A (ja) 2005-03-10

Family

ID=34114120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290193A Withdrawn JP2005064118A (ja) 2003-08-08 2003-08-08 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20050029655A1 (ja)
JP (1) JP2005064118A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023268B2 (en) 2007-02-27 2011-09-20 Fujitsu Limited Printed circuit board unit and semiconductor package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106211713A (zh) * 2016-08-02 2016-12-07 江苏兆能电子有限公司 一种组合式散热板
CN108254585B (zh) * 2018-02-05 2024-05-31 安徽微泰导航电子科技有限公司 一种mems加速度计
TWI841603B (zh) * 2018-09-27 2024-05-11 德商漢高股份有限及兩合公司 用於熱介面之耐磨塗層
JP7358857B2 (ja) * 2019-09-04 2023-10-11 富士通株式会社 電子ユニット、電子ユニットの製造方法及び電子機器
US11699884B2 (en) * 2020-07-27 2023-07-11 International Business Machines Corporation Electromagnetic shielding of heatsinks with spring press-fit pins

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244181B (en) * 2001-10-17 2005-11-21 Advanced Semiconductor Eng Semiconductor chip packaging structure and manufacturing method of the same
TW511811U (en) * 2001-11-16 2002-11-21 Via Tech Inc Removable integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023268B2 (en) 2007-02-27 2011-09-20 Fujitsu Limited Printed circuit board unit and semiconductor package

Also Published As

Publication number Publication date
US20050029655A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP3526788B2 (ja) 半導体装置の製造方法
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6563712B2 (en) Heak sink chip package
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US20060249852A1 (en) Flip-chip semiconductor device
JP2002353398A (ja) 半導体装置
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JPH09293808A (ja) 半導体装置
TW200828527A (en) Chip package and method of manufacturing the same
JP2008085002A (ja) 半導体装置およびその製造方法
TWI252572B (en) Package structure
JP2005064118A (ja) 半導体装置およびその製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
TWI647802B (zh) 散熱型封裝結構
JP3018789B2 (ja) 半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2000164792A (ja) 半導体装置およびその製造方法
JP2004087700A (ja) 半導体装置およびその製造方法
JP4237116B2 (ja) 半導体装置およびその製造方法
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
TWI239059B (en) Chip packaging method chip package structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107