KR101398404B1 - 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 - Google Patents

기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 Download PDF

Info

Publication number
KR101398404B1
KR101398404B1 KR1020070079027A KR20070079027A KR101398404B1 KR 101398404 B1 KR101398404 B1 KR 101398404B1 KR 1020070079027 A KR1020070079027 A KR 1020070079027A KR 20070079027 A KR20070079027 A KR 20070079027A KR 101398404 B1 KR101398404 B1 KR 101398404B1
Authority
KR
South Korea
Prior art keywords
polymeric material
chimney
heat sinks
package
overmold
Prior art date
Application number
KR1020070079027A
Other languages
English (en)
Other versions
KR20080015725A (ko
Inventor
로버트 비. 크리스펠
로버트 스콧 키스틀러
존 더블유. 오센바치
Original Assignee
에이저 시스템즈 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 엘엘시 filed Critical 에이저 시스템즈 엘엘시
Publication of KR20080015725A publication Critical patent/KR20080015725A/ko
Application granted granted Critical
Publication of KR101398404B1 publication Critical patent/KR101398404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본원은 침니-형 히트싱크를 갖는 리드된 MCM IC 플라스틱 오버몰드된 패키지를 개시한다. 리드는 유연한 전도성 폴리머 플러그에 의해서 침니로부터 기계적으로 탈착된다.
IC 디바이스, 히트싱크, 침니, 오버몰드

Description

기계적으로 분리된 리드 부착물을 갖는 플라스틱 오버몰딩된 패키지들{PLASTIC OVERMOLDED PACKAGES WITH MECHANICALLY DECOUPLED LID ATTACH ATTACHMENT}
본 발명은 집적 회로(IC) 및 관련 디바이스에 대한 플라스틱 오버몰딩된 패키지에 관한 것이고, 특히, 적극적인 열 관리를 필요로 하는 플라스틱 오버몰딩된 패키지에 관한 것이다.
관련 출원
본 출원은 이와 동일자로 제출된 출원 일련 번호 제. (Crispell 등에 의한 Case 7-1-59)호에 관련된다.
예컨대, IC 디바이스들과 같은 전기 소자들에 대한 광범위하게 사용되는 형태의 패키지는 플라스틱 하우징(housing)이다. 전형적으로, IC 칩들은 기판에 본딩되고, 폴리머가 어셈블리 상에 몰딩되어 장치를 오버몰딩한다. 두 개 이상의 IC 칩들이 단일 오버몰딩된 패키지에서 어셈블링되는 것이 통상적이다. 다중 칩 패키지들은 다중-칩-모듈들(MCMs)이라 칭해진다.
IC 기술 분야에서 칩 크기가 감소함에 따라, IC 패키지들에서의 과열 문제가 더욱 심각해진다. 이는 오버몰딩에 사용되는 폴리머들이 양호하지 않은 열 전도체이기 때문에 더욱 악화된다. 따라서, 플라스틱이 디바이스들을 효율적으로 캡슐화하지만, 또한 상기 플라스틱은 소자에 의해 생성된 열을 잡아둔다. 와이어 본드들(wire bonds)을 사용하여 IC 칩이 패키지의 전기적인 종단부들에 연결되는 패키지들에서, 봉합체(encapsulant)의 두께는 와이어 본드의 높이를 수용하기에 충분해야만 한다. 이로 인해 디바이스 상의 플라스틱의 "커버"가 두꺼워진다. 두께가 증가함에 따라 임의의 소정의 재료의 열적 저항(thermal resistance)이 감소하기 때문에, 증가된 두께는 열 소산(dissipation)을 지체시키고, 그 외에는 모두 일정하다.
열 관리 문제들을 처리하기 위해서 다양한 히트싱크 방책(heat sink expedients)이 제안되고 사용되어 왔다. 이 중에서도, IC 칩의 상단부에 부착되어 플라스틱 오버몰드에 임베딩(embed)되는 전도성 "침니(chimney)"를 사용하는 것이 와이어 본딩된 IC 칩들을 갖는 패키지들의 유형에 맞춰진다. 전도성 침니는 플라스틱 오버몰딩된 재료를 통해서가 아니라 침니 자신 및 플라스틱 오버몰드의 두께를 통해서 열을 IC 칩으로부터 패키지의 상단부로 멀리 전도시킨다. 일부 패키지 디자인들에서, 침니의 상단부는 리드(lid)에 부착된다. 리드는 열을 효율적으로 확산시키고 외부 환경으로 열을 전도시키는 금속으로 이루어질 수 있다. 종래 디자인에서, 침니는 열 인터페이스 재료(TIM; thermal interface material)를 사용하여 리드에 부착된다. 임의의 열 전도성 재료가 침니 구조에 사용될 수 있지만, 그의 실리콘 칩과의 열-기계적 호환성(thermo-mechanical compatibility), 낮은 비용, 가용성, 기존 IC 어셈블리 장비와의 호환성 및 양호한 열 전도도로 인해 실리콘이 바람직하다.
디바이스 결함이 이러한 패키지 디자인들에서 확인되었다. 따라서 패키지 디자인의 개선이 이러한 결함을 극복하기 위해서 필요로 된다.
침니-형 히트싱크들을 갖는 IC 디바이스들의 결함 모드가 연구되어 왔고, 결함의 원인 및 영향을 상세하게 확인해왔다. 이러한 패키지들의 두 가지 가장 통상적인 결함 모드들: i) TIM/리드 또는 TIM/침니 인터페이스의 결함으로 인한 실리콘 침니로의 리드 부착 손상; 및 ii) 침니-IC 접착제/침니 또는 침니-IC 접착제/IC 디바이스 인터페이스(interface)의 결함으로 인한 IC 디바이스로의 실리콘 침니의 부착 손상은 침니 스택의 기계적인 무결성의 장애로부터 인한 것이다. 이러한 부착이 실패할 때, IC 칩으로부터 외부 환경으로의 열 전도성 경로가 손상된다. 탈착에 대한 이유 중에서, 주요 원인은 열-기계적 응력이다. 열-기계적 응력이 과도해질 때, 리드가 침니에서 탈착되거나 침니가 IC 디바이스로부터 탈착된다. 열-기계적 응력의 역효과를 감소시키고, 이러한 IC 패키지들의 열-기계적 안정성을 개선시키는 효율적인 방법을 개발하였다. 개선된 패키지 디자인의 중요성은 밀접한 열적 커플링을 유지하면서, 리드가 침니로부터 기계적으로 적어도 부분적으로 분리되어야만 한다는 것이다. 이는 침니와 리드 간의 본딩을 기계적으로 더 강하게 함으로써, 그 결과 더 단단해지는 문제에 대한 방법에 접근하는 의도에 반직관적이다. 개선점들은 기본적으로 침니 스택과 리드 간의 강한 접착성 본딩을 제거하고 침니 스택과 리드 간의 상대적인 이동을 허용하는 유연한 전도성 폴리머 쿠션을 대용하는 것에 따른다.
본 발명은 첨부된 도면과 함께 고려될 때, 더욱 이해될 수 있다.
열-기계적 응력의 역효과를 감소시키고, 이러한 IC 패키지의 열-기계적 안정성을 개선시키는 효율적인 방법을 제공한다.
도1은 다이 접착(die attatch) 재료(16)를 사용하여 기판(11)에 본딩된 IC 칩(14)을 포함하는 IC 칩 패키지를 도시한다. 상기 기판은 임의의 적합한 기판 재료일 수 있지만, 인쇄 회로 기판(PCB)인 것이 전형적이다. 와이어 본드 패드들(12,13)은 공지된 방법으로 기판상에 형성된다. 도2를 참조하면, 본딩된 IC 칩(14)을 PCB에 전기적으로 접속시키는 와이어 본드들(21,22)이 도시되어 있다. 다수의 IC 칩은 동작 중에 상당한 열을 발생시키고, 과열 및 결함을 피하기 위해서 특정한 유형의 히트싱크를 필요로 한다. 예를 들어, 마이크로프로세서들은 전형적으로 첨단 디자인 규칙들로 제조된 대형 IC 칩들이고, 매우 조밀한 디바이스 패킹을 갖는다. 이들은 어려운 열 관리 문제들을 가지므로, 통상적으로 특정 히트싱크 장치를 갖는다. 특정 히트싱크 장치들 중 하나는 실리콘 침니(32) 형태로 히트싱크를 갖는 것으로 도3에 도시된다. 이런 유형의 패키지에서, IC 칩은 통상적으로 PBC 상에 장착되고, 전기적인 상호 접속을 위해 와이어 본딩된다. 와이어 본드들은 IC 칩 상의 본드 패드들(명확성을 위해 도시되지 않음)의 모서리 배열에 부착된다. 이는 칩의 중심에 실리콘 장치가 장착되는 공간을 남긴다. 실리콘 침니는 적합한 부착 재료(33)를 사용하여 IC 칩에 부착될 수 있다. 부착 재료들은 에폭시 또는 다른 접착성 폴리머 재료들 또는 솔더(solder)들과 같은 접착제들을 포함하지만, 이에 국한되지는 않는다. 접착 재료는 열전도성이 있는 접착제인 것이 바람직하다. 여러 표준 및 상업적으로 입수 가능한 전기전도성 접착제들은 또한 효율적인 열전도체이다.
도시된 예는 다이 본딩되고 와이어 본딩된 디바이스이다. 다른 형태의 IC 디바이스들, 예컨대, 플립-칩 IC 디바이스들이 대안적으로 사용될 수 있다. IC 칩은 캡슐화되는 것이 전형적이지만, 베어 다이(bare die)를 포함할 수 있다. IC 칩에 대한 언급들은 둘 중 한 형태를 포함하는 것을 의미한다. 예시적으로 도시된 본딩된 와이어에서, 실리콘 침니의 높이는 와이어 본드의 높이를 수용하는데 충분하다. 침니 높이가 더 클 수 있고, 와이어 본드가 없는 디바이스들의 경우에는 작을 수 있다. 실리콘 침니들은 통상적으로 와이어 본딩된 IC 칩 패키지용으로 디자인된다.
도4를 참조하면, 어셈블리가 폴리머 오버몰드(43)에서 캡슐화된다. 이는 IC 칩, PCB의 표면상의 인쇄 회로 및 와이어 본드를 보호한다. 열 인터페이스 재료(TIM)(45)은 오버몰드에 도포되고, 리드(41)가 부착되어, 디바이스가 완성된다. TIM은 실리콘 침니(32)로부터 리드(41)로 열을 전도시키는 전도성 매체뿐만 아니라, 적소에 리드를 유지하기 위한 접착제의 역할을 한다. 이런 애플리케이션에 적합한 TIM은 Ablestick Corp.으로부터 입수 가능한, Ablebond 2000TR이다. 리드(41)는 열 확산기로서 기능하고, 실리콘 침니로부터 멀리 떨어진 곳에 위치한 리드의 차가운 부분까지 양측 방향으로 열을 전도할 뿐만 아니라, 주변 환경 또는 열 소산 구조들로 디자인된 다른 시스템 구조로 열을 전도 및 방사시킨다. 리드는 구리와 같은 열전도성 재료로 구성된다. 전형적인 리드의 두께 범위는 0.1mm 내지 1.0mm이다.
도 5는 정사각형의 네 개의 모서리에 도시된 것처럼 배치된 네 개의 IC 디바이스들 및 네 개의 실리콘 침니들(53,54,55,56)을 갖는 MCM(51)의 평면 개략도이다. 그러나 이 도면은 보다 적거나 보다 많은 디바이스들 및 침니들을 갖는, 다양한 MCM 디바이스 구조들 및 구성들에 대한 일례이다.
침니들(53,54)은 중심들간에 공칭 거리(nominal distance; a-b)로 이격된다. MCM 모듈이 동작되고, 예를 들어 온 및 오프와 같은 상이한 동작 조건들 하에서 열적으로 순환될 때, 거리(a-b)는 IC 패키지 내의 여러 엘리먼트들의 확장/수축으로 인해 변할 것이다. 61과 같은 리드가 도 6에 도시된 바와 같이 침니들의 상단부들에 부착될 때, 침니들의 상단부들은 리드 및 기판 둘 다에 결합되어, 거리(a-b)를 변화시키는 임의의 이동으로 인한 차동 응력을 침니 스택 및 침니/리드 인터페이스에 의해 겪게 된다. 예를 들어, 리드(61)가 상당한 온도 변화들에 취약한 패키지 및 이런 종류의 패키지들에서 리드에 통상적으로 사용되는 재료인 구리인 경우에, 구리 리드는 구리의 열 팽창 계수(Tc)에 의해서 표시되는 확장/수축을 겪을 것이다. 거리(a'-b')는 거리(a-b)를 결정하는 것과 전형적으로 상이한 특성에 따라 결정된다. 그러므로 a-b 및 a'-b' 간의 미스매치(mismatch)는 패키지 구조에 사용되는 재료의 열-기계적 특성들에 따라 패키지에 상당한 전단(shear) 및 벤딩 응력(bending stresses)을 야기할 수 있다. 이들은 침니와 리드 사이, 및 침니와 IC 디바이스 사이의 인터페이스에 충격을 가하는 경향이 있다. 심한 경우에는, 리드를 패키지로부터 탈착시키거나 침니를 IC로부터 탈착시킬 것이다.
탈착은 주로 TIM 및 리드간에 발생한다. TIM은 실리콘 침니에 양호하게 부착되지만, 리드에는 덜 단단하게 부착된다. 도 7은 리드(71) 및 TIM(74) 간에 전개하는 공간(75)을 도시한다.
벤딩 모멘트(bending moment) 및 차동 면외(differential out of plane) 변형들에 의해 생성된 변형들은 리드 결함 및/또는 IC 디바이스에 대한 침니 결함을 발생시킨다. 이는 도 8에 도시된다: 리드 결함의 경우에, 도면 좌측의 실리콘 침니(84)는 도면 우편의 실리콘 침니(85)에 대해 올라간다(raised). 이러한 불일치는 침니 확장 또는 패키지의 다른 엘리먼트들의 차이로 인한 결과이다. 면외 변형들은 리드(81)를 봉합체(83)로부터 완전히 탈착하거나 부분적으로 탈착시키기에 충분할 수 있다(TIM은 간소화를 위해서 도면에서 생략된다). 도 8에 도시되는 바와 같은 면외 변형들은 또한 실리콘 침니 상에 벤딩 모멘트를 야기할 수 있다. 직관적으로, 리드가 도면 좌측에서 리프트됨에 따라(여기서 리드는 실리콘 침니(84)로부터 탈착될 수 있다), 기울어진다는 것이 인식될 수 있다. 이는 침니(85) 상에 벤딩 모멘트를 부과하고, 33에서 부착 결함을 가져올 수 있는데, 즉, 침니 및 IC 칩 간의 부착 결함이다.
침니 히트싱크 및 리드 간의 더욱 강한 접속을 위한 방법은 이러한 엘리먼트들 간의 접착성 본드의 무결성을 증가시키는 것으로 여겨질 것이다. 그러나 더 효율적인 방법은 그와 정반대라는 것이 발견되었다. 이러한 엘리먼트들 간의 견고한 부착은 리드 결함 문제에 대해 적어도 부분적으로 책임이 있다고 밝혀졌다. 따라서, 새로운 패키지 구조들이 디자인되는데, 여기서 리드 및 침니 스택은 기계적으로 분리된다. 통상적으로 강한 본딩 접착제로 충진되는 이러한 엘리먼트들 간의 인터페이스가 소프트한 전도성 폴리머로 채워진다. 이러한 인터페이스 충진제(interface filler)는 충분히 유연하고 푹신푹신하여, 상술된 요인들에 의해 야기되는 변형들이 쉽게 흡수되고 리드로 전달되지 않는다.
본 발명의 일 실시예가 도 9 내지 도 12에 도시된다. 이러한 도면들은 이런 실시예를 구현하는 단계들의 시퀀스를 도시한다. 도 9는 오버몰드(93)를 몰딩하는 단계를 도시한다. 이런 몰딩 동작을 위한 형태(95)는 돌출부(94a)를 갖는다. 이러한 돌출부들은 침니(32)의 상단부에 정렬되고, 그 후 오버몰드 폴리머가 도포되고, 몰드가 릴리스(release)되어, 컵(94)들이 오버몰드(93)의 상단부에 생성된다. 도시된 바와 같이 컵은 침니 상단부와 정렬된다. 오버몰드 재료는 다양한 폴리머로부터 선택될 수 있다. 적합한 물질은 Alpharetta, Cookson Electronics로부터 GA가 입수 가능하다. 전형적으로 이들은 열경화성 수지이고, 경화 이후에, 상대적으로 단단하다. 경화된 에폭시 재료들은 통상적으로 100℃ 이상의 유리 전이 온도들(Tg)을 갖는다.
도 10을 참조하면, 컵들은 기계적인 완충제들로 채워지는데, 이는 소프트한 전도성 폴리머로 된 플러그들(101)인 것이 바람직하다. 플러그들(101)은 이후에 도포되는 리드로부터 침니(32)를 기계적으로 분리한다. 전도성 폴리머는 또한 다양한 재료로부터 선택될 수 있다. 적절한 선택은 실리콘 겔인데, 예컨대, NC, Cary, Lord Corporation로부터 입수 가능한 GeleaseTM이다. 이러한 재료는 -121℃의 Tg를 가지며, 통상적인 플라스틱의 열 전도도(0.2W/mk)의 약 10배인 2.3W/mK의 열 전도도를 갖는다. 이러한 본 발명의 목적을 위해서, 열전도성 폴리머가 0.7W/mK보다 큰 열전도성을 가지며, 오버몰드 화합물보다 낮은 유리 전도 온도 및 탄성 계수를 갖는 것이 권장된다.
전도성 플러그들(101)의 애플리케이션 이후에, 어셈블리의 상단부 표면은 TIM으로 코팅될 수 있다. TIM은 패키지 상단부에 리드를 부착시키는 에폭시 접착제와 같은 다양한 재료로부터 선택될 수 있다. 이러한 애플리케이션에 적합한 TIM은 Ablestik Co.로부터 입수 가능한 AblebondTM 2000T이다. 이러한 재료는 1700MPa의 상온 계수 및 2.7W/mK의 열 전도성을 갖는다. 도 11은 블랭킷이 오버몰드(93)의 표면에 도포되는 TIM 층(111)을 도시한다. TIM 층(111)은 페이스트(paste), 겔 또는 막 형태로 도포될 수 있다. 도 12에는 TIM 층에 도포되는 리드(121)가 도시된다. 적소에 리드를 갖는 TIM은 오버몰드가 경화됨과 동시에 또는 그 이후에 경화될 수 있다. 리드는 전형적으로 TIM이 경화되기 전에 적소에 위치되어 경화 동안에 TIM와 리드 사이에서 접착이 전개된다. 이런 동작들은 종래 기술에 널리 공지되어있다.
도 10내지 도 13에 도시된 단계들의 시퀀스가 간략화를 위해서 권장되고, 침니 스택을 갖는 IC 패키지에 리드를 부착하는 표준 방법으로부터 최소 이탈을 나타낸다. 그러나 전도성 플러그들을 사용하는 것은 패키지의 침니들 및 리드 간의 허용할 수 있는 열 경로를 생성시킨다. 따라서, 종래 TIM을 사용할 필요가 없다. 리드는 다른 수단에 의해 부착될 수 있다. 예를 들어, 리드는 출원 번호 제.____ (Crispell 7-1-59) 에서 설명되고 청구되는 방법들을 사용하여 부착될 수 있다.
본 발명의 다른 실시예에서, 리드는 오버몰드에 선택적으로 도포되는 에폭시 접착제와 같은 접착성 폴리머를 사용하여 부착된다. 이러한 옵션은 도 13에 도시된다. 접착 재료(131)는 전도성 플러그(101)로부터 이격된 영역들에서 오버몰드의 상단부에 선택적으로 도포된다. 접착 재료는 액체, 겔, 막 또는 다른 적합한 애플리케이션으로 도포될 수 있다. 이러한 접착 재료는 열전도성이거나 비전도성일 수 있다. 그러나 이러한 영역에서 접착제가 필수적인 열전도 기능을 수행하지 않기 때문에, 비전도성 접착성 에폭시인 것이 바람직하다. 상술된 바와 같이, 통상적인 폴리머는 거의 0.2W/mK의 열 전도도 값을 갖는다. 따라서, 약 0.3W/mK 이하의 열 전도도를 갖는 폴리머가 비전도성 폴리머로 간주될 것이다. 게다가, 이러한 예에서 접착성 폴리머가 침니를 커버하지 않기 때문에, 전도성 폴리머 플러그들에 대해 이미 권장된 기계적인 특성을 따를 필요는 없다.
바로 전의 실시예들에서, 적어도 두 개의 상이한 폴리머 재료들은 침니 스택들로 리드를 부착하는데 사용된다. 하나의 폴리머 재료는 리드를 오버몰드에 물리적으로 부착하는데 사용되는 접착성 폴리머이다. 다른 폴리머 재료는 침니들 및 리드 간에 플러그들을 형성하는 전도성 폴리머이다. 두 개의 재료들을 사용함으로써, 재료들의 기계적인 특성들은 필요로 되는 기능에 맞춰질 수 있다. 리드를 패키지에 본딩시키는 접착성 폴리머 재료는 기계적이거나 열적인 특성과 무관하게, 접착 유효성을 위해 선택될 수 있다. 리드로부터 침니들을 기계적으로 분리하는 다른 폴리머 재료는 기계적이고 열적인 특성을 위해 최적화될 수 있다.
상술된 바와 같이, 본 발명은 각각의 패키지가 N 개의 IC 디바이스들(여기서 N은 적어도 2)을 포함하는 것을 의미하도록 의도되고, 각각의 IC 디바이스가 히트싱크를 갖는 MCM 패키지들에서 주로 사용 적용될 수 있다.
본 발명의 다양한 부가적인 변경이 당업자에 의해 행해질 것이다. 기본적으로 종래 기술이 전개되어온 원리들 및 그의 등가물들에 따른 본 명세서의 특정한 개념들로부터의 모든 변형들이 설명되고 청구된 바와 같이 본 발명의 범위 내에서 적절하게 고려된다.
도1 내지 도4는 침니-형 히트싱크를 갖는 오버몰딩된 IC 디바이스 패키지를 제조하는 전형적인 단계 시퀀스에 대한 개략도.
도5 및 도6은 이들 디바이스들에서의 결함 모드에 대한 출원인의 인식을 설명하기 위해서 명세서에 사용되는 네 개의 IC 칩들 및 네 개의 침니들의 MCM 패키지의 평면도.
도7 및 도8은 리드가 침니로부터 분리되거나, 침니 및 IC 칩들 간의 본딩의 결함을 초래하는 탈착 모드를 나타내는 MCM 패키지의 측면도.
도9 내지 도12는 일 실시예에 따른, 침니 및 리드 간에 기계적으로 분리되는 오버몰딩된 패키지를 어셈블링하는 단계를 도시하는 도면.
도13은 패키지에 리드를 부착하는 대안적인 방법을 도시하는 도면.

Claims (20)

  1. 오버몰딩된 MCM IC 패키지에 있어서:
    기판;
    상기 기판에 부착된 복수의 N 개의 반도체 IC 디바이스들로서, 상기 N은 적어도 2인, 상기 반도체 IC 디바이스;
    각각 IC 디바이스에 부착되는 히트싱크로 된 복수의 N 개의 히트싱크들로서, 상기 히트싱크들은 상부 및 하부를 가지며, 상기 하부는 IC 디바이스에 부착되는, 상기 히트싱크들;
    상기 N 개의 반도체 IC 디바이스들 및 N 개의 히트싱크들을 캡슐화하는 폴리머 오버몰드로서, 상기 히트싱크들의 상부들이 노출된 상단 표면을 형성하는, 상기 폴리머 오버몰드;
    상기 히트싱크들의 노출된 상부들에 선택적으로 도포되는 제1 폴리머 재료로 된 복수의 N개의 플러그들; 및
    제 2 폴리머 재료에 의해 상기 오버몰드에 부착되는 리드를 포함하는, 오버몰딩된 MCM IC 패키지.
  2. 제 1 항에 있어서,
    상기 제 2 폴리머 재료는 상기 오버몰드 및 상기 플러그들 둘 다에 걸쳐 도포되는 접착성 열 인터페이스 재료(TIM)인, 오버몰딩된 MCM IC 패키지.
  3. 제 1 항에 있어서,
    접착성 폴리머에 의해 커버되지 않는 플러그들을 남겨두면서 오버몰드에 선택적으로 도포되는 접착성 폴리머를 더 포함하는, 오버몰딩된 MCM IC 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1항에 있어서,
    상기 제1 폴리머 재료는 0.7W/mK보다 큰 열전도성을 갖는, 오버몰딩된 MCM IC 패키지.
  11. 제 10항에 있어서, 상기 제2 폴리머 재료는 0.3W/mK보다 작은 열전도성을 갖는, 오버몰딩된 MCM IC 패키지.
  12. 오버몰딩된 MCM IC 패키지의 제조 방법에 있어서,
    N 개의 반도체 IC 디바이스들을 기판에 부착하는 단계로서, 상기 N은 적어도 2인, 상기 반도체 IC 디바이스들 부착 단계;
    상기 IC 디바이스들에 N 개의 히트싱크들을 부착하는 단계로서, 각각의 IC 디바이스는 히트싱크를 가지며, 상기 히트싱크들은 상부 및 IC 디바이스에 부착된 하부를 가지는, 히트싱크들 부착 단계;
    상기 히트싱크들의 상부들을 노출시키면서, 상기 히트싱크들 및 상기 IC 디바이스들을 캡슐화하는 오버몰드를 몰딩하는 단계;
    제1 폴리머 재료로 된 복수의 N 개의 플러그들을 상기 히트싱크들의 노출된 상부들에 선택적으로 도포하는 단계;
    제2 폴리머 재료를 오버몰드의 표면에 도포하는 단계; 및
    리드를 상기 제2 폴리머 재료에 제공하는 단계를 포함하는, 오버몰딩된 MCM IC 패키지의 제조 방법.
  13. 제 12항에 있어서,
    상기 제1 및 제 2 폴리머 재료들이 도포되고, 상기 리드가 제공된 뒤에 상기 제1 및 제 2 재료들이 동일한 경화 단계에서 경화되는, 오버몰딩된 MCM IC 패키지의 제조 방법.
  14. 삭제
  15. 제 12항에 있어서, 상기 제 2 폴리머 재료는 상기 오버몰드 및 상기 제1 폴리머 재료 위에 도포되는, 오버몰딩된 MCM IC 패키지의 제조 방법.
  16. 삭제
  17. 삭제
  18. 제 12항에 있어서, 상기 제1 폴리머 재료는 0.7W/mK보다 큰 열전도성을 갖는, 오버몰딩된 MCM IC 패키지의 제조 방법.
  19. 제 18항에 있어서, 상기 제2 폴리머 재료는 0.3W/mK보다 작은 열전도성을 갖는, 오버몰딩된 MCM IC 패키지의 제조 방법.
  20. 삭제
KR1020070079027A 2006-08-16 2007-08-07 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 KR101398404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/505,152 2006-08-16
US11/505,152 US7423341B2 (en) 2006-08-16 2006-08-16 Plastic overmolded packages with mechanically decoupled lid attach attachment

Publications (2)

Publication Number Publication Date
KR20080015725A KR20080015725A (ko) 2008-02-20
KR101398404B1 true KR101398404B1 (ko) 2014-05-26

Family

ID=39095325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079027A KR101398404B1 (ko) 2006-08-16 2007-08-07 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들

Country Status (4)

Country Link
US (2) US7423341B2 (ko)
JP (1) JP5121353B2 (ko)
KR (1) KR101398404B1 (ko)
CN (1) CN101127349B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423341B2 (en) * 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US8459219B2 (en) 2007-08-10 2013-06-11 Nissan Motor Co., Ltd. Variable valve device
US7781682B2 (en) * 2008-03-31 2010-08-24 Intel Corporation Methods of fabricating multichip packages and structures formed thereby
US7829390B2 (en) * 2008-11-20 2010-11-09 Azurewave Technologies, Inc. Packaging structure of SIP and a manufacturing method thereof
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
FR2968126A1 (fr) * 2010-11-29 2012-06-01 St Microelectronics Grenoble 2 Boitier semi-conducteur a via thermique et procédé de fabrication
US9562534B2 (en) * 2012-05-04 2017-02-07 Ghsp, Inc. In-line dual pump and motor with control device
US9202772B2 (en) * 2013-02-28 2015-12-01 Altera Corporation Heat pipe in overmolded flip chip package
US20170356640A1 (en) 2016-06-10 2017-12-14 Innotec, Corp. Illumination assembly including thermal energy management
KR102617088B1 (ko) 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지
US20230137512A1 (en) 2021-11-03 2023-05-04 Western Digital Technologies, Inc. Stacked ssd semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH0964252A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置
JP2004289059A (ja) 2003-03-25 2004-10-14 Denso Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132425A (ja) * 1992-10-22 1994-05-13 Kyocera Corp 半導体装置
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JPH0878618A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6535388B1 (en) * 2001-10-04 2003-03-18 Intel Corporation Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7153725B2 (en) * 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
EP1741136A2 (fr) * 2004-04-13 2007-01-10 SA Intexys Procede de fabrication de circuits electroniques et optoelectroniques
TWI246757B (en) * 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
US7332823B2 (en) * 2005-12-15 2008-02-19 Intel Corporation Providing a metal layer in a semiconductor package
US7332807B2 (en) * 2005-12-30 2008-02-19 Intel Corporation Chip package thermal interface materials with dielectric obstructions for body-biasing, methods of using same, and systems containing same
US7423341B2 (en) * 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH0964252A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置
JP2004289059A (ja) 2003-03-25 2004-10-14 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP2008047918A (ja) 2008-02-28
US7423341B2 (en) 2008-09-09
KR20080015725A (ko) 2008-02-20
US20080042262A1 (en) 2008-02-21
CN101127349A (zh) 2008-02-20
US7632717B2 (en) 2009-12-15
US20080311700A1 (en) 2008-12-18
JP5121353B2 (ja) 2013-01-16
CN101127349B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
KR100370231B1 (ko) 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
EP0515094A1 (en) Molded circuit package
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
US9147600B2 (en) Packages for multiple semiconductor chips
JP5121354B2 (ja) オーバーモールドｍｃｍｉｃパッケージおよびその作製方法
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
US6312972B1 (en) Pre-bond encapsulation of area array terminated chip and wafer scale packages
JP2958380B2 (ja) 半導体装置
JP3568402B2 (ja) 半導体装置
JP2019102568A (ja) 半導体装置およびその製造方法
CN111490019B (zh) 一种集成电路结构及其制造方法
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
TWI290759B (en) Semiconductor package and its fabricating process
US20230069969A1 (en) Package for several integrated circuits
JP3372498B2 (ja) 半導体装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH05152495A (ja) 半導体装置
KR20090103510A (ko) 반도체 패키지
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 6