JP5121354B2 - オーバーモールドｍｃｍｉｃパッケージおよびその作製方法 - Google Patents

オーバーモールドｍｃｍｉｃパッケージおよびその作製方法 Download PDF

Info

Publication number
JP5121354B2
JP5121354B2 JP2007212211A JP2007212211A JP5121354B2 JP 5121354 B2 JP5121354 B2 JP 5121354B2 JP 2007212211 A JP2007212211 A JP 2007212211A JP 2007212211 A JP2007212211 A JP 2007212211A JP 5121354 B2 JP5121354 B2 JP 5121354B2
Authority
JP
Japan
Prior art keywords
lid
overmold
package
heat sink
chimney
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007212211A
Other languages
English (en)
Other versions
JP2008047920A5 (ja
JP2008047920A (ja
Inventor
ビー．クリスペル ロバート
スコット キストラー ロバート
ダブリュ．オーゼンバッハ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2008047920A publication Critical patent/JP2008047920A/ja
Publication of JP2008047920A5 publication Critical patent/JP2008047920A5/ja
Application granted granted Critical
Publication of JP5121354B2 publication Critical patent/JP5121354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、集積回路（ＩＣ）および関連デバイス用のプラスチック封止パッケージに関し、より詳細には、積極的な熱管理を必要とするプラスチック封止パッケージに関する。
本出願は、本出願と同日に出願した出願番号（Ｃｒｉｓｐｅｌｌ他、Ｃａｓｅ ８−２−６０）に関する。
ＩＣデバイスなどの電子デバイス用に広く使用されているパッケージ形式は、プラスチック筐体である。通常、ＩＣチップは基板に接合され、ポリマーがデバイスをオーバーモールドするためにアセンブリの上を覆ってモールドされる。２つ以上のＩＣチップが単一のオーバーモールド・パッケージ内に組み込まれるのが一般的である。マルチ・チップ・パッケージは、マルチチップモジュール（ＭＣＭ）と呼ばれる。
最先端ＩＣ技術ではチップ・サイズが小さくなるにつれて、ＩＣパッケージの過熱問題がより厳しくなる。オーバーモールドに使用されるポリマーは熱伝導体が良くないので、この問題はさらに深刻になる。したがって、プラスチックはデバイスを効果的に封止するが、デバイスにより発生される熱をも閉じ込める。ＩＣチップがワイヤ・ボンドを用いてパッケージの電気端子に接続されるパッケージでは、封止材料の厚さは、ワイヤ・ボンドの高さに対応するのに十分でなければならない。この結果、プラスチックの厚い「カバー」がデバイスの上を覆うことになる。いかなる所与の材料の熱抵抗でも、厚さの増大に伴って増加するので、その他は全て不変でも、増大した厚さは熱の放散をさらに阻害する。
熱管理の問題に対処するために、様々な放熱手段が提案され使用されてきた。これらの中で、ワイヤ・ボンドＩＣチップを有するパッケージのタイプに合わせて作られるものの中に、ＩＣチップの上部に接着し、プラスチック・オーバーモールドの中に埋め込まれるようになる伝導性「チムニー」の使用がある。伝導性チムニーは、プラスチック・オーバーモールドの厚みを介してだが、チムニー自体を介し、プラスチック・オーバーモールド材料を介さずに、熱をＩＣチップから逃し、パッケージ上部へ伝導する。いくつかのパッケージ設計では、チムニーの上部はリッドに貼り付けられる。リッドは、熱を効果的に分散し熱を外部環境に伝導する金属で作られてもよい。従来の設計では、チムニーはサーマル・インターフェース・マテリアル（ＴＩＭ）を使用してリッドに接着される。チムニー構造体にはいかなる熱伝導材料が使用されてもよいが、シリコン・チップとの熱機械的適合性、低コスト、入手可能性、既存のＩＣアセンブリ装置との適合性、および良好な熱伝導性のために、シリコンが好まれる。
出願番号（Ｃｒｉｓｐｅｌｌ他、Ｃａｓｅ ８−２−６０）
これらのパッケージ設計ではデバイスの故障が確認されてきた。これらの故障を克服するために、パッケージ設計の改善が必要とされる。
我々は、チムニー型ヒート・シンクを有するＩＣデバイスの故障モードを研究し、故障の原因と影響を詳細に確認した。これらのパッケージにおける２つの最も一般的な故障モードは、チムニー・スタックの機械的完全性の崩壊から生じる。すなわち、ｉ）ＴＩＭ／リッド接触面またはＴＩＭ／チムニー接触面の破損によるリッドのシリコン・チムニーへの接着の滅失、およびｉｉ）チムニーＩＣ接着剤／チムニー接触面またはチムニーＩＣ接着剤／ＩＣデバイス接触面の破損によるシリコン・チムニーのＩＣデバイスへの接着の滅失である。この接着がなくなった場合、ＩＣチップから外部環境への熱伝導経路が損なわれる。分離の原因の中で、主な原因は、熱機械的応力である。熱機械的応力が過大になった場合、リッドがチムニーから分離する、またはチムニーがＩＣデバイスから分離する。我々は、熱機械的応力の悪影響を低減し、これらのＩＣパッケージの熱機械的安定性を改善する効果的な手法を開発した。パッケージ設計の改善にとっては、リッドが、緊密な熱結合を維持しながら、チムニーから機械的に少なくとも部分的に分離されるべきであるという認識が重要である。これは、チムニーとリッドの接合をより機械的に強靭にし、その結果としてより堅固にすることにより問題に取り組む傾向に対して直感的には信じられないことである。この改善は、オーバーモールド自体が適所にリッドを保持するのを助け、部分的機械的切り離しおよび緊密な熱結合が実現されるように、オーバーモールドおよびリッドに機械的構造を提供することに基本的に依存する。
本発明は、図面と併せて考察された場合、より良く理解されることができる。
図１は、ダイ・アタッチ材料１６を有する基板１１に接合されたＩＣチップ１４を含むＩＣチップ・パッケージを示す。基板は、いかなる適切な基板材料でもよいが、通常、プリント回路基板（ＰＣＢ）である。ワイヤ・ボンディング・パッド１２および１３は、知られている方式で基板上に形成される。図２を参照すると、接合されたＩＣチップ１４をＰＣＢに電気的に接続するワイヤ・ボンド２１および２２が示されている。様々なＩＣチップは、動作中にかなりの熱を発生し、過熱および故障を回避するために特別のタイプのヒート・シンクを必要とする。たとえば、マイクロプロセッサは、通常、最先端技術の設計基準を用いて作製された大きなＩＣチップであり、非常に高密度のデバイス・パッキングを有する。マイクロプロセッサは、厳しい熱管理問題を有し、その結果、通常、特別のヒート・シンク・アレンジメントを備える。マイクロプロセッサのうちの１つが、シリコン・チムニーの形態のヒート・シンク３２と共に図３に示されている。このタイプのパッケージでは、ＩＣチップは、通常、ＰＣＢ上にマウントされ、電気的相互接続のためにワイヤ・ボンディングされる。ワイヤ・ボンドは、ＩＣチップ上のボンディング・パッドの縁部アレイ（明瞭にするために図示されていない）に接着される。これは、シリコン・チムニーがそこにマウントされるチップの中央部に空間を残す。シリコン・チムニーは、適切な接着材料３３を使用してＩＣチップに接着されることができる。接着材料は、エポキシまたはその他の粘着性ポリマー材料などの接着剤、あるいは、はんだを含むが、それらに限定されない。粘着性材料は熱伝導性接着剤であることが好ましい。多くの一般的な市販の導電性接着剤も効果的な熱伝導体である。
図示されている例は、ダイ・ボンディングされワイヤ・ボンディングされたデバイスである。他の形態のＩＣデバイス、たとえばフリップチップＩＣデバイスが代替として使用されてもよい。ＩＣチップは、通常、封止されるが、ベア・ダイを含むこともできる。ＩＣチップに言及することはどちらの形態をも含むことを意味する。図示されているワイヤ・ボンディングされた例では、シリコン・チムニーの高さは、ワイヤ・ボンドの高さに対応するのに十分である。チムニーの高さは、より高くても、または、ワイヤ・ボンドを有しないデバイスの場合は、より低くてもよい。シリコン・チムニーは、通常、ワイヤ・ボンドＩＣチップ・パッケージ用に設計される。
図４を参照すると、この場合、アセンブリがポリマー・オーバーモールド４３の中に封止されている。これは、ＩＣチップ、ＰＣＢの表面上のプリント回路、およびワイヤ・ボンドを保護する。次いで、サーマル・インターフェース・マテリアル（ＴＩＭ）４５がオーバーモールドに付けられ、リッド４１がデバイスを完成するために接着される。ＴＩＭは、熱をシリコン・チムニー３２からリッド４１に伝導する伝導媒体としてばかりでなく、リッドを適所に維持する接着剤としても働く。この利用形態に適したＴＩＭは、Ａｂｌｅｓｔｉｃｋ Ｃｏｒｐ．から入手可能なＡｂｌｅｂｏｎｄ ２０００Ｔ（登録商標）である。リッド４１は、熱スプレッダとして働き、熱を、シリコン・チムニーから離して配置されたリッドのより冷たい部分へ横方向にも伝導し、外界またはその他の熱放散構造体として設計されたシステムへも伝導および放射する。リッドは、銅などの熱伝導材料からなる。リッドの典型的な厚さは０．１ｍｍから１．０ｍｍである。
図５は、正方形の４つの隅に示されているように配置された４つのＩＣデバイスおよび４つのシリコン・チムニー、５３、５４、５５、５６を有するＭＣＭ５１の概略平面図である。この図は、これより少ないまたは多いデバイスおよびチムニーを有する様々なＭＣＭデバイスの構成および配置の単なる一例である。
チムニー５３および５４は、中心間の公称距離ａ−ｂの間隔をおいて配置される。ＭＣＭモジュールが作動され、様々な作動条件、たとえばオンおよびオフで、熱サイクルされた場合、距離ａ−ｂは、ＩＣパッケージ内の様々な要素の膨張／収縮により変化する。図６に示されているように、６１などのリッドがチムニーの上部に接着された場合、チムニーの上部は、距離ａ−ｂを変えるいかなる動きによる差応力もがチムニー・スタックおよびチムニー／リッド接触面によって経験されるように、リッドと基板の両方に結合される。たとえば、リッド６１が銅、つまりこの種のパッケージおよびかなりの温度変化にさらされるパッケージ内のリッド用に一般に使用される材料である場合は、銅のリッドは、銅の熱膨張係数Ｔｃによって示される膨張／収縮を経験する。距離ａ’−ｂ’は、距離ａ−ｂを決定する特性とは通常異なる特性によって決定される。したがって、ａ−ｂとａ’−ｂ’との不一致は、パッケージ構成に使用される材料の熱機械特性に応じて、パッケージ内にかなりの剪断応力および曲げ応力を生じさせる。これらの応力は、チムニーとリッドおよびチムニーとＩＣデバイスとの間の接触面に影響を与える傾向がある。深刻な場合には、これはリッドをパッケージから分離させ、または、チムニーをＩＣから分離させる。
分離はしばしばＴＩＭとリッドとの間に生じる。ＴＩＭはシリコン・チムニーには良く粘着するが、リッドにはそれほどしっかりとは粘着しない。図７は、リッド７１とＴＩＭ７４との間に発生する空間７５を示す。
面外ひずみ差によって生じるひずみおよび曲げモーメントは、リッドの不良とチムニーからＩＣデバイスの不良のいずれかまたは両方につながる。これらは図８に例示されている。リッド不良では、図の左側のシリコン・チムニー８４が、図の右側のシリコン・チムニー８５に比べて高く持ち上げられている。この差異は、チムニーの膨張の相違、またはパッケージのその他の要素の相違の結果である可能性がある。面外ひずみは、リッド８１を封止材料８３から完全にまたは部分的に分離させるのに十分である可能性がある（明瞭にするために、ＴＩＭはこの図から省かれている）。図８に例示されているもののような面外ひずみはまた、シリコン・チムニー上に曲げモーメントを生じさせる可能性もある。直感的には、リッドは、図の左側で持ち上がるので（この場合、リッドはシリコン・チムニー８４から分離される可能性がある）、傾くことが理解されることができる。これは、チムニー８５に曲げモーメントを課し、３３のところでの接着、すなわち、チムニーとＩＣチップとの接着の不良を生じさせる可能性がある。
チムニー・ヒート・シンクとリッドとのより強靭な接続の手法は、これらの要素間の粘着接合の完全性を増強するように思われるはずである。しかし、我々は、より効果的な手法はその反対であることを発見した。これらの要素間の堅固な接着は、リッド不良の問題に少なくとも部分的に関係があることが分かった。したがって、オーバーモールドがリッドの接着に役立つ機械的特徴を備える新規のパッケージ構造体が設計された。リッドは相補的機械的特徴を備える。図１〜４に示されているパッケージ設計では、粘着接着に不良があった場合、パッケージ上にリッドを押えておくために利用可能な機械的要素は何もないことが理解されるであろう。機械的リッド押えは、以下で説明される設計の特徴である。
図９はリッドの縁部に沿って形成されたさねはぎ溝９４を示す。オーバーモールド９３は、リッド９１を押えておくためにさねはぎ溝９２を押えつける機械的押え特徴９４を有する。この構造体を形成するために、オーバーモールド９３を付ける前に、チムニーにリッドを接着することが有用である。しかし、接着は、オーバーモールド９３が形成されるまで、一時的な接着である必要があるだけである。チムニーとリッドとの間に付けられる好ましい接着材料は、比較的ソフトな伝導性ポリマーである。また、ヒート・シンクとリッドとの間の伝導性ポリマーは、粘着性ポリマーでもなく、比較的弱い粘着性ポリマーでもないことが好ましい。したがって、シリコン樹脂が典型的なエポキシより好ましい。この利用形態に適した材料は、Ｌｏｒｄ Ｔｈｅｒｍｏｓｅｔから入手可能なＧｅｌｅａｓｅ ＭＧ １２１である。
所望なら、リッドを接合するために、ここで説明されたリッド押えのほかに、従来のＴＩＭが使用されてもよい。この場合、ＴＩＭは、図４に示されているように、チムニーにだけ付けられ、オーバーモールドには付けられないことが認識されるであろう。実際、工程シーケンスは、ＴＩＭをオーバーモールドに直接付けるのを妨げることを現に示している。リッドとオーバーモールドとの間の接触面でＴＩＭが好まれる場合は、ＴＩＭはリッドをチムニーに接着する前にリッド表面に付けられることができる。
リッド、モールド・コンパウンド、シリコン・チムニー、ＩＣデバイス、チムニー・ダイ・アタッチ、ＩＣダイ・アタッチ、および基板材料の熱機械特性に対応するように設計された設計では、ＴＩＭは、リッドとチムニーの物理的接触によって、チムニーとリッドとの高度に熱結合された接触面を保証しなくてもよいことに留意されたい。しかし、アセンブリ中のプロセス制御は、そのような設計を、設計にＴＩＭ材料を含むものより強靭でないようにする可能性がある。
リッド押え特徴９４は、モールド工程中に形成されるので、オーバーモールドの残部の一部分になり、それと一体になる。リッド押えは、多くの形状で設計されてもよく、それらのうちのほんのいくつかがここに示されている。リッド押えの任意選択の形状が図１０に示されていて、リッド押え特徴１０５が、リッド１０１の内に凹んだ側壁のまわりに、オーバーモールド１０３をモールドした結果として形成される。オーバーモールド内の押え特徴は、リッド内の押え特徴１０２と形状において相補的であることに留意されたい。
図９および１０に示されている実施形態では、リッド押えはリッドの縁部に沿って形成される。しかし、前述の機械的応力によるひずみは、リッドの中央部分ででも生じる可能性がある。これらは、リッドの中央部で分離問題を生じさせる可能性がある。より大きな保持力を付加するために、リッド押えは、全リッド・エリアの至るところに形成されてもよい。これらは、エリア・アレイ・リッド押えと呼ばれてもよい。
エリア・アレイ・リッド押えの一例が図１１に示されている。溝１１２がリッド１１１内に形成される。封止材料１２３が加えられると、封止材料１２３は溝１１２を満たし、リッドとオーバーモールドの接触面積を増大する。この図および本明細書中のその他の図は原寸に比例していないことを理解されたい。特徴は、明瞭にするために示されたサイズを有する。使用される実際の特徴は、より大きくてもより小さくてもよい。
図１２に示されている溝は、Ｖ字形である。様々な形状が選択されてよい。たとえば、溝は、大入れ形、内に凹んだ側壁を有するＶ字溝、Ｔ字形、Ｗ字形などでもよい。
エリア・アレイ・リッド押えの４つの追加の例が図１２および１３に示されている。どちらの図も、２つの別々の実施形態におけるチムニー型ヒート・シンクを有するデバイスを示す。それらは、便宜上グループ分けされているが、４つの異なるデバイス構造体を表し、４つの異なるリッド押え特徴が１２４、１２５、１３４および１３５のところで示されている。１２４のところで示されている押えは、リッド１２１を貫通して形成された穴である。これらは、大入れ接合と同じように機能する。図１２の１２５のところで示されている押えは、蟻継ぎと同じように機能する。図１３の１３４および１３５のところで示されている押えは、リベットに似ている。これらの構造体は全て、パッケージ・リッドをオーバーモールド上に保持する力を効果的に提供する押えを有することは明らかなはずである。エリア・アレイ・リッド押えとして示されている押え構造体が、縁部押えとして、すなわち、図９および１０に関連して上記で説明されたようにリッドの縁部に沿って使用されることができることは明らかなはずである。
上記で示されたように、様々な構造体が本発明の原理に従って設計されてもよい。これらの原理のうちの１つは、オーバーモールド本体内のリッド押えの提供である。用語、押えは、上記ではっきり詳細に説明されており、その意味を定義するのを助けるために、いくつかの実施形態が示されている。押えは、パッケージのリッド内の１つまたは複数の構造体形状とあいまって、パッケージ上にリッドを保持する力を発揮し、モールド本体内に形成され、モールド本体と一体をなす、いかなる形状をも指す。したがって、押えは、前に確立された技術用語ではないかもしれないが、本発明を説明する際のこの用語の使用は、明瞭かつ適切である。
たった今説明されたように、リッド押えは、リッドとオーバーモールドの両方における押え構造体を含む。リッドおよびオーバーモールドそれぞれにおけるこれらの押え構造体の形状は、本質的に相補的である。すなわち、リッド内の押え特徴の形状は、オーバーモールド本体内の押え特徴の形状と相補的である。
上記で説明したように、本発明は主にＭＣＭパッケージに適用可能であり、このことは、各パッケージがＮ個のＩＣデバイスを含み、Ｎは少なくとも２であり、各ＩＣデバイスは１つのヒート・シンクを備えることを意味するものである。
本発明の様々な追加の変更形態が、当業者には思いつかれるであろう。技術がそれらによって進歩してきた原理およびその同等物に基本的に依存する本明細書の詳細な教示からの逸脱形態は全て、本明細書に記述され、添付の特許請求の範囲に記載された本発明の範囲に当然含まれるとみなされる。
チムニー型ヒート・シンクを有するオーバーモールドＩＣデバイス・パッケージを作製するための典型的な工程シーケンスの概略図である。 チムニー型ヒート・シンクを有するオーバーモールドＩＣデバイス・パッケージを作製するための典型的な工程シーケンスの概略図である。 チムニー型ヒート・シンクを有するオーバーモールドＩＣデバイス・パッケージを作製するための典型的な工程シーケンスの概略図である。 チムニー型ヒート・シンクを有するオーバーモールドＩＣデバイス・パッケージを作製するための典型的な工程シーケンスの概略図である。 これらのデバイスにおける故障モードの出願人の認識を例示するために本明細書で使用される４つのＩＣチップおよび４つのチムニーのＭＣＭパッケージの平面図である。 これらのデバイスにおける故障モードの出願人の認識を例示するために本明細書で使用される４つのＩＣチップおよび４つのチムニーのＭＣＭパッケージの平面図である。 リッドがチムニーから分離する、またはチムニーとＩＣチップとの間の接合に不良を生じさせる分離モードを示すＭＣＭパッケージの側面図である。 リッドがチムニーから分離する、またはチムニーとＩＣチップとの間の接合に不良を生じさせる分離モードを示すＭＣＭパッケージの側面図である。 リッドの縁部における機械的特徴がリッドをパッケージに接着するのを助けるために使用される改善されたパッケージ設計を示す図である。 リッドの縁部における機械的特徴がリッドをパッケージに接着するのを助けるために使用される改善されたパッケージ設計を示す図である。 機械的特徴がリッドのエリア全体にわたって広がる改善されたパッケージ設計を示す同様の図である。 機械的特徴がリッドのエリア全体にわたって広がる改善されたパッケージ設計を示す同様の図である。 機械的特徴がリッドのエリア全体にわたって広がる改善されたパッケージ設計を示す同様の図である。

Claims (10)

  1. ａ．基板と、
    ｂ．前記基板に接着された少なくとも２つの半導体ＩＣデバイスと、
    ｃ．少なくとも２つのヒート・シンクであって、各ＩＣデバイスに１つのヒート・シンクが接着され、前記ヒート・シンクは上部および底部を有し、前記底部がＩＣデバイスに接着される、少なくとも２つのヒート・シンクと、
    ｄ．前記半導体デバイスおよび前記ヒート・シンクを封止するポリマー・オーバーモールドであって、前記上部表面上に複数のリッド押えを有するポリマー・オーバーモールドと、
    ｅ．オーバーモールドに接着され、かつその内部に位置するリッドであって、前記オーバーモールドの上部表面と前記リッドが、ＭＣＭ ＩＣパッケージの上部表面を形成し、さらに前記ヒート・シンクの上部表面を覆い、前記リッドは複数のリッド押えを有し、前記オーバーモールド内の前記リッド押えが前記リッド内の前記リッド押えと係合する、リッドと
    を含むオーバーモールドされたＭＣＭ ＩＣパッケージ。
  2. 前記オーバーモールド内のリッド押えおよび前記リッド内のリッド押えがそれぞれある形状を有し、前記オーバーモールド内の前記リッド押えの形状が前記リッド内の前記リッド押えの形状の補足物に一致する、請求項１に記載のパッケージ。
  3. 第１の熱伝導性ポリマーが前記ヒート・シンクと前記リッドとの間に選択的に配置される、請求項２に記載のパッケージ。
  4. 第２の熱伝導性ポリマーが前記オーバーモールドと前記リッドとの間に選択的に配置される請求項３に記載のパッケージ。
  5. 前記第１の熱伝導性ポリマーが粘着性ポリマーではない、請求項３に記載のパッケージ。
  6. オーバーモールドＭＣＭ ＩＣパッケージを作製する方法であって、
    ａ．Ｎ個の半導体ＩＣデバイスを基板に接着することであって、Ｎが少なくとも２であることと、
    ｂ．前記ＩＣデバイスにＮ個のヒート・シンクを接着することであって、各ＩＣデバイス２０が１つのヒート・シンクを備え、前記ヒート・シンクがＩＣデバイスに接着された底部および上部を有することと、
    ｃ．前記ヒート・シンクの前記上部にリッドを接着することであって、前記リッドが複数のリッド押えを有することと、
    ｄ．前記ＩＣデバイスおよび前記ヒート・シンクを封止するオーバーモールドをモールドすることとを含み、前記オーバーモールドをモールドする工程が、前記オーバーモールドと一体をなす複数のリッド押えを形成することを含み、前記オーバーモールド内の前記リッド押えが前記リッド内の前記リッド押えを満たし、前記リッドがさらに前記オーバーモールド内に位置して、リッドの上部表面とオーバーモールドがＭＣＭ ＩＣパッケージの上部表面を形成し、さらにリッドがヒート・シンクの上部表面を覆う、方法。
  7. 前記オーバーモールド内の前記リッド押えおよび前記リッド内の前記リッド押えがそれぞれある形状を有し、前記オーバーモールド内の前記リッド押えの形状が前記リッド内の前記リッド押えの形状の補足物に一致する、請求項６に記載の方法。
  8. 前記リッドが、第１の熱伝導性ポリマーを使用して前記ヒート・シンクに接着される、請求項７に記載の方法。
  9. 前記リッドを接着する前に第２の熱伝導性ポリマーが前記リッドに付けられる、請求項８に記載の方法。
  10. 前記第１の熱伝導性ポリマーが粘着性ポリマーではない、請求項８に記載の方法。
JP2007212211A 2006-08-16 2007-08-16 オーバーモールドｍｃｍｉｃパッケージおよびその作製方法 Expired - Fee Related JP5121354B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/504,989 US20080042302A1 (en) 2006-08-16 2006-08-16 Plastic overmolded packages with molded lid attachments
US11/504989 2006-08-16

Publications (3)

Publication Number Publication Date
JP2008047920A JP2008047920A (ja) 2008-02-28
JP2008047920A5 JP2008047920A5 (ja) 2010-07-22
JP5121354B2 true JP5121354B2 (ja) 2013-01-16

Family

ID=39095324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212211A Expired - Fee Related JP5121354B2 (ja) 2006-08-16 2007-08-16 オーバーモールドｍｃｍｉｃパッケージおよびその作製方法

Country Status (4)

Country Link
US (1) US20080042302A1 (ja)
JP (1) JP5121354B2 (ja)
KR (1) KR20080015724A (ja)
CN (1) CN101127348B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049313B2 (en) * 2006-09-20 2011-11-01 Freescale Semiconductor, Inc. Heat spreader for semiconductor package
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
US8801463B2 (en) 2012-01-13 2014-08-12 Hon Hai Precision Industry Co., Ltd. Waterproof electrical connector
US9093563B2 (en) 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
US9337119B2 (en) 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
JP6897056B2 (ja) 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
KR102617088B1 (ko) 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지
JP7247124B2 (ja) * 2020-01-07 2023-03-28 三菱電機株式会社 半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH10242355A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体集積回路装置
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP3640625B2 (ja) * 2001-07-02 2005-04-20 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6800948B1 (en) * 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
CN101127348A (zh) 2008-02-20
JP2008047920A (ja) 2008-02-28
KR20080015724A (ko) 2008-02-20
US20080042302A1 (en) 2008-02-21
CN101127348B (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5121353B2 (ja) オーバーモールドされたｍｃｍｉｃパッケージ及びその製造方法
JP5121354B2 (ja) オーバーモールドｍｃｍｉｃパッケージおよびその作製方法
US7186585B2 (en) Method of manufacturing an integrated heat spreader lid
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20030045029A1 (en) Semiconductor device and method for manufacturing the same
US7608915B2 (en) Heat dissipation semiconductor package
US20210296263A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
US20060043553A1 (en) Chip package having a heat spreader and method for packaging the same
CN106158785A (zh) 散热型封装结构及其散热件
US7659615B2 (en) High power package with dual-sided heat sinking
JP2007281201A (ja) 半導体装置
JP5601282B2 (ja) 半導体装置
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US11694950B2 (en) Semiconductor package
US20060108681A1 (en) Semiconductor component package
JP2006339631A (ja) 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ
JPH0831986A (ja) 放熱板付半導体装置
JP2008053614A (ja) Ｂｇａ型パッケージ
JP2001007255A (ja) 高効率放熱型チップ寸法パッケージ方法及び装置
JPH0312955A (ja) 半導体装置
JPH02257661A (ja) 半導体パッケージ構造
JP2006332274A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees