JP2001007255A - 高効率放熱型チップ寸法パッケージ方法及び装置 - Google Patents

高効率放熱型チップ寸法パッケージ方法及び装置

Info

Publication number
JP2001007255A
JP2001007255A JP11160376A JP16037699A JP2001007255A JP 2001007255 A JP2001007255 A JP 2001007255A JP 11160376 A JP11160376 A JP 11160376A JP 16037699 A JP16037699 A JP 16037699A JP 2001007255 A JP2001007255 A JP 2001007255A
Authority
JP
Japan
Prior art keywords
chip
substrate
base sheet
heat
stopper wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11160376A
Other languages
English (en)
Inventor
Soketsu Chin
宗杰 陳
Iryo Ho
▲い▼良 彭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAISHU DENNO KOFUN YUGENKOSHI
Original Assignee
TAISHU DENNO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAISHU DENNO KOFUN YUGENKOSHI filed Critical TAISHU DENNO KOFUN YUGENKOSHI
Priority to JP11160376A priority Critical patent/JP2001007255A/ja
Publication of JP2001007255A publication Critical patent/JP2001007255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 チップが直接放熱ベースシートに接合されて
良好な放熱効果を有し、且つ基板の寸法がチップより大
きくなく、パッケージ完成後の全体寸法が有効に縮小さ
れ、そのパッケージデバイスの幅とチップの幅の比率が
１．２以下となり、チップ寸法パッケージ（ＣＳＰ）の
要求に符合する、高効率放熱型チップ寸法パッケージ方
法及び装置の提供。 【解決手段】 本発明では、周縁にスットパ壁を設けた
放熱ベースシート上に一つのチップと一つの基板を順に
結合させる。基板の寸法はチップの寸法より大きくな
く、且つチップと基板の間の電気的連接を進行する時、
その範囲はチップ寸法を超過しない。並びに、樹脂封止
工程を進行する時、封止樹脂を基板周縁とストッパ壁の
間に充填し、ストッパ壁で樹脂の溢出現象を防止し、金
属ボールを基板の未樹脂封止の部分に結合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一種の高効率放熱型
チップ寸法パッケージ方法及び装置に係り、特に、ＢＧ
Ａパッケージ構造と工程を利用し、且つ良好な放熱効果
と小さいパッケージ寸法の、チップ寸法パッケージ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＰＳ）のパッ
ケージ装置と、その製造方法に関する。
【０００２】
【従来の技術】現在の集積回路製造においては、いかに
集積回路パッケージデバイスの寸法を縮小し、放熱性を
高め、しかし工程を簡素化し、製造コストを減少するか
が業界の共通の開発の課題とされている。そのうち、特
にパッケージデバイスの放熱性及びパッケージ寸法に係
る部分は、業者の開発競争が最も激烈な部分の一つであ
る。現在、業者の研究開発により、チップ寸法パッケー
ジ、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋ
ａｇｅ）の集積回路デバイスが提供されている。このＣ
ＳＰパッケージデバイスの定義の多くは、チップ寸法に
対するパッケージデバイス寸法の比率が１．２以下のも
のとされている。
【０００３】図１のＡには伝統的なＢＧＡパッケージデ
バイス１が示されている。それは、一つの基板２の上下
両面にそれぞれ金属回路レイアウト（図示せず）が形成
され、且つ複数の該基板２を貫通する導電プラグ（図示
せず）がこの両側の金属回路レイアウトを相互に結合し
ている。基板２の上側に非導電樹脂３でチップ４が結合
され、下側面に複数のはんだバンプ５が結合されてい
る。チップ４は金線６で基板２の上側面の金属回路レイ
アウトに連接され、その後、封止樹脂７でチップ全体の
上方及びチップ４と基板２の接合部分が封止され、その
信頼度を保持している。
【０００４】このような伝統的なＢＧＡパッケージデバ
イス１の主要な欠点は、そのチップ４が封止樹脂７で完
全に被覆されるために放熱性が低いことのほか、パッケ
ージ寸法が過大となることである。図１のＡに示される
ように、金線６はチップ４の外周縁より外向きに延伸さ
れ基板２に連接され、このため、基板２の幅の寸法はチ
ップ４より大きくなければならず、そのチップ寸法に対
するパッケージデバイス寸法の比率は１．４から１．６
にもなり、まったくＣＳＰパッケージの要求に符合せ
ず、このことは現在の電子産業に要求される、軽量化、
小型化、薄型化の設計傾向に対する大きな障害となっ
た。
【０００５】現在、業界では、強化型ＢＧＡ（Ｅｎｈａ
ｎｃｅｄ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のパッケ
ージ技術が使用されている。図１のＢは周知の強化型Ｂ
ＧＡパッケージデバイス１０の一例を示している。それ
は、チップ１１と、金属回路を形成してあるテープ基板
１２、複数のはんだバンプ１３、及び金属材質の放熱手
段１６を具えている。はんだバンプ１３はテープ基板１
２の底側に接合され、且つはんだバンプ１３とテープ基
板１２の間に一層の非導電のはんだバンプカバー１４が
設けられて、大体積のはんだバンプ１３がテープ基板１
２上の金属回路に短絡現象を形成するのを防止してい
る。テープ基板１２とチップ１１はいずれもエポキシ樹
脂１８で直接放熱手段１６に接合され、テープ基板１２
の中央に一つの開口が設けられてチップ１１を収容し、
基板１２上の金属回路は金線１７でチップ１１に連接さ
れ、チップ１１の作動面（即ち半導体回路レイアウトを
具備する面）に一層の封止樹脂１５がモールディングさ
れている。並びにモールディング工程で、封止樹脂１５
が溢出する現象を防止するため、封止樹脂１５の周縁を
囲むようストッパ１９が設けられている。
【０００６】このような強化型ＢＧＡパッケージデバイ
ス１０の優れた点は、それまでの伝統的なＢＧＡパッケ
ージデバイス１に較べて、厚さが薄く、且つ放熱性が良
好で、さらに放熱手段１６がチップ１１と柔軟なテープ
基板１２に対する支持作用を提供していることである。
しかし、図１のＢに示されるように、従来の強化型ＢＧ
Ａパッケージデバイス１０の金線１７もチップの周縁よ
り外向きに延伸されて基板１２に連接されるため、その
チップ寸法に対するパッケージデバイス寸法の比率は
１．４以上となり、ＣＳＰパッケージの要求に符合しな
かった。
【０００７】
【発明が解決しようとする課題】本発明の主要な目的
は、高効率放熱型チップ寸法パッケージ方法及び装置を
提供することにある。本発明の方法で製造したパッケー
ジ装置は高効率放熱効果を有するだけでなく、装置寸法
が小さく、チップ寸法に対するパッケージデバイス寸法
の比率（ＣＳＰ値）の要求を満たし、前述の従来の技術
の欠点を解決できるものとする。
【０００８】本発明のもう一つの目的は、一種の高効率
放熱型チップ寸法パッケージ方法及び装置において、独
特のストッパ壁の構造を具えた放熱ベースシートによ
り、チップを該放熱ベースシートのストッパ壁内に収容
してモールディング工程時にストッパ壁が樹脂の溢出防
止機能を発揮できるようにし、且つストッパ取外しのス
テップを不要とすることにある。
【０００９】
【課題を解決するための手段】請求項１の発明は、高効
率放熱型チップ寸法パッケージ方法において、 ａ．エレメント準備ステップ、このステップでは、少な
くとも一つの、集積回路レイアウトを有するチップと少
なくとも一つの放熱ベースシートを形成し、該放熱ベー
スシートにその周縁に突出するストッパ壁が形成され、
並びにこのストッパ壁の内側に一つの収容空間が形成さ
れる、 ｂ．ダイボンディングステップ、このステップでは接着
材料を使用して放熱ベースシートのストッパ壁内側の収
容空間中にチップが結合される、 ｃ．基板結合ステップ、このステップでは、金属回路層
を設けた基板をチップの放熱ベースシートより離れた側
の表面に結合させる、 ｄ．ワイヤボンディングステップ、このステップではチ
ップの集積回路レイアウトと基板の金属回路層が結合さ
れてチップと基板の電気的連接が進行される、 ｅ．モールディングステップ、このステップでは放熱ベ
ースシートの周縁のストッパ壁の内側と基板周縁付近の
間に非導電樹脂が充填され、並びに樹脂が、少なくと
も、チップと基板の結合部分付近を被覆し、且つストッ
パ壁が樹脂を制限してその放熱ベースシート外への溢出
を防止する、 ｆ．ボールアタッチステップ、このステップでは複数の
金属ボールが該基板のチップより離れた側の樹脂で被覆
されていない所定の位置に結合され、複数の金属ボール
と基板の金属回路層が結合され、基板の金属回路層が複
数の金属ボールを介して外界と電気的連接を進行可能と
され、以上のａからｆの各ステップを具備したことを特
徴とする、高効率放熱型チップ寸法パッケージ方法とし
ている。請求項２の発明は、前記チップの集積回路レイ
アウトのある側の表面に複数のボンディングパッドが設
けられて基板の金属回路層との結合に供され、且つ該複
数のボンディングパッドがチップの周縁に沿った部分に
設置されたことを特徴とする、請求項１に記載の高効率
放熱型チップ寸法パッケージ方法としている。請求項３
の発明は、前記少なくとも一つの放熱ベースシートが一
つのフレームに設置され、即ち該フレーム上に複数の放
熱ベースシートが配列され、各一つの放熱ベースシート
に前述のａのステップからｆのステップのパッケージス
テップを進行可能とされ、並びにｆのステップの後にさ
らにｇのステップとしてカッティングステップが加えら
れ、該カッティングステップにおいてフレーム上の各放
熱ベースシートが切り離されて独立したパッケージ装置
とされることを特徴とする、請求項１に記載の高効率放
熱型チップ寸法パッケージ方法としている。請求項４の
発明は、高効率放熱型チップ寸法パッケージ装置におい
て、放熱ベースシートとされて、その周縁に突出するス
トッパ壁があり、ストッパ壁の内側に一つの収容空間が
形成された、上記放熱ベースシート、チップとされて、
その一側の表面に集積回路レイアウトが形成され、該チ
ップが接着材料で該放熱ベースシートのストッパ壁の内
側の収容空間中に接着され並びに該チップの集積回路レ
イアウトのある側の表面がチップの放熱ベースシートよ
り離れた側の表面に位置する、上記チップ、基板とされ
て、少なくとも一つの金属回路層を具え、該基板がチッ
プの放熱ベースシートより離れた側の表面に結合され、
且つ該基板の金属回路層が該チップの集積回路レイアウ
トと電気的に連接された、上記基板、非導電樹脂とさ
れ、放熱ベースシートの周縁内側と基板の周縁付近の間
に充填され、少なくともチップと基板の結合部分付近を
被覆し、且つストッパ壁により樹脂の放熱ベースシート
外への溢出が防止された、上記非導電樹脂、複数の金属
ボールとされ、該基板のチップより離れた側の樹脂で被
覆されていない所定の位置に結合されて、該基板の金属
回路層と結合し、基板の金属回路層が該複数の金属ボー
ルを介して外界と電気的に連接可能である、上記複数の
金属ボール、以上を具備したことを特徴とする、高効率
放熱型チップ寸法パッケージ装置としている。請求項５
の発明は、前記チップの集積回路レイアウトのある側の
表面に複数のボンディングパッドが設けられて前記基板
の金属回路層との連接に供され、且つ該複数のボンディ
ングパッドがチップの周縁に近い部分に該周縁に沿って
配置されたことを特徴とする、請求項４に記載の高効率
放熱型チップ寸法パッケージ装置としている。
【００１０】
【発明の実施の形態】本発明は、一種の高効率放熱型チ
ップ寸法パッケージ方法及び該方法で製造した装置を提
供するものであり、該方法において、周縁にスットパ壁
を設けた放熱ベースシート上に一つのチップと一つの基
板を順に結合させる。基板の寸法はチップの寸法より大
きくなく、且つチップと基板の間の電気的連接を進行す
る時、その範囲はチップ寸法を超過しない。並びに、樹
脂封止工程を進行する時、封止樹脂を基板周縁とストッ
パ壁の間に充填し、ストッパ壁で樹脂が溢れる現象を防
止し、金属ボールを基板の未樹脂封止の部分に結合す
る。このような工程で製造したＢＧＡパッケージ装置
は、そのチップが直接放熱ベースシートに接合されてい
るため、良好な放熱効果を有し、且つ基板の寸法がチッ
プより大きくないため、パッケージ完成後の全体寸法が
有効に縮小され、そのパッケージデバイスの幅とチップ
の幅の比率（Ｐａｃｋａｇｅ／Ｃｈｉｐ Ｒａｔｉｏ
ｊ）が１．２以下となり、チップ寸法パッケージ（ＣＳ
Ｐ）の要求に符合する。
【００１１】本発明の方法は具体的には以下のａからｆ
のステップを包括する。 ａ．エレメント準備ステップ。このステップでは、少な
くとも一つの、集積回路レイアウトを有するチップと少
なくとも一つの放熱ベースシートを形成し、該放熱ベー
スシートにその周縁に突出するストッパ壁が形成され、
並びにこのストッパ壁の内側に一つの収容空間が形成さ
れ、該チップの集積回路レイアウトを具備する側の表面
のチップの周縁に沿った部分に複数のボンディングパッ
ドが設けられている。 ｂ．ダイボンディングステップ。このステップでは接着
材料を使用して放熱ベースシートのストッパ壁内側の収
容空間中の、放熱ベースシート上にチップを直接接着
し、こうして強化型ＢＧＡパッケージ装置の高い放熱性
の要求を達成する。 ｃ．基板結合ステップ。このステップでは、金属回路層
を設けた基板をチップの放熱ベースシートより離れた側
の表面に結合させる。この基板の寸法はチップ寸法より
小さく、チップ周縁のボンディングパッドが外界に露出
する。 ｄ．ワイヤボンディングステップ。このステップではチ
ップ周縁のボンディングパッドと基板の金属回路が金線
を用いたワイヤボンディングにより連結され、チップと
基板の電気的連接が達成され、該金線はチップ周縁より
内向きに延伸されて基板に連接されるため、製造される
パッケージ装置の寸法は大幅に縮小され、ＣＳＰパッケ
ージの要求が達成される。 ｅ．モールディングステップ。このステップでは放熱ベ
ースシートの周縁のストッパ壁の内側と基板周縁の間に
非導電樹脂が充填され、並びに樹脂が、少なくとも、チ
ップと基板の結合部分付近を被覆し、且つストッパ壁が
樹脂を制限してその放熱ベースシート外への溢出を防止
する。 ｆ．ボールアタッチステップ。このステップでは複数の
金属ボールを該基板のチップより離れた側の樹脂で被覆
されていない所定の位置に結合し、複数の金属ボールと
基板の金属回路層を結合させ、基板の金属回路層が複数
の金属ボールを介して外界と電気的連接を進行できるよ
うにする。
【００１２】また本発明のもう一つの望ましい実施例に
おいては、複数の放熱ベースシートが一つのフレーム上
に共に設置され、言い換えると、該フレーム上に複数の
放熱ベースシートが配設され、各一つの放熱ベースシー
トに対して一つのチップの前述のステップａからｆのパ
ッケージステップが進行され、並びにｆのステップの後
にｇのステップとして、カッティングが進行されて、フ
レーム上の各放熱ベースシートが切り離されて、独立し
たパッケージ装置とされる。こうしてバッチプロダクシ
ョンにより生産効率アップの目的を達成することができ
る。
【００１３】
【実施例】図２乃至図４は、本発明の高効率放熱型チッ
プ寸法パッケージ方法の望ましい実施例を示す。この実
施例は以下のステップを包括する： ａ．エレメント準備ステップ。 図２のＡに示されるように、半導体工程で製造され複数
の集積回路レイアウトを具えたウエハー３０をダイシン
グし、複数の独立したチップ３１（或いはダイ）とな
す。各チップ３１の一側面には集積回路レイアウトがあ
り、チップ３１の集積回路レイアウトのある側の表面に
チップ３１の周縁に沿って複数のボンディングパッド３
１１（Ａｌ パッドとされる）を設置し、チップ３１の
集積回路レイアウトと外界とを電気的に連接するのに供
する。並びに、図２のＢに示されるように、射出成形の
方式で伝統的なリードフレームの所定の位置に一周の突
出する矩形の周縁ストッパ壁を形成するか、或いは加圧
或いはエッチング方式で一つの金属板材上に矩形の内側
が凹んだ構造を形成して放熱ベースシート３２を形成す
る。この放熱ベースシート３２は導熱性の良好な材料で
製造され、例えば非導電材質のＡｌ2 Ｏ3 或いは導電性
の金属材料で製造される。本実施例では、放熱ベースシ
ート３２の材料は、金、銅、銀、アルミニウム、ニッケ
ル、鉄、或いはその合金とされる。 ｂ．ダイボンディングステップ。 図３のＡに示されるように、チップ３１を接着材料３３
を用いて放熱ベースシート３２のストッパ壁３２１の内
側の収容空間中に接着する。チップ３１がこのように直
接放熱ベースシート３２上に接着されるため、強化型Ｂ
ＧＡパッケージの高効率放熱の要求を達成できる。前述
の接着材料３３は、本実施例ではエポキシ樹脂或いは熱
可塑性の両面テープ（Ｄｕａｌ−Ｓｉｄｅｄ Ａｄｈｅ
ｓｉｖｅＴａｐｅ）とされてチップ３１と放熱ベースシ
ート３２を接着する。 ｃ．基板結合ステップ。 図３のＢに示されるように、金属回路層の設けられた基
板３４をチップ３１の放熱ベースシート３２より離れた
側の表面に結合させる。この基板３４の寸法はチップ３
１の寸法より小さく、このためチップ３１の周縁の複数
のボンディングパッド３１１が外界に露出する。 ｄ．ワイヤボンディングステップ。 図４のＡに示されるように、チップ３１の周縁のボンデ
ィングパッド３１１と基板３４の金属回路層を金線３５
で結合させ、チップ３１と基板３４との電気的連接を進
行する。ワイヤボンディング進行時には、まず金線３５
の一端を基板３４周縁の金属回路層の所定の位置に設け
られたボンディングパッド（図示せず）に溶接した後、
もう一端をチップ３１のボンディングパッド３１１上に
溶接する。これにより製造されたパッケージ装置の寸法
は大幅に縮小され、ＣＳＰパッケージのチップ寸法に対
するパッケージデバイス寸法の比率１．２以下の要求を
達成する。 ｅ．モールディングステップ。 図４のＢに示されるように、放熱ベースシート３２の周
縁のストッパ壁３２１の内側と基板３４の周縁の間を非
導電のエポキシ樹脂３６で充填し、並びに樹脂３６に少
なくともチップ３１と基板３４の結合部分付近を被覆さ
せ、且つストッパ壁３２１で樹脂３６が放熱ベースシー
ト３２の外に溢出するのを防止する。 ｆ．ボールアタッチステップ。 図４のＣに示されるように、複数の金属ボール３７（即
ちはんだバンプ）を該基板３４のチップ３１より離れた
側の樹脂３６で被覆されていない所定の位置に結合させ
る。この複数の金属ボール３７は基板３４の金属回路層
と結合し、基板３４の金属回路層がこの複数の金属ボー
ル３７を介して外界と電気的連接を進行する。
【００１４】図２から図４に示される本発明の実施例に
おいて、該基板３４は伝統的なＢＧＡ基板、或いは厚さ
が比較的薄いテープ式のＢＧＡ基板とされうる。且つ基
板３４上の金属回路層は一層或いは多層の方式でレイア
ウトされうる。もし多層の金属回路層の基板を選択する
なら、基板上に若干の、該金属回路層を貫通する導電プ
ラグを設けてその結合を図る必要があり、これにより基
板に複雑な回路設計が設けられることになり製造コスト
は比較的高くなる。もし単層の金属回路層の基板を採用
する場合は、本発明の基板の金線３５をボンディングす
る位置と金属ボール３７を設置する位置は同一の金属回
路層上とされ、ゆえにこの基板には導電プラグを設ける
必要がなく、基板のコストは大幅に減る。しかし、金属
回路層の設計にも制限があってあまり複雑とすることは
できないため、相対的に少ないピン数のパッケージ装置
（例えばピン数が１００より低いパッケージ装置）に適
用される。しかし、本発明の工程は簡素化され、また単
層の金属回路層の基板コストが低いことから、本発明に
よる製品はコスト的に極めて競争力を有しており、この
ため本発明による製品は低ピン数のパッケージ装置（例
えばＤＲＡＭ、ＳＤＲＡＭ）の市場において、極めて良
好な競争力を有している。
【００１５】図４のＣに示されるのは本発明の高効率放
熱型チップ寸法パッケージ方法により製造された高効率
放熱型チップ寸法パッケージ装置の製品である。該図よ
り分かるように、そのチップ３１は直接放熱ベースシー
ト３２上に接合され、良好な放熱効果を有しており、強
化型ＢＧＡパッケージの高い放熱性能の要求に符合す
る。基板３４の寸法はチップ３１の寸法より小さく、且
つ金線３５はチップ３１の周縁より内向きに延伸されて
基板３４上に至り、このためパッケージ完成後の全体寸
法は有効に縮小され、ＣＳＰの要求に符合する。並び
に、モールディングステップ進行時に、樹脂３６が基板
３４周縁とストッパ壁３２１の間に充填されて、ストッ
パ壁３２１により樹脂の溢出現象が防止される。ゆえ
に、本発明の方法により製造された高効率放熱型チップ
寸法パッケージ装置は、図１に示される伝統的なＢＧＡ
パッケージ装置、或いは図２に示される周知の強化型Ｂ
ＧＡパッケージ装置よりも機能上改良されているといえ
る。
【００１６】以下に本発明のそのほかの実施例について
説明する。そのほとんどのエレメントは前述のエレメン
トと同じか類似であるため、この同じか類似のエレメン
トに対しては同じ符号と名称を以て説明するが、先の実
施例の符号に別に一つの英文字を追加して区別してい
る。
【００１７】図５から図８に示されるのは、本発明の高
効率放熱型チップ寸法パッケージ方法のもう一つの実施
例である。本実施例は、基本的に上述の図２から図４の
実施例と同様、ａのエレメント準備ステップ（図５中に
示されるウエハー３１ａ、チップ３１ａ、及びストッパ
壁３２１ａを具えた放熱ベースシート３２ａを包括す
る）、ｂのダイボンディングステップ（図５のＣ）、ｃ
の基板結合ステップ（図５のＡに示される基板３４
ａ）、ｄのワイヤボンディングステップ（図５のＢに示
される金線３５ａ）、ｅのモールディングステップ（図
７のＡに示される樹脂３６ａ）、及びｆのボールアタッ
チステップ（図７のＢに示される金属ボール３７ａ）を
含む。本実施例ではそのステップのほとんどが先の図２
から図４に示される実施例と同じであり、このため同じ
部分の説明は省略し、異なる部分のみ以下に説明する。
【００１８】図５のＢに示されるように、本実施例で
は、複数の放熱ベースシート３２ａが一つのフレーム３
８上に設けられる。即ち、周知のリードフレームを利用
した方式と類似しており、一つの寸法が比較的大きなフ
レーム３８上に複数の比較的小さい寸法の放熱ベースシ
ート３２ａを配置し、各一つの放熱ベースシート３２ａ
に一つのチップ３１ａの前述のステップａからｆのパッ
ケージステップを進行する。フレーム３８上の各一つの
放熱ベースシート３２ａのパッケージステップは実質的
に同じであり、このため図５のＣから図７のＢにそのう
ちの一つの放熱ベースシート３２ａを例として説明され
ている。並びに、ステップｆの後に、さらにステップｇ
の、カッティングステップが増加され、図８のＡに示さ
れるように、フレーム３８上の各放熱ベースシート３２
ａが一つずつに切断分離されて独立したパッケージ装置
とされる。こうしてバッチプロダクションの方式により
生産効率を高める目的を達成できる。図８のＢは本発明
のボールアタッチステップを完成後に未だカッティング
ステップを進行していない状態のフレーム３８の平面図
であり、図８のＣは図８のＢに示されるフレーム３８に
対して図８のＡに示されるカッティングステップを進行
して獲得された独立したパッケージ装置の平面図であ
る。
【００１９】当然、以上は本発明の望ましい実施例に係
るものであり、本発明の実施範囲を限定するものではな
い。例えば、本発明の図４のＡ及び図６のＢに示される
ワイヤボンディングステップは、金線を利用して進行さ
れるが、この技術の属する分野における通常の知識を有
する者であれば容易に思いつけるように、ステップｄの
金線を利用したワイヤボンディングの代わりにＴＡＢ技
術を採用しても回路結合を達成でき、その場合、基板に
はＴＡＢ基板を選択し、並びにＴＡＢ基板の金属回路層
を基板周縁外に適宜の距離突出させて若干のリードとな
し、且つリードをチップのボンディングパッドの位置に
対応させる。こうしてステップｃの基板結合ステップの
時に、ＴＡＢ基板のリードを加圧加熱してチップのボン
ディングパッドに溶接して、ＴＡＢ基板の金属回路層と
チップの集積回路レイアウトとの結合を達成することが
できる。
【００２０】また、ＴＡＢ技術を選択してｄのステップ
の回路結合を進行できるほか、フリップチップのＢＧＡ
パッケージ技術を選択してステップｄの回路結合ステッ
プを達成できる。その場合、基板のチップとの接合面間
に複数のインナーボールが設けられて基板の金属回路層
とチップの集積回路レイアウトが結合される。ゆえに、
本発明の内容に基づく部分的な改修で本発明の精神に反
しないものは、いずれも本発明の請求範囲に属する。
【００２１】
【発明の効果】総合すると、本発明の高効率放熱型チッ
プ寸法パッケージ方法及び装置は、強化型ＢＧＡパッケ
ージ（Ｅｎｈａｎｃｅｄ ＢＧＡ）の高い放熱性の要求
に符合するほか、チップ寸法パッケージ（ＣＳＰ）の要
求に符合し、完全に従来の技術におけるパッケージ寸法
の過大の欠点を解決するほか、製造工程が簡素化されて
おり、製造コストを減少できるという優れた効果を有し
ている。ゆえに、本発明は実用性と進歩性を具備してい
る。このほか、本発明はその出願前に頒布された如何な
る刊行物にもその記載がなく、ゆえに本発明は、実用
性、新規性及び進歩性を兼ね備え、且つ産業上の利用価
値を有する発明であるといえる。
【図面の簡単な説明】
【図１】伝統的なＢＧＡパッケージデバイス構造及び強
化型ＢＧＡパッケージデバイス構造の断面図である。
【図２】本発明の高効率放熱型チップ寸法パッケージ方
法の製造ステップ表示図である。
【図３】本発明の高効率放熱型チップ寸法パッケージ方
法の製造ステップ表示図である。
【図４】本発明の高効率放熱型チップ寸法パッケージ方
法の製造ステップ表示図である。
【図５】本発明の高効率放熱型チップ寸法パッケージ方
法のもう一つの製造ステップ表示図である。
【図６】本発明の高効率放熱型チップ寸法パッケージ方
法のもう一つの製造ステップ表示図である。
【図７】本発明の高効率放熱型チップ寸法パッケージ方
法のもう一つの製造ステップ表示図である。
【図８】本発明の高効率放熱型チップ寸法パッケージ方
法のもう一つの製造ステップにおけるダイシング前のパ
ッケージ装置の平面図とダイシング後の平面図である。
【符号の説明】
１ ＢＧＡパッケージデバイス １０ 強化型ＢＧＡパッケージデバイス ２、１２ 基板 ３ 樹脂 ４、１１ チップ ５、１３ はんだバンプ ６、１７ 金線 ７、１５ 封止樹脂 １４ はんだバンプカバー １６ 放熱手段 １８ エポキシ樹脂 １９ ストッパ ３０、３０ａ ウエハー ３１、３１ａ チップ ３１１ ボンディングパッド ３２、３２ａ 放熱ベースシート ３２１、３２１ａ ストッパ壁 ３３ 接着材料 ３５、３５ａ 金線 ３６、３６ａ 樹脂 ３７、３７ａ 金属ボール ３８ フレーム

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 高効率放熱型チップ寸法パッケージ方法
    において、 ａ．エレメント準備ステップ、このステップでは、少な
    くとも一つの、集積回路レイアウトを有するチップと少
    なくとも一つの放熱ベースシートを形成し、該放熱ベー
    スシートにその周縁に突出するストッパ壁が形成され、
    並びにこのストッパ壁の内側に一つの収容空間が形成さ
    れる、 ｂ．ダイボンディングステップ、このステップでは接着
    材料を使用して放熱ベースシートのストッパ壁内側の収
    容空間中にチップが結合される、 ｃ．基板結合ステップ、このステップでは、金属回路層
    を設けた基板をチップの放熱ベースシートより離れた側
    の表面に結合させる、 ｄ．ワイヤボンディングステップ、このステップではチ
    ップの集積回路レイアウトと基板の金属回路層が結合さ
    れてチップと基板の電気的連接が進行される、 ｅ．モールディングステップ、このステップでは放熱ベ
    ースシートの周縁のストッパ壁の内側と基板周縁付近の
    間に非導電樹脂が充填され、並びに樹脂が、少なくと
    も、チップと基板の結合部分付近を被覆し、且つストッ
    パ壁が樹脂を制限してその放熱ベースシート外への溢出
    を防止する、 ｆ．ボールアタッチステップ、このステップでは複数の
    金属ボールが該基板のチップより離れた側の樹脂で被覆
    されていない所定の位置に結合され、複数の金属ボール
    と基板の金属回路層が結合され、基板の金属回路層が複
    数の金属ボールを介して外界と電気的連接を進行可能と
    され、 以上のａからｆの各ステップを具備したことを特徴とす
    る、高効率放熱型チップ寸法パッケージ方法。
  2. 【請求項２】 前記チップの集積回路レイアウトのある
    側の表面に複数のボンディングパッドが設けられて基板
    の金属回路層との結合に供され、且つ該複数のボンディ
    ングパッドがチップの周縁に沿った部分に設置されたこ
    とを特徴とする、請求項１に記載の高効率放熱型チップ
    寸法パッケージ方法。
  3. 【請求項３】 前記少なくとも一つの放熱ベースシート
    が一つのフレームに設置され、即ち該フレーム上に複数
    の放熱ベースシートが配列され、各一つの放熱ベースシ
    ートに前述のａのステップからｆのステップのパッケー
    ジステップを進行可能とされ、並びにｆのステップの後
    にさらにｇのステップとしてカッティングステップが加
    えられ、該カッティングステップにおいてフレーム上の
    各放熱ベースシートが切り離されて独立したパッケージ
    装置とされることを特徴とする、請求項１に記載の高効
    率放熱型チップ寸法パッケージ方法。
  4. 【請求項４】 高効率放熱型チップ寸法パッケージ装置
    において、 放熱ベースシートとされて、その周縁に突出するストッ
    パ壁があり、ストッパ壁の内側に一つの収容空間が形成
    された、上記放熱ベースシート、 チップとされて、その一側の表面に集積回路レイアウト
    が形成され、該チップが接着材料で該放熱ベースシート
    のストッパ壁の内側の収容空間中に接着され並びに該チ
    ップの集積回路レイアウトのある側の表面がチップの放
    熱ベースシートより離れた側の表面に位置する、上記チ
    ップ、 基板とされて、少なくとも一つの金属回路層を具え、該
    基板がチップの放熱ベースシートより離れた側の表面に
    結合され、且つ該基板の金属回路層が該チップの集積回
    路レイアウトと電気的に連接された、上記基板、 非導電樹脂とされ、放熱ベースシートの周縁内側と基板
    の周縁付近の間に充填され、少なくともチップと基板の
    結合部分付近を被覆し、且つストッパ壁により樹脂の放
    熱ベースシート外への溢出が防止された、上記非導電樹
    脂、 複数の金属ボールとされ、該基板のチップより離れた側
    の樹脂で被覆されていない所定の位置に結合されて、該
    基板の金属回路層と結合し、基板の金属回路層が該複数
    の金属ボールを介して外界と電気的に連接可能である、
    上記複数の金属ボール、 以上を具備したことを特徴とする、高効率放熱型チップ
    寸法パッケージ装置。
  5. 【請求項５】 前記チップの集積回路レイアウトのある
    側の表面に複数のボンディングパッドが設けられて前記
    基板の金属回路層との連接に供され、且つ該複数のボン
    ディングパッドがチップの周縁に近い部分に該周縁に沿
    って配置されたことを特徴とする、請求項４に記載の高
    効率放熱型チップ寸法パッケージ装置。
JP11160376A 1999-06-08 1999-06-08 高効率放熱型チップ寸法パッケージ方法及び装置 Pending JP2001007255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11160376A JP2001007255A (ja) 1999-06-08 1999-06-08 高効率放熱型チップ寸法パッケージ方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11160376A JP2001007255A (ja) 1999-06-08 1999-06-08 高効率放熱型チップ寸法パッケージ方法及び装置

Publications (1)

Publication Number Publication Date
JP2001007255A true JP2001007255A (ja) 2001-01-12

Family

ID=15713640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11160376A Pending JP2001007255A (ja) 1999-06-08 1999-06-08 高効率放熱型チップ寸法パッケージ方法及び装置

Country Status (1)

Country Link
JP (1) JP2001007255A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089146B2 (en) 2006-02-28 2012-01-03 Fujitsu Limited Semiconductor device and heat radiation member
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089146B2 (en) 2006-02-28 2012-01-03 Fujitsu Limited Semiconductor device and heat radiation member
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法

Similar Documents

Publication Publication Date Title
US10170458B2 (en) Manufacturing method of package-on-package structure
US6982488B2 (en) Semiconductor package and method for fabricating the same
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6476474B1 (en) Dual-die package structure and method for fabricating the same
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
TWI393228B (zh) 覆晶及焊線封裝半導體
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US20050146009A1 (en) Multi-chip module and methods
US7666716B2 (en) Fabrication method of semiconductor package
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
KR20050044925A (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
TW200531188A (en) Land grid array packaged device and method of forming same
US7592694B2 (en) Chip package and method of manufacturing the same
US7659620B2 (en) Integrated circuit package employing a flexible substrate
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
JPH10335577A (ja) 半導体装置及びその製造方法
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
JP3628991B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710