JP7247124B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7247124B2
JP7247124B2 JP2020000963A JP2020000963A JP7247124B2 JP 7247124 B2 JP7247124 B2 JP 7247124B2 JP 2020000963 A JP2020000963 A JP 2020000963A JP 2020000963 A JP2020000963 A JP 2020000963A JP 7247124 B2 JP7247124 B2 JP 7247124B2
Authority
JP
Japan
Prior art keywords
lid
semiconductor module
sealing material
module according
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000963A
Other languages
English (en)
Other versions
JP2021111655A (ja
Inventor
寛之 益本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020000963A priority Critical patent/JP7247124B2/ja
Priority to US16/934,413 priority patent/US11587841B2/en
Priority to DE102020122788.4A priority patent/DE102020122788A1/de
Priority to CN202011621177.5A priority patent/CN113161296A/zh
Publication of JP2021111655A publication Critical patent/JP2021111655A/ja
Application granted granted Critical
Publication of JP7247124B2 publication Critical patent/JP7247124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本開示は、半導体モジュールに関する。
半導体モジュールは、発電、送電、効率的なエネルギーの利用又は再生など、あらゆる場面で利用される。昨今、半導体モジュールの耐湿性の要求が高くなっている。モジュール内部への水分の侵入経路の形成を防ぐため、封止材内の気泡の発生を抑制する必要がある。これに対して、封止材を注入するための注入口と排気口をフタに設けた半導体モジュールが提案されている（例えば、特許文献１参照）。注入時に封止材内に気泡が形成されても排気口から気泡が排出される。
特開２００８－１０３５１４号公報
しかし、注入口と排気口の両方をフタに設ける必要があるため、封止材が大気に露出する面積が増え、耐湿性が損なわれるという問題がある。
本開示は、上述のような課題を解決するためになされたもので、その目的は耐湿性を向上させることができる半導体モジュールを得るものである。
本開示に係る半導体モジュールは、ケースと、前記ケースの内部に設けられた半導体チップと、前記ケースの内部に注入され前記半導体チップを封止する封止材と、前記封止材の上面に接するように前記ケースの内部に設けられたフタとを備え、前記フタの端部の上面側にテーパーが設けられ、前記フタの前記端部の側面と前記ケースの内側面との間に隙間が設けられ、前記隙間から前記テーパーに前記封止材が這い上がっており、前記フタの下面に中央部が突出した錘状の突出部が設けられていることを特徴とする。
本開示では、フタの端部の上面側にテーパーが設けられ、フタの端部の側面とケースの内側面との間に隙間が設けられ、隙間からテーパーに封止材が這い上がっている。これにより、気泡が含まれないように封止材がケースの内部に充填されたことを容易に確認することができるため、気泡からの水分の侵入を防ぐことができる。また、隙間は、樹脂注入が必要ないことから低面積化できる。従って、水分の侵入経路を低面積化して水分透過性を下げることができるため、半導体モジュール内への水分の侵入量が少なくなり、耐湿性を向上させることができる。
実施の形態１に係る半導体モジュールを示す断面図である。 実施の形態１に係る半導体モジュールを示す上面図である。 図２の破線で囲った部分を拡大した上面図である。 実施の形態１に係る半導体モジュールの製造工程を示す断面図である。 実施の形態１に係る半導体モジュールの製造工程を示す断面図である。 実施の形態１に係る半導体モジュールの製造工程を示す断面図である。 実施の形態２に係る半導体モジュールのフタを示す断面図である。 実施の形態２に係る半導体モジュールを示す断面図である。 実施の形態２に係る半導体モジュールの製造工程を示す断面図である。 実施の形態３に係る半導体モジュールのフタの下面側を示す斜視図である。 実施の形態３に係る半導体モジュールのフタを示す上面図である。 図１１のＩ－ＩＩに沿った断面図である。 実施の形態３に係る半導体モジュールのフタを示す側面図である。 実施の形態３に係る半導体モジュールのフタを示す下面図である。 実施の形態４に係る半導体モジュールのフタを示す上面図である。 図１５のＩ－ＩＩに沿った断面図である。 実施の形態４に係る半導体モジュールを示す断面図である。 実施の形態５に係る半導体モジュールのフタを示す上面図である。 図１８のＩ－ＩＩに沿った断面図である。 実施の形態５に係る半導体モジュールを示す断面図である。 実施の形態６に係る半導体モジュールのフタを示す上面図である。 図２１のＩ－ＩＩに沿った断面図である。 実施の形態６に係る半導体モジュールを示す断面図である。 実施の形態６に係る半導体モジュールのフタを封止材の上面に載せる様子を示す断面図である。
実施の形態に係る半導体モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体モジュールを示す断面図である。図２は、実施の形態１に係る半導体モジュールを示す上面図である。図１は図２のＩ－ＩＩに沿った断面図である。図３は図２の破線で囲った部分を拡大した上面図である。
ベース板１の上に樹脂製又はセラミック製の絶縁層３が形成されている。絶縁層３の上に回路パターン４が形成されている。回路パターン４に半導体チップ５がはんだ６により実装されている。半導体チップ５はＩＧＢＴチップ又はダイオードチップである。ケース７が回路パターン４及び半導体チップ５を囲むようにベース板１及び絶縁層３の外周部に接合されている。ケース７の端子電極８と半導体チップ５の上面電極がワイヤ９により接続されている。
シリコンゲルなどの封止材１０がケース７の内部に注入され半導体チップ５及びワイヤ９を封止している。封止材１０の上面に接するようにケース７の内部にフタ１１が設けられている。フタ１１の端部の上面側にテーパー１２が設けられている。フタ１１の端部の側面とケース７の内側面との間に隙間１３が設けられている。隙間１３からテーパー１２に封止材１０が這い上がっている。
図４から図６は、実施の形態１に係る半導体モジュールの製造工程を示す断面図である。まず、図４に示すように、ケース７の内部に封止材１０を注入して半導体チップ５及びワイヤ９を封止する。次に、図５に示すように、封止材１０の上面にフタ１１を載せる。この際にフタ１１と封止材１０の界面に気泡が形成される場合がある。封止材１０内に気泡があると、水分の侵入経路となる。ただし、気泡が形成されたとしても、フタ１１を封止材１０側に押し込むことでケース７とフタ１１の隙間１３から気泡が排出される。このため、キュア後の封止材１０に気泡が含まれない状態を確保できる。
また、フタ１１を封止材１０側に押し込むと、図６に示すように隙間１３からフタ１１のテーパー１２に封止材１０が這い上がる。この様子を観察することで、気泡が含まれないように封止材１０がケース７の内部に充填されたことを容易に確認することができる。このため、キュア後の封止材１０の出来栄えをＸ線などで確認する工程が不要となる。また、封止材１０とフタ１１の間に気泡が含まれないため、気泡からの水分の侵入を防ぐことができる。
水分は大気と接する封止材１０の上面からケース７の内部へ侵入する。これに対し、本実施の形態ではケース７とフタ１１の隙間１３が水分の侵入経路となる。従来技術では、樹脂注入するためにフタに設けられた注入口の直径を５ｍｍ以上にする必要があるため、注入口からの水分の侵入経路を低面積化できない。一方、本実施の形態の隙間１３は、樹脂注入が必要ないことから低面積化できる。従って、水分の侵入経路を低面積化して水分透過性を下げることができるため、半導体モジュール内への水分の侵入量が少なくなり、耐湿性を向上させることができる。
例えば、低粘度の封止材１０を用いた場合は、隙間１３による開口は２ｍｍ×１ｍｍ程度の長方形でもよい。ここで、２ｍｍはケース７の内部空間又はフタ１１の幅、１ｍｍは隙間１３の幅である。ただし、隙間１３を通ってテーパー１２に封止材１０が這い上がるのに必要な隙間１３の幅の下限値は１ｍｍに限らず、封止材１０の粘度、フタ１１への押さえ力などの様々な要素に依存する。封止材１０として非常に粘度の低い樹脂を用いた場合が、隙間１３の幅が０．５ｍｍ以下でも隙間１３を通ってテーパー１２に封止材１０が這い上がることができる。一方、水分の侵入を抑制するため、隙間１３の幅は２ｍｍ以下にすることが好ましい。ただし、隙間１３の幅の上限値は、半導体モジュールのサイズ、使用するフタ１１の種類、吸湿を抑制したい半導体チップ５などの部材、封止材１０の厚みなどの様々な要素に依存する。
実施の形態２．
図７は、実施の形態２に係る半導体モジュールのフタを示す断面図である。図８は、実施の形態２に係る半導体モジュールを示す断面図である。本実施の形態では、フタ１１の下面に中央部が封止材１０に向かって突出した錘状の突出部１４が設けられている。
図９は、実施の形態２に係る半導体モジュールの製造工程を示す断面図である。封止材１０の上面にフタ１１を載せた時に封止材１０とフタ１１の界面に気泡が形成されたとしても、突出部１４のテーパーに沿って気泡が押し出され、ケース７とフタ１１の隙間１３から排出される。これにより、気泡の排出機能が実施の形態１よりも高くなる。そして、隙間１３の面積を小さくすることができる。この結果、半導体モジュール内への水分の侵入量が少なくなり、耐湿性を更に向上させることができる。
実施の形態３．
図１０は、実施の形態３に係る半導体モジュールのフタの下面側を示す斜視図である。図１１は、実施の形態３に係る半導体モジュールのフタを示す上面図である。図１２は図１１のＩ－ＩＩに沿った断面図である。図１３は、実施の形態３に係る半導体モジュールのフタを示す側面図である。図１４は、実施の形態３に係る半導体モジュールのフタを示す下面図である。
フタ１１の端部に向かって封止材１０が流れる流路１５がフタ１１の下面に設けられている。流路１５の両サイドには封止材１０の流れる方向を制限するための壁が設けられている。その流路１５の先端にケース７とフタ１１の隙間１３ができる。ここで、封止材１０は突出部１４のテーパーに沿ってフタ１１の外周全体に向けて流れ、流れる方向が限定されない。これに対して、封止材１０は流路１５に沿って隙間１３に向かって流れる。
上記のように流路１５を設けることにより気泡の排出機能が更に高くなる。そして、隙間１３の面積を更に小さくすることができる。この結果、半導体モジュール内への水分の侵入量が少なくなり、耐湿性を更に向上させることができる。
実施の形態４．
図１５は、実施の形態４に係る半導体モジュールのフタを示す上面図である。図１６は図１５のＩ－ＩＩに沿った断面図である。図１７は、実施の形態４に係る半導体モジュールを示す断面図である。フタ１１の下面に外周から中央に向けて凹むように錐状の凹部１６が設けられている。凹部１６の頂点にフタ１１を厚み方向に貫通する穴１７が設けられている。
封止材１０の上面にフタ１１を載せた時に封止材１０とフタ１１の界面に気泡が形成されたとしても、錐状の凹部１６のテーパーに沿って気泡が押し出され、穴１７から排出される。低粘度の封止材１０を用いた場合は直径２ｍｍ程度の穴１７でも気泡を十分に排出できる。ただし、気泡を排出できる穴１７の直径の下限値は様々な要素に依存する。一方、水分の侵入を抑制するため、穴１７の直径は５ｍｍ以下にすることが好ましい。ただし、穴の直径の上限値は様々な要素に依存する。
上記のように穴１７の直径を小さくすることができるため、水分の侵入経路を低面積化でき、低面積部の水分透過性が下がる。このため、半導体モジュール内への水分の侵入量が少なくなり、耐湿性を向上させることができる。また、ケース７とフタ１１の間に隙間１３を設ける必要がないので設計自由度が向上する。
実施の形態５．
図１８は、実施の形態５に係る半導体モジュールのフタを示す上面図である。図１９は図１８のＩ－ＩＩに沿った断面図である。図２０は、実施の形態５に係る半導体モジュールを示す断面図である。錐状の凹部１６と穴１７がフタ１１に２つ設けられている。
半導体モジュールのサイズの仕様上、錐状の凹部１６の高さを増やせない場合、フタ１１に凹部１６と穴１７を複数設ける。これにより、凹部１６のテーパーの傾斜が大きくなるため、気泡の排出機能が高くなる。また、ケース７内においてワイヤ９がフタ１１の外周部周辺にある場合に、ワイヤ９を避けて錐状の凹部１６を形成することができるため、設計自由度が向上する。
実施の形態６．
図２１は、実施の形態６に係る半導体モジュールのフタを示す上面図である。図２２は図２１のＩ－ＩＩに沿った断面図である。図２３は、実施の形態６に係る半導体モジュールを示す断面図である。穴１７は、フタ１１の下面側の第１の穴１７ａと、第１の穴１７ａに対してフタ１１の上面側に配置され第１の穴１７ａよりも開口面積が広い第２の穴１７ｂとを有する。従って、穴１７は、フタ１１の上面側の開口面積がフタ１１の下面側の開口面積よりも広い。なお、穴１７は、開口面積が異なる２つの穴からなる構成に限らず、テーパー形状でもよい。
図２４は、実施の形態６に係る半導体モジュールのフタを封止材の上面に載せる様子を示す断面図である。フタ１１を封止材１０側に押し込むと、フタ１１の上面側にある開口面積が広い第２の穴１７ｂに封止材１０が這い上がる。この様子を観察することで、封止材１０がケース７の内部に隙間なく充填されたことを容易に確認することができる。このため、キュア後の封止材１０の出来栄えをＸ線などで確認する工程が不要となる。また、封止材１０とフタ１１の間に隙間が無くなるため、当該隙間からの水分の侵入を防ぐことができる。
なお、実施の形態１－６において、可視光に対して透明なフタ１１を用いてもよい。これにより、気泡有無の視認性が向上し、気泡が入り込む異常が発生した際の検知が容易になる。また、封止材１０としてシリコンゲルではなく、耐吸湿性の高いエポキシ樹脂を使用してもよい。これにより、半導体モジュール内への水分の侵入量が更に少なくなり、耐湿性を向上させることができる。
なお、半導体チップ５は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
５ 半導体チップ、７ ケース、１０ 封止材、１１ フタ、１２ テーパー、１３ 隙間、１４ 突出部、１５ 流路、１６ 凹部、１７，１７ａ，１７ｂ 穴

Claims (8)

  1. ケースと、
    前記ケースの内部に設けられた半導体チップと、
    前記ケースの内部に注入され前記半導体チップを封止する封止材と、
    前記封止材の上面に接するように前記ケースの内部に設けられたフタとを備え、
    前記フタの端部の上面側にテーパーが設けられ、
    前記フタの前記端部の側面と前記ケースの内側面との間に隙間が設けられ、
    前記隙間から前記テーパーに前記封止材が這い上がっており、
    前記フタの下面に中央部が突出した錘状の突出部が設けられていることを特徴とする半導体モジュール。
  2. 前記フタの前記端部に向かって前記封止材が流れる流路が前記フタの下面に設けられていることを特徴とする請求項１に記載の半導体モジュール。
  3. ケースと、
    前記ケースの内部に設けられた半導体チップと、
    前記ケースの内部に注入され前記半導体チップを封止する封止材と、
    前記封止材の上面に接するように前記ケースの内部に設けられたフタとを備え、
    前記フタの下面全面に錐状の凹部が設けられ、
    前記凹部の頂点に前記フタを厚み方向に貫通する穴が設けられていることを特徴とする半導体モジュール。
  4. 前記フタに前記凹部と前記穴が複数設けられていることを特徴とする請求項３に記載の半導体モジュール。
  5. 前記穴は、前記フタの上面側の開口面積が前記フタの下面側の開口面積よりも広いことを特徴とする請求項３又は４に記載の半導体モジュール。
  6. 前記フタは透明であることを特徴とする請求項１～５の何れか１項に記載の半導体モジュール。
  7. 前記封止材はエポキシ樹脂であることを特徴とする請求項１～６の何れか１項に記載の半導体モジュール。
  8. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～７の何れか１項に記載の半導体モジュール。
JP2020000963A 2020-01-07 2020-01-07 半導体モジュール Active JP7247124B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020000963A JP7247124B2 (ja) 2020-01-07 2020-01-07 半導体モジュール
US16/934,413 US11587841B2 (en) 2020-01-07 2020-07-21 Semiconductor module
DE102020122788.4A DE102020122788A1 (de) 2020-01-07 2020-09-01 Halbleitermodul
CN202011621177.5A CN113161296A (zh) 2020-01-07 2020-12-31 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000963A JP7247124B2 (ja) 2020-01-07 2020-01-07 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021111655A JP2021111655A (ja) 2021-08-02
JP7247124B2 true JP7247124B2 (ja) 2023-03-28

Family

ID=76432379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000963A Active JP7247124B2 (ja) 2020-01-07 2020-01-07 半導体モジュール

Country Status (4)

Country Link
US (1) US11587841B2 (ja)
JP (1) JP7247124B2 (ja)
CN (1) CN113161296A (ja)
DE (1) DE102020122788A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113916068B (zh) * 2021-12-13 2022-04-12 成都瑞迪威科技有限公司 一种弹载产品抗过载灌封工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107915A (ja) 2015-12-07 2017-06-15 株式会社デンソー 電子回路装置
WO2019239615A1 (ja) 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110141A (ja) * 1982-12-15 1984-06-26 Fuji Electric Co Ltd 半導体装置の製造方法
JPS60216571A (ja) 1984-04-11 1985-10-30 Mitsubishi Electric Corp 半導体装置
JP2874720B2 (ja) 1991-10-25 1999-03-24 日本電気株式会社 混成集積回路装置
JP3142398B2 (ja) * 1992-11-06 2001-03-07 三菱電機株式会社 携帯用半導体装置及びその製造方法
JPH06268102A (ja) 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
US5693981A (en) * 1993-12-14 1997-12-02 Lsi Logic Corporation Electronic system with heat dissipating apparatus and method of dissipating heat in an electronic system
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
DE10310842B4 (de) * 2003-03-11 2007-04-05 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US7250576B2 (en) * 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US20080042302A1 (en) * 2006-08-16 2008-02-21 Crispell Robert B Plastic overmolded packages with molded lid attachments
JP5358056B2 (ja) 2006-10-19 2013-12-04 矢崎総業株式会社 電子部品装置
US7989942B2 (en) * 2009-01-20 2011-08-02 Altera Corporation IC package with capacitors disposed on an interposal layer
US20140167243A1 (en) * 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
GB2514547A (en) * 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
JP7077157B2 (ja) 2018-06-26 2022-05-30 エヌ・イーケムキャット株式会社 パラジウムを非成型の活性炭粒子表面に偏在担持した活性炭触媒の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107915A (ja) 2015-12-07 2017-06-15 株式会社デンソー 電子回路装置
WO2019239615A1 (ja) 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Also Published As

Publication number Publication date
CN113161296A (zh) 2021-07-23
DE102020122788A1 (de) 2021-07-08
JP2021111655A (ja) 2021-08-02
US20210210401A1 (en) 2021-07-08
US11587841B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
JP5738226B2 (ja) 電力用半導体装置モジュール
US8541891B2 (en) Semiconductor device
US20030075783A1 (en) Semiconductor device
JP2011066371A (ja) 半導体装置およびその製造方法
US11201121B2 (en) Semiconductor device
JP5098301B2 (ja) 電力用半導体装置
TW201627368A (zh) 複合樹脂及電子裝置
JP7247124B2 (ja) 半導体モジュール
US20140291831A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP5613400B2 (ja) 半導体装置およびその製造方法
JP6736902B2 (ja) 半導体装置の製造方法
US20150294919A1 (en) Semiconductor device and method for manufacturing same
US10411169B2 (en) Light emitting device having leads in resin package
US10186432B2 (en) Method for manufacturing semiconductor device
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP5273265B2 (ja) 電力用半導体装置
JP7131436B2 (ja) 半導体装置及びその製造方法
JP2003197923A (ja) 半導体装置
JP2007311575A (ja) 半導体装置
TW201828423A (zh) 散熱件及具有散熱件之晶片封裝
CN109844936B (zh) 半导体装置及其制造方法
JP2017079217A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2008187143A (ja) 回路装置およびその製造方法
JP7136367B2 (ja) 半導体パッケージ
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220131

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7247124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150