JP2003197923A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003197923A JP2003197923A JP2001396130A JP2001396130A JP2003197923A JP 2003197923 A JP2003197923 A JP 2003197923A JP 2001396130 A JP2001396130 A JP 2001396130A JP 2001396130 A JP2001396130 A JP 2001396130A JP 2003197923 A JP2003197923 A JP 2003197923A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- electrode layer
- semiconductor substrate
- groove
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 メサ溝を有する半導体装置のメサ溝内への半
田等のろう材の流入による電気的特性の劣化を防止す
る。 【解決手段】 本発明による半導体装置としてのダイオ
ードは、メサ溝(5)とカソード電極層(6)との間の半導体
基体(1)の一方の主面(1a)に各半導体領域(2〜4)のＰＮ
接合部に達しない深さのダム溝(16)を環状に形成する。
第一のリード電極(9)とカソード電極層(6)とを半田(8)
で固着する際に、カソード電極層(6)と第一のリード電
極(9)のヘッダ部(11)の第一の主面(11a)との間から流出
した半田(8)がダム溝(16)により堰き止められるので、
カソード電極層(6)と第一のリード電極(9)のヘッダ部(1
1)とを電気的に接続する半田(8)のメサ溝(5)内への流れ
込みを防止できる。したがって、ろう材(8)の熱応力が
半導体基体(1)を構成する各半導体領域(2〜4)の接合部
に加わることがなく、ダイオードの耐圧等の電気的特性
の劣化を防止できる。
田等のろう材の流入による電気的特性の劣化を防止す
る。 【解決手段】 本発明による半導体装置としてのダイオ
ードは、メサ溝(5)とカソード電極層(6)との間の半導体
基体(1)の一方の主面(1a)に各半導体領域(2〜4)のＰＮ
接合部に達しない深さのダム溝(16)を環状に形成する。
第一のリード電極(9)とカソード電極層(6)とを半田(8)
で固着する際に、カソード電極層(6)と第一のリード電
極(9)のヘッダ部(11)の第一の主面(11a)との間から流出
した半田(8)がダム溝(16)により堰き止められるので、
カソード電極層(6)と第一のリード電極(9)のヘッダ部(1
1)とを電気的に接続する半田(8)のメサ溝(5)内への流れ
込みを防止できる。したがって、ろう材(8)の熱応力が
半導体基体(1)を構成する各半導体領域(2〜4)の接合部
に加わることがなく、ダイオードの耐圧等の電気的特性
の劣化を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、メサ（mesa）構造
を有する半導体基体を備えた半導体装置、特にメサ溝内
へのろう材の流入による電気的特性の劣化防止を図る半
導体装置に属する。
を有する半導体基体を備えた半導体装置、特にメサ溝内
へのろう材の流入による電気的特性の劣化防止を図る半
導体装置に属する。
【０００２】
【従来の技術】メサ構造を有する従来の半導体装置とし
てのダイオードを図４に示す。図４に示すダイオード
は、Ｐ＋形半導体領域(2)とＮ形半導体領域(3)とＮ＋形
半導体領域(4)とを順次積層して成り且つ一方の主面(1
a)に各半導体領域(2〜4)の側面が露出する深さで環状に
形成されたメサ溝(5)を有する半導体基体(1)と、メサ溝
(5)より内側の半導体基体(1)の一方の主面(1a)に形成さ
れた第一の電極層としてのカソード電極層(6)と、半導
体基体(1)の他方の主面(1b)に形成された第二の電極層
としてのアノード電極層(7)と、リード部(10)とリード
部(10)の一端に形成され且つカソード電極層(6)にろう
材としての半田(8)により固着されるヘッダ部(11)とを
有する第一のリード電極(9)と、リード部(13)とリード
部(13)の一端に形成され且つアノード電極層(7)に半田
(8)により固着されるヘッダ部(14)とを有する第二のリ
ード電極(12)とを備えている。Ｐ＋形半導体領域(2)は
アノード領域として機能し、Ｎ形半導体領域(3)はカソ
ード領域として機能し、Ｎ＋形半導体領域(4)はカソー
ドコンタクト領域として機能する。メサ溝(5)はＶ字形
の断面構造を形成する一対の傾斜面を有し、一方の傾斜
面には各半導体領域(2〜4)の接合部を含む側面が露出す
る。メサ溝(5)を構成する一対の傾斜面は、例えばポリ
イミド樹脂等から成る保護膜(15)で被覆される。また、
半導体基体(1)と第一及び第二のリード電極(9,12)の各
ヘッダ部(11,14)は、図示しない樹脂封止体により被覆
される。
てのダイオードを図４に示す。図４に示すダイオード
は、Ｐ＋形半導体領域(2)とＮ形半導体領域(3)とＮ＋形
半導体領域(4)とを順次積層して成り且つ一方の主面(1
a)に各半導体領域(2〜4)の側面が露出する深さで環状に
形成されたメサ溝(5)を有する半導体基体(1)と、メサ溝
(5)より内側の半導体基体(1)の一方の主面(1a)に形成さ
れた第一の電極層としてのカソード電極層(6)と、半導
体基体(1)の他方の主面(1b)に形成された第二の電極層
としてのアノード電極層(7)と、リード部(10)とリード
部(10)の一端に形成され且つカソード電極層(6)にろう
材としての半田(8)により固着されるヘッダ部(11)とを
有する第一のリード電極(9)と、リード部(13)とリード
部(13)の一端に形成され且つアノード電極層(7)に半田
(8)により固着されるヘッダ部(14)とを有する第二のリ
ード電極(12)とを備えている。Ｐ＋形半導体領域(2)は
アノード領域として機能し、Ｎ形半導体領域(3)はカソ
ード領域として機能し、Ｎ＋形半導体領域(4)はカソー
ドコンタクト領域として機能する。メサ溝(5)はＶ字形
の断面構造を形成する一対の傾斜面を有し、一方の傾斜
面には各半導体領域(2〜4)の接合部を含む側面が露出す
る。メサ溝(5)を構成する一対の傾斜面は、例えばポリ
イミド樹脂等から成る保護膜(15)で被覆される。また、
半導体基体(1)と第一及び第二のリード電極(9,12)の各
ヘッダ部(11,14)は、図示しない樹脂封止体により被覆
される。
【０００３】実公平６−９５１８号公報には、図４に示
すダイオードと類似の構成を有する樹脂封止形半導体装
置としてのダイオードが開示されている。このダイオー
ドは、図５に示すように、リード部(26,29)と、リード
部(26,29)の一端に形成されたヘッダ部(27,30)とをそれ
ぞれ有する第１及び第２のリード(21,22)と、一方の主
面が半田(32)を介して第１のリード(21)のヘッダ部(27)
に固着され且つ他方の主面が半田(33)を介して第２のリ
ード(22)のヘッダ部(30)に固着された半導体チップ(23)
と、半導体チップ(23)の側面を被覆する保護樹脂(24)
と、半導体チップ(23)、保護樹脂(24)、第１及び第２の
リード(21,22)の少なくともヘッダ部(27,30)を含む一端
側を被覆する樹脂封止体(25)とから構成される。半導体
チップ(23)は、一方の主面側にカソード領域が形成さ
れ、他方の主面側にアノード領域が形成され、一方の主
面から他方の主面に向かって末広がりとなる傾斜側面を
有し、この傾斜側面にはＰＮ接合の端部が露出する。第
１のリード(21)のヘッダ部(27)の主面は、半導体チップ
(23)の一方の主面の中央側に対向する第１の主面(35)
と、半導体チップ(23)の一方の主面の周辺側に対向する
第２の主面(36)とを有し、半導体チップ(23)の一方の主
面の周辺側と第２の主面(36)との間隔は半導体チップ(2
3)の一方の主面の中央側と第１の主面(35)との間隔より
大きい。
すダイオードと類似の構成を有する樹脂封止形半導体装
置としてのダイオードが開示されている。このダイオー
ドは、図５に示すように、リード部(26,29)と、リード
部(26,29)の一端に形成されたヘッダ部(27,30)とをそれ
ぞれ有する第１及び第２のリード(21,22)と、一方の主
面が半田(32)を介して第１のリード(21)のヘッダ部(27)
に固着され且つ他方の主面が半田(33)を介して第２のリ
ード(22)のヘッダ部(30)に固着された半導体チップ(23)
と、半導体チップ(23)の側面を被覆する保護樹脂(24)
と、半導体チップ(23)、保護樹脂(24)、第１及び第２の
リード(21,22)の少なくともヘッダ部(27,30)を含む一端
側を被覆する樹脂封止体(25)とから構成される。半導体
チップ(23)は、一方の主面側にカソード領域が形成さ
れ、他方の主面側にアノード領域が形成され、一方の主
面から他方の主面に向かって末広がりとなる傾斜側面を
有し、この傾斜側面にはＰＮ接合の端部が露出する。第
１のリード(21)のヘッダ部(27)の主面は、半導体チップ
(23)の一方の主面の中央側に対向する第１の主面(35)
と、半導体チップ(23)の一方の主面の周辺側に対向する
第２の主面(36)とを有し、半導体チップ(23)の一方の主
面の周辺側と第２の主面(36)との間隔は半導体チップ(2
3)の一方の主面の中央側と第１の主面(35)との間隔より
大きい。
【０００４】
【発明が解決しようとする課題】ところが、図４に示す
従来のダイオードでは、カソード電極層(6)と第一のリ
ード電極(9)とを半田(8)により固着する際に半田(8)が
メサ溝(5)に流入することがあった。また、メサ溝(5)の
一方の傾斜面には半導体基体(1)を構成する各半導体領
域(2〜4)の接合部を含む側面が露出するため、メサ溝
(5)内に半田(8)が流れ込むと半田(8)の熱応力が保護膜
(15)を介して各半導体領域(2〜4)の接合部に加わり、ダ
イオードの電気的特性を劣化させる欠点があった。特
に、保護膜(15)をポリイミド樹脂等で形成した場合に
は、半田(8)が半導体基体(1)の側面と保護膜(15)との界
面に侵入してダイオードの耐圧を低下させることがあ
る。また、メサ溝(15)内に半田(8)が流れ込む場合、カ
ソード電極層(6)と第一のリード電極(9)との間の半田
(8)が不均一に拡がり、第一のリード電極(9)が半導体基
体(1)の一方の主面(1a)に対して傾斜して固着される欠
点があった。また、図５に示す樹脂封止形半導体装置と
してのダイオードも、上記と同様に半導体チップ(23)の
一方の主面と第１のリード(21)のヘッダ部(27)の主面と
を半田(32)で固着する際に、半田(32)が半導体チップ(2
3)の側面に流れ込み、ダイオードの電気的特性が劣化す
ることがあった。
従来のダイオードでは、カソード電極層(6)と第一のリ
ード電極(9)とを半田(8)により固着する際に半田(8)が
メサ溝(5)に流入することがあった。また、メサ溝(5)の
一方の傾斜面には半導体基体(1)を構成する各半導体領
域(2〜4)の接合部を含む側面が露出するため、メサ溝
(5)内に半田(8)が流れ込むと半田(8)の熱応力が保護膜
(15)を介して各半導体領域(2〜4)の接合部に加わり、ダ
イオードの電気的特性を劣化させる欠点があった。特
に、保護膜(15)をポリイミド樹脂等で形成した場合に
は、半田(8)が半導体基体(1)の側面と保護膜(15)との界
面に侵入してダイオードの耐圧を低下させることがあ
る。また、メサ溝(15)内に半田(8)が流れ込む場合、カ
ソード電極層(6)と第一のリード電極(9)との間の半田
(8)が不均一に拡がり、第一のリード電極(9)が半導体基
体(1)の一方の主面(1a)に対して傾斜して固着される欠
点があった。また、図５に示す樹脂封止形半導体装置と
してのダイオードも、上記と同様に半導体チップ(23)の
一方の主面と第１のリード(21)のヘッダ部(27)の主面と
を半田(32)で固着する際に、半田(32)が半導体チップ(2
3)の側面に流れ込み、ダイオードの電気的特性が劣化す
ることがあった。
【０００５】そこで、本発明ではメサ溝内への半田等の
ろう材の流入による電気的特性の劣化を防止できる半導
体装置を提供することを目的とする。
ろう材の流入による電気的特性の劣化を防止できる半導
体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、複数の半導体領域(2〜4)を積層して成り且つ一方の
主面(1a)に各半導体領域(2〜4)の側面が露出する深さで
環状に形成されたメサ溝(5)を有する半導体基体(1)と、
メサ溝(5)より内側の半導体基体(1)の一方の主面(1a)に
形成された第一の電極層(6)と、半導体基体(1)の他方の
主面(1b)に形成された第二の電極層(7)と、リード部(1
0)とそのリード部(10)の一端に形成され且つ第一の電極
層(6)にろう材(8)により固着されるヘッダ部(11)とを有
する第一のリード電極(9)と、第二の電極層(7)にろう材
(8)により固着される第二のリード電極(12)とを備えて
いる。第一のリード電極(9)のヘッダ部(11)の主面は、
第一の電極層(6)に対向する第一の主面(11a)と、メサ溝
(5)を含む半導体基体(1)の一方の主面(1a)に対向する第
二の主面(11b)とを有する。メサ溝(5)を含む半導体基体
(1)の一方の主面(1a)と第二の主面(11b)との間隔は第一
の電極層(6)と第一の主面(11a)との間隔よりも大きい。
ダム溝(16)は、隣り合う半導体領域(2〜4)のＰＮ接合部
に達しない深さで半導体基体(1)の一方の主面(1a)上に
メサ溝(5)と第一の電極層(6)との間で環状に形成され
る。ろう付けの際に、第一の電極層(6)と第一のリード
電極(9)のヘッダ部(11)の第一の主面(11a)との間から流
出したろう材(8)がダム溝(16)により堰き止められ、メ
サ溝(5)内への流入を防止できる。このため、半導体装
置の電気的な短絡事故を抑制すると共に、作動時にろう
材(8)の熱応力が発生したとき、半導体基体(1)を構成す
る複数の半導体領域(2〜4)の接合部にろう材(8)の熱応
力が加わらないため、半導体装置の電気的特性の劣化を
防止できる。
は、複数の半導体領域(2〜4)を積層して成り且つ一方の
主面(1a)に各半導体領域(2〜4)の側面が露出する深さで
環状に形成されたメサ溝(5)を有する半導体基体(1)と、
メサ溝(5)より内側の半導体基体(1)の一方の主面(1a)に
形成された第一の電極層(6)と、半導体基体(1)の他方の
主面(1b)に形成された第二の電極層(7)と、リード部(1
0)とそのリード部(10)の一端に形成され且つ第一の電極
層(6)にろう材(8)により固着されるヘッダ部(11)とを有
する第一のリード電極(9)と、第二の電極層(7)にろう材
(8)により固着される第二のリード電極(12)とを備えて
いる。第一のリード電極(9)のヘッダ部(11)の主面は、
第一の電極層(6)に対向する第一の主面(11a)と、メサ溝
(5)を含む半導体基体(1)の一方の主面(1a)に対向する第
二の主面(11b)とを有する。メサ溝(5)を含む半導体基体
(1)の一方の主面(1a)と第二の主面(11b)との間隔は第一
の電極層(6)と第一の主面(11a)との間隔よりも大きい。
ダム溝(16)は、隣り合う半導体領域(2〜4)のＰＮ接合部
に達しない深さで半導体基体(1)の一方の主面(1a)上に
メサ溝(5)と第一の電極層(6)との間で環状に形成され
る。ろう付けの際に、第一の電極層(6)と第一のリード
電極(9)のヘッダ部(11)の第一の主面(11a)との間から流
出したろう材(8)がダム溝(16)により堰き止められ、メ
サ溝(5)内への流入を防止できる。このため、半導体装
置の電気的な短絡事故を抑制すると共に、作動時にろう
材(8)の熱応力が発生したとき、半導体基体(1)を構成す
る複数の半導体領域(2〜4)の接合部にろう材(8)の熱応
力が加わらないため、半導体装置の電気的特性の劣化を
防止できる。
【０００７】本発明の一実施の形態での第二の主面(11
b)は、半導体基体(1)の一方の主面(1a)に対して鋭角度
で傾斜する。また、本発明の他の実施の形態では、複数
のダム溝(16,17)がメサ溝(5)と第一の電極層(6)との間
の半導体基体(1)の一方の主面(1a)に同心状に且つ環状
に形成される。このため、ろう付けの際に、第一の電極
層(6)と第一のリード電極(9)のヘッダ部(11)の第一の主
面(11a)との間から流出したろう材(8)で内側のダム溝(1
6)が埋まっても、外側のダム溝(17)でろう材(8)を確実
に堰き止めることができる。したがって、第一の電極層
(6)と第一のリード電極(9)のヘッダ部(11)とを電気的に
接続するろう材(8)のメサ溝(5)内への流入を確実に防止
でき、半導体装置の電気的特性の劣化を確実に防止でき
る。
b)は、半導体基体(1)の一方の主面(1a)に対して鋭角度
で傾斜する。また、本発明の他の実施の形態では、複数
のダム溝(16,17)がメサ溝(5)と第一の電極層(6)との間
の半導体基体(1)の一方の主面(1a)に同心状に且つ環状
に形成される。このため、ろう付けの際に、第一の電極
層(6)と第一のリード電極(9)のヘッダ部(11)の第一の主
面(11a)との間から流出したろう材(8)で内側のダム溝(1
6)が埋まっても、外側のダム溝(17)でろう材(8)を確実
に堰き止めることができる。したがって、第一の電極層
(6)と第一のリード電極(9)のヘッダ部(11)とを電気的に
接続するろう材(8)のメサ溝(5)内への流入を確実に防止
でき、半導体装置の電気的特性の劣化を確実に防止でき
る。
【０００８】更に、本発明の更に他の実施の形態では、
第一の電極層(6)の外側に環状の枠部(18)を第一の電極
層(6)から離間して固着することによってダム溝(16)が
形成される。第一の電極層(6)と環状の枠部(18)との間
に現れる半導体基体(1)の一方の主面(1a)がダム溝(16)
となるので、ろう付けの際に第一の電極層(6)と第一の
リード電極(9)のヘッダ部(11)の第一の主面(11a)との間
から流出したろう材(8)のメサ溝(5)内への流入を防止で
きる。
第一の電極層(6)の外側に環状の枠部(18)を第一の電極
層(6)から離間して固着することによってダム溝(16)が
形成される。第一の電極層(6)と環状の枠部(18)との間
に現れる半導体基体(1)の一方の主面(1a)がダム溝(16)
となるので、ろう付けの際に第一の電極層(6)と第一の
リード電極(9)のヘッダ部(11)の第一の主面(11a)との間
から流出したろう材(8)のメサ溝(5)内への流入を防止で
きる。
【０００９】
【発明の実施の形態】以下、本発明による半導体装置を
ダイオードに適用した各実施の形態を図１〜図３につい
て説明する。これらの図面では図４と実質的に同一の箇
所には同一の符号を付し、その説明を省略する。図１に
示す実施の形態のダイオードは、図４に示す従来のダイ
オードと同様に、メサ溝(5)を有する半導体基体(1)と、
第一の電極層としてのカソード電極層(6)と、第二の電
極層としてのアノード電極層(7)と、第一のリード電極
(9)と、第二のリード電極(12)とを備えている。
ダイオードに適用した各実施の形態を図１〜図３につい
て説明する。これらの図面では図４と実質的に同一の箇
所には同一の符号を付し、その説明を省略する。図１に
示す実施の形態のダイオードは、図４に示す従来のダイ
オードと同様に、メサ溝(5)を有する半導体基体(1)と、
第一の電極層としてのカソード電極層(6)と、第二の電
極層としてのアノード電極層(7)と、第一のリード電極
(9)と、第二のリード電極(12)とを備えている。
【００１０】半導体基体(1)は、アノード領域として機
能するＰ＋形半導体領域(2)と、カソード領域として機
能するＮ形半導体領域(3)と、カソードコンタクト領域
として機能するＮ＋形半導体領域(4)とを順次積層して
構成される。Ｎ形半導体領域(3)は、例えば周知のエピ
タキシャル成長によりＰ＋形半導体領域(2)の一方の主
面に形成することができる。これによって、Ｐ＋形半導
体領域(2)の一方の主面に形成されたＮ形半導体領域(3)
は、相対的に不純物濃度が低い領域となる。また、Ｎ＋
形半導体領域(4)も前記と同様に、周知のエピタキシャ
ル成長によりＮ形半導体領域(3)の一方の主面に形成す
ることができる。これによって、Ｎ形半導体領域(3)の
一方の主面に形成されたＮ＋形半導体領域(4)は、相対
的に不純物濃度の高い領域となる。Ｎ＋形半導体領域
(4)は、周知の不純物拡散法によっても形成することが
可能である。以上により、Ｐ＋形半導体領域(2)とＮ形
半導体領域(3)の界面にＰＮ接合が形成される。
能するＰ＋形半導体領域(2)と、カソード領域として機
能するＮ形半導体領域(3)と、カソードコンタクト領域
として機能するＮ＋形半導体領域(4)とを順次積層して
構成される。Ｎ形半導体領域(3)は、例えば周知のエピ
タキシャル成長によりＰ＋形半導体領域(2)の一方の主
面に形成することができる。これによって、Ｐ＋形半導
体領域(2)の一方の主面に形成されたＮ形半導体領域(3)
は、相対的に不純物濃度が低い領域となる。また、Ｎ＋
形半導体領域(4)も前記と同様に、周知のエピタキシャ
ル成長によりＮ形半導体領域(3)の一方の主面に形成す
ることができる。これによって、Ｎ形半導体領域(3)の
一方の主面に形成されたＮ＋形半導体領域(4)は、相対
的に不純物濃度の高い領域となる。Ｎ＋形半導体領域
(4)は、周知の不純物拡散法によっても形成することが
可能である。以上により、Ｐ＋形半導体領域(2)とＮ形
半導体領域(3)の界面にＰＮ接合が形成される。
【００１１】半導体基体(1)の一方の主面(1a)には、Ｖ
字形断面形状のメサ溝(5)がエッチング等により半導体
基体(1)の外周縁に沿って形成される。即ち、メサ溝(5)
は半導体基体(1)の一方の主面(1a)に向かって広がる一
対の傾斜面と、その間に形成された微小な底面とを有す
る。メサ溝(5)の底面は、半導体基体(1)を構成するＰ＋
形半導体領域(2)とＮ形半導体領域(3)との界面よりも半
導体基体(1)の他方の主面(1b)側に位置するため、各半
導体領域(2〜4)の側面がメサ溝(5)の傾斜面に露出す
る。また、特に図示しないが、メサ溝(5)は平面的に見
て半導体基体(1)の外周縁に沿って環状に形成される。
メサ溝(5)の表面は、例えばポリイミド樹脂等から成る
保護膜(15)によって被覆される。
字形断面形状のメサ溝(5)がエッチング等により半導体
基体(1)の外周縁に沿って形成される。即ち、メサ溝(5)
は半導体基体(1)の一方の主面(1a)に向かって広がる一
対の傾斜面と、その間に形成された微小な底面とを有す
る。メサ溝(5)の底面は、半導体基体(1)を構成するＰ＋
形半導体領域(2)とＮ形半導体領域(3)との界面よりも半
導体基体(1)の他方の主面(1b)側に位置するため、各半
導体領域(2〜4)の側面がメサ溝(5)の傾斜面に露出す
る。また、特に図示しないが、メサ溝(5)は平面的に見
て半導体基体(1)の外周縁に沿って環状に形成される。
メサ溝(5)の表面は、例えばポリイミド樹脂等から成る
保護膜(15)によって被覆される。
【００１２】メサ溝(5)とカソード電極層(6)との間の半
導体基体(1)の一方の主面(1a)には、本発明の特徴とす
るダム溝(16)が形成される。ダム溝(16)は、メサ溝(5)
と同様にエッチング等によってＶ字形断面形状に形成さ
れるが、ダム溝(16)はメサ溝(5)に比較して浅く形成さ
れる。即ち、ダム溝(16)の底面は、半導体基体(1)を構
成するＮ形半導体領域(3)とＮ＋形半導体領域(4)との界
面よりも半導体基体(1)の一方の主面(1a)側に形成され
る。したがって、ダム溝(16)の傾斜面にはＮ＋形半導体
領域(4)の側面のみが露出し、Ｎ形半導体領域(3)とＮ＋
形半導体領域(4)との界面及びＰ＋形半導体領域(2)とＮ
形半導体領域(3)との界面のＰＮ接合は露出しない。ま
た、特に図示しないが、ダム溝(16)は平面的に見てメサ
溝(5)とカソード電極層(6)との間に同心状に且つ環状に
形成される。なお、本実施の形態では、半導体基体(1)
の一方の主面(1a)と同一面でのダム溝(16)の開口幅Ｌを
２０μmに設定し、ダム溝(16)の底面での半導体基体(1)
の一方の主面(1a)と平行な面に対する傾斜角θを５６゜
に設定した。
導体基体(1)の一方の主面(1a)には、本発明の特徴とす
るダム溝(16)が形成される。ダム溝(16)は、メサ溝(5)
と同様にエッチング等によってＶ字形断面形状に形成さ
れるが、ダム溝(16)はメサ溝(5)に比較して浅く形成さ
れる。即ち、ダム溝(16)の底面は、半導体基体(1)を構
成するＮ形半導体領域(3)とＮ＋形半導体領域(4)との界
面よりも半導体基体(1)の一方の主面(1a)側に形成され
る。したがって、ダム溝(16)の傾斜面にはＮ＋形半導体
領域(4)の側面のみが露出し、Ｎ形半導体領域(3)とＮ＋
形半導体領域(4)との界面及びＰ＋形半導体領域(2)とＮ
形半導体領域(3)との界面のＰＮ接合は露出しない。ま
た、特に図示しないが、ダム溝(16)は平面的に見てメサ
溝(5)とカソード電極層(6)との間に同心状に且つ環状に
形成される。なお、本実施の形態では、半導体基体(1)
の一方の主面(1a)と同一面でのダム溝(16)の開口幅Ｌを
２０μmに設定し、ダム溝(16)の底面での半導体基体(1)
の一方の主面(1a)と平行な面に対する傾斜角θを５６゜
に設定した。
【００１３】ダム溝(16)より内側の半導体基体(1)の一
方の主面(1a)には、半導体基体(1)を構成するＮ＋形半
導体領域(4)に電気的に接続するカソード電極層(6)が金
属蒸着等により形成される。したがって、平面的に見
て、半導体基体(1)の一方の主面(1a)の略中央にカソー
ド電極層(6)が形成され、カソード電極層(6)より外側の
半導体基体(1)の一方の主面(1a)にダム溝(16)及びメサ
溝(5)がそれぞれの順序で同心状且つ環状に形成され
る。また、半導体基体(1)の他方の主面(1b)には、半導
体基体(1)を構成するＰ＋形半導体領域(2)に電気的に接
続するアノード電極層(7)が金属蒸着等により形成され
る。
方の主面(1a)には、半導体基体(1)を構成するＮ＋形半
導体領域(4)に電気的に接続するカソード電極層(6)が金
属蒸着等により形成される。したがって、平面的に見
て、半導体基体(1)の一方の主面(1a)の略中央にカソー
ド電極層(6)が形成され、カソード電極層(6)より外側の
半導体基体(1)の一方の主面(1a)にダム溝(16)及びメサ
溝(5)がそれぞれの順序で同心状且つ環状に形成され
る。また、半導体基体(1)の他方の主面(1b)には、半導
体基体(1)を構成するＰ＋形半導体領域(2)に電気的に接
続するアノード電極層(7)が金属蒸着等により形成され
る。
【００１４】カソード電極層(6)には、第一のリード電
極(9)がろう材としての半田(8)により固着される。第一
のリード電極(9)は、棒状のリード部(10)と、リード部
(10)の一端に形成されたヘッダ部(11)とを有し、ヘッダ
部(11)の直径はリード部(10)の直径よりも大きい。第一
のリード電極(9)のヘッダ部(11)の固着面は、カソード
電極層(6)の表面に平行に対向する第一の主面(11a)と、
ダム溝(16)及びメサ溝(5)を含む半導体基体(1)の一方の
主面(1a)に対向する第二の主面(11b)とを有し、第二の
主面(11b)は半導体基体(1)の一方の主面(1a)に対して鋭
角度で傾斜する。したがって、ダム溝(16)及びメサ溝
(5)を含む半導体基体(1)の一方の主面(1a)と第一のリー
ド電極(9)のヘッダ部(11)の第二の主面(11b)との間隔
は、カソード電極層(6)の表面と第一のリード電極(9)の
ヘッダ部(11)の第一の主面(11a)との間隔よりも半導体
基体(1)の外周縁に向かって逐次大きくなる。また、ア
ノード電極層(7)には、第二のリード電極(12)が半田(8)
により固着される。第二のリード電極(12)は、第一のリ
ード電極(9)と同様に、棒状のリード部(13)と、リード
部(13)の一端に形成されたヘッダ部(14)とを有し、ヘッ
ダ部(14)の直径はリード部(13)の直径よりも大きい。第
二のリード電極(12)のヘッダ部(14)の固着面は、第一の
リード電極(9)と同様に、アノード電極層(7)の表面に平
行に対向する第一の主面(14a)と、アノード電極層(7)の
表面に対して鋭角度で傾斜する第二の主面(14b)とを有
する。なお、図示はしないが、半導体基体(1)と第一及
び第二のリード電極(9,12)の各ヘッダ部(11,14)はエポ
キシ樹脂等の熱硬化性樹脂で封止され、例えば周知のト
ランスファモールドにより半導体基体(1)と第一及び第
二のリード電極(9,12)の各ヘッダ部(11,14)とを被覆す
る樹脂封止体が形成される。
極(9)がろう材としての半田(8)により固着される。第一
のリード電極(9)は、棒状のリード部(10)と、リード部
(10)の一端に形成されたヘッダ部(11)とを有し、ヘッダ
部(11)の直径はリード部(10)の直径よりも大きい。第一
のリード電極(9)のヘッダ部(11)の固着面は、カソード
電極層(6)の表面に平行に対向する第一の主面(11a)と、
ダム溝(16)及びメサ溝(5)を含む半導体基体(1)の一方の
主面(1a)に対向する第二の主面(11b)とを有し、第二の
主面(11b)は半導体基体(1)の一方の主面(1a)に対して鋭
角度で傾斜する。したがって、ダム溝(16)及びメサ溝
(5)を含む半導体基体(1)の一方の主面(1a)と第一のリー
ド電極(9)のヘッダ部(11)の第二の主面(11b)との間隔
は、カソード電極層(6)の表面と第一のリード電極(9)の
ヘッダ部(11)の第一の主面(11a)との間隔よりも半導体
基体(1)の外周縁に向かって逐次大きくなる。また、ア
ノード電極層(7)には、第二のリード電極(12)が半田(8)
により固着される。第二のリード電極(12)は、第一のリ
ード電極(9)と同様に、棒状のリード部(13)と、リード
部(13)の一端に形成されたヘッダ部(14)とを有し、ヘッ
ダ部(14)の直径はリード部(13)の直径よりも大きい。第
二のリード電極(12)のヘッダ部(14)の固着面は、第一の
リード電極(9)と同様に、アノード電極層(7)の表面に平
行に対向する第一の主面(14a)と、アノード電極層(7)の
表面に対して鋭角度で傾斜する第二の主面(14b)とを有
する。なお、図示はしないが、半導体基体(1)と第一及
び第二のリード電極(9,12)の各ヘッダ部(11,14)はエポ
キシ樹脂等の熱硬化性樹脂で封止され、例えば周知のト
ランスファモールドにより半導体基体(1)と第一及び第
二のリード電極(9,12)の各ヘッダ部(11,14)とを被覆す
る樹脂封止体が形成される。
【００１５】本実施の形態のダイオードでは、第一のリ
ード電極(9)を半導体基体(1)の一方の主面(1a)上のカソ
ード電極層(6)に半田付けする際に、カソード電極層(6)
と第一のリード電極(9)のヘッダ部(11)の第一の主面(11
a)との間から流出した半田(8)がダム溝(16)により堰き
止められる。これにより、カソード電極層(6)と第一の
リード電極(9)のヘッダ部(11)とを電気的に接続する半
田(8)がメサ溝(5)内に流れ込むことが防止される。した
がって、半田(8)の熱応力が保護膜(15)を介して半導体
基体(1)を構成する各半導体領域(2〜4)の傾斜側面の接
合部に加わることがなく、ダイオードの耐圧等の電気的
特性の劣化及び電気的な短絡事故を防止することができ
る。また、ダム溝(16)による半田(8)の堰き止め効果に
より、カソード電極層(6)と第一のリード電極(9)との間
の半田(8)が均一に拡がるので、第一のリード電極(9)を
半導体基体(1)の一方の主面(1a)に対して垂直に固着す
ることができる。
ード電極(9)を半導体基体(1)の一方の主面(1a)上のカソ
ード電極層(6)に半田付けする際に、カソード電極層(6)
と第一のリード電極(9)のヘッダ部(11)の第一の主面(11
a)との間から流出した半田(8)がダム溝(16)により堰き
止められる。これにより、カソード電極層(6)と第一の
リード電極(9)のヘッダ部(11)とを電気的に接続する半
田(8)がメサ溝(5)内に流れ込むことが防止される。した
がって、半田(8)の熱応力が保護膜(15)を介して半導体
基体(1)を構成する各半導体領域(2〜4)の傾斜側面の接
合部に加わることがなく、ダイオードの耐圧等の電気的
特性の劣化及び電気的な短絡事故を防止することができ
る。また、ダム溝(16)による半田(8)の堰き止め効果に
より、カソード電極層(6)と第一のリード電極(9)との間
の半田(8)が均一に拡がるので、第一のリード電極(9)を
半導体基体(1)の一方の主面(1a)に対して垂直に固着す
ることができる。
【００１６】図１に示すダイオードは変更が可能であ
る。例えば、図２に示す実施の形態のダイオードでは、
２つのダム溝(16,17)がメサ溝(5)とカソード電極層(6)
との間の半導体基体(1)の一方の主面(1a)に同心状に且
つ環状に形成される。即ち、図２に示す実施の形態のダ
イオードは、図１に示す半導体基体(1)の一方の主面(1
a)に形成されたダム溝(16)の外側に同一の断面形状を有
するもう一つのダム溝(17)を同心状に且つ環状に形成し
たものである。このため、第一のリード電極(9)を半導
体基体(1)の一方の主面(1a)上のカソード電極層(6)に半
田付けする際に、カソード電極層(6)と第一のリード電
極(9)のヘッダ部(11)の第一の主面(11a)との間から流出
した半田(8)でダム溝(16)が埋まっても、もう一つのダ
ム溝(17)で半田(8)を確実に堰き止めることができる。
したがって、カソード電極層(6)と第一のリード電極(9)
のヘッダ部(11)とを電気的に接続する半田(8)がメサ溝
(5)内に流れ込むことを確実に防止でき、ダイオードの
耐圧等の電気的特性の劣化を確実に防止できる。
る。例えば、図２に示す実施の形態のダイオードでは、
２つのダム溝(16,17)がメサ溝(5)とカソード電極層(6)
との間の半導体基体(1)の一方の主面(1a)に同心状に且
つ環状に形成される。即ち、図２に示す実施の形態のダ
イオードは、図１に示す半導体基体(1)の一方の主面(1
a)に形成されたダム溝(16)の外側に同一の断面形状を有
するもう一つのダム溝(17)を同心状に且つ環状に形成し
たものである。このため、第一のリード電極(9)を半導
体基体(1)の一方の主面(1a)上のカソード電極層(6)に半
田付けする際に、カソード電極層(6)と第一のリード電
極(9)のヘッダ部(11)の第一の主面(11a)との間から流出
した半田(8)でダム溝(16)が埋まっても、もう一つのダ
ム溝(17)で半田(8)を確実に堰き止めることができる。
したがって、カソード電極層(6)と第一のリード電極(9)
のヘッダ部(11)とを電気的に接続する半田(8)がメサ溝
(5)内に流れ込むことを確実に防止でき、ダイオードの
耐圧等の電気的特性の劣化を確実に防止できる。
【００１７】また、図３に示す実施の形態のダイオード
では、図１に示すカソード電極層(6)の外側に平面的に
見て環状の枠部(18)をカソード電極層(6)から離間して
固着することによってダム溝(16)が形成される。環状の
枠部(18)は、カソード電極層(6)と同一の金属材料から
成る。即ち、カソード電極層(6)と環状の枠部(18)との
間に現れる半導体基体(1)の一方の主面(1a)がダム溝(1
6)となるので、図１に示す実施の形態と同様に、第一の
リード電極(9)を半導体基体(1)の一方の主面(1a)上のカ
ソード電極層(6)に半田付けする際に、カソード電極層
(6)と第一のリード電極(9)のヘッダ部(11)の第一の主面
(11a)との間から流出した半田(8)がメサ溝(5)内に流れ
込むことを防止できる。
では、図１に示すカソード電極層(6)の外側に平面的に
見て環状の枠部(18)をカソード電極層(6)から離間して
固着することによってダム溝(16)が形成される。環状の
枠部(18)は、カソード電極層(6)と同一の金属材料から
成る。即ち、カソード電極層(6)と環状の枠部(18)との
間に現れる半導体基体(1)の一方の主面(1a)がダム溝(1
6)となるので、図１に示す実施の形態と同様に、第一の
リード電極(9)を半導体基体(1)の一方の主面(1a)上のカ
ソード電極層(6)に半田付けする際に、カソード電極層
(6)と第一のリード電極(9)のヘッダ部(11)の第一の主面
(11a)との間から流出した半田(8)がメサ溝(5)内に流れ
込むことを防止できる。
【００１８】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、図
１及び図２に示す実施の形態ではダム溝(16,17)の断面
形状がＶ字形の場合を示したが、ダム溝(16,17)の断面
形状は限定されず、Ｕ字形でもそれ以外の形状でも構わ
ない。また、図２に示す実施の形態では各ダム溝(16,1
7)の断面形状はそれぞれ別の断面形状でもよい。また、
図１及び図２に示す実施の形態では半導体基体(1)を構
成するＮ形半導体領域(3)とＮ＋形半導体領域(4)との界
面に達しない深さでダム溝(16,17)を形成した場合を示
したが、ダム溝(16,17)の深さはＰ＋形半導体領域(2)と
Ｎ形半導体領域(3)との界面のＰＮ接合に達しなければ
Ｎ形半導体領域(3)とＮ＋形半導体領域(4)との界面より
深くても構わない。即ち、ダム溝(16,17)の深さは、半
導体基体(1)を構成するＰ＋形半導体領域(2)とＮ形半導
体領域(3)とのＰＮ接合が露出しない程度であればよ
い。また、前記各実施の形態での第二のリード電極(12)
のヘッダ部(14)の固着面はアノード電極層(7)の表面と
平行な平面でもよく、更に第二のリード電極(12)は皿状
に形成した電極でもよい。また、本発明はダイオードに
限定されず、メサ構造を有するトランジスタやサイリス
タ等の他の半導体装置にも適用できる。
限定されず、更に種々の変更が可能である。例えば、図
１及び図２に示す実施の形態ではダム溝(16,17)の断面
形状がＶ字形の場合を示したが、ダム溝(16,17)の断面
形状は限定されず、Ｕ字形でもそれ以外の形状でも構わ
ない。また、図２に示す実施の形態では各ダム溝(16,1
7)の断面形状はそれぞれ別の断面形状でもよい。また、
図１及び図２に示す実施の形態では半導体基体(1)を構
成するＮ形半導体領域(3)とＮ＋形半導体領域(4)との界
面に達しない深さでダム溝(16,17)を形成した場合を示
したが、ダム溝(16,17)の深さはＰ＋形半導体領域(2)と
Ｎ形半導体領域(3)との界面のＰＮ接合に達しなければ
Ｎ形半導体領域(3)とＮ＋形半導体領域(4)との界面より
深くても構わない。即ち、ダム溝(16,17)の深さは、半
導体基体(1)を構成するＰ＋形半導体領域(2)とＮ形半導
体領域(3)とのＰＮ接合が露出しない程度であればよ
い。また、前記各実施の形態での第二のリード電極(12)
のヘッダ部(14)の固着面はアノード電極層(7)の表面と
平行な平面でもよく、更に第二のリード電極(12)は皿状
に形成した電極でもよい。また、本発明はダイオードに
限定されず、メサ構造を有するトランジスタやサイリス
タ等の他の半導体装置にも適用できる。
【００１９】
【発明の効果】本発明では、リード電極と半導体基体の
電極層とを電気的に接続する半田等のろう材がダム溝に
より堰き止められ、メサ溝へのろう材の流入を防止でき
るので、電気的特性の良好な半導体装置を歩留まり良く
製造することが可能となる。
電極層とを電気的に接続する半田等のろう材がダム溝に
より堰き止められ、メサ溝へのろう材の流入を防止でき
るので、電気的特性の良好な半導体装置を歩留まり良く
製造することが可能となる。
【図１】 本発明の一実施の形態を示すダイオードの断
面図
面図
【図２】 本発明の第２の実施の形態を示すダイオード
の断面図
の断面図
【図３】 本発明の第３の実施の形態を示すダイオード
の断面図
の断面図
【図４】 従来のダイオードを示す断面図
【図５】 従来の他のダイオードを示す断面図
(1)・・半導体基体、 (1a)・・一方の主面、 (1b)・
・他方の主面、 (2)・・Ｐ＋形半導体領域、 (3)・・
Ｎ形半導体領域、 (4)・・Ｎ＋形半導体領域、(5)・・
メサ溝、 (6)・・カソード電極層（第一の電極層）、
(7)・・アノード電極層（第二の電極層）、 (8)・・
半田（ろう材）、 (9)・・第一のリード電極、 (10)
・・リード部、 (11)・・ヘッダ部、 (11a)・・第一
の主面、(11b)・・第二の主面、 (12)・・第二のリー
ド電極、 (13)・・リード部、(14)・・ヘッダ部、 (1
4a)・・第一の主面、 (14b)・・第二の主面、 (15)・
・保護膜、 (16)・・ダム溝、 (17)・・もう一つのダ
ム溝、 (18)・・枠部
・他方の主面、 (2)・・Ｐ＋形半導体領域、 (3)・・
Ｎ形半導体領域、 (4)・・Ｎ＋形半導体領域、(5)・・
メサ溝、 (6)・・カソード電極層（第一の電極層）、
(7)・・アノード電極層（第二の電極層）、 (8)・・
半田（ろう材）、 (9)・・第一のリード電極、 (10)
・・リード部、 (11)・・ヘッダ部、 (11a)・・第一
の主面、(11b)・・第二の主面、 (12)・・第二のリー
ド電極、 (13)・・リード部、(14)・・ヘッダ部、 (1
4a)・・第一の主面、 (14b)・・第二の主面、 (15)・
・保護膜、 (16)・・ダム溝、 (17)・・もう一つのダ
ム溝、 (18)・・枠部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 池田 孝滋
埼玉県新座市北野３丁目６番３号 サンケ
ン電気株式会社内
Claims (4)
- 【請求項１】 複数の半導体領域を積層して成り且つ一
方の主面に前記各半導体領域の側面が露出する深さで環
状に形成されたメサ溝を有する半導体基体と、前記メサ
溝より内側の前記半導体基体の一方の主面に形成された
第一の電極層と、前記半導体基体の他方の主面に形成さ
れた第二の電極層と、リード部と該リード部の一端に形
成され且つ前記第一の電極層にろう材により固着される
ヘッダ部とを有する第一のリード電極と、前記第二の電
極層にろう材により固着される第二のリード電極とを備
え、前記第一のリード電極のヘッダ部の主面は、前記第
一の電極層に対向する第一の主面と、前記メサ溝を含む
前記半導体基体の一方の主面に対向する第二の主面とを
有し、前記メサ溝を含む前記半導体基体の一方の主面と
前記第二の主面との間隔は前記第一の電極層と前記第一
の主面との間隔よりも大きい半導体装置において、 前記メサ溝と前記第一の電極層との間の前記半導体基体
の一方の主面に前記半導体領域のＰＮ接合部に達しない
深さのダム溝を環状に形成したことを特徴とする半導体
装置。 - 【請求項２】 前記第二の主面は、前記半導体基体の一
方の主面に対して鋭角度で傾斜する請求項１に記載の半
導体装置。 - 【請求項３】 複数の前記ダム溝が前記メサ溝と前記第
一の電極層との間の前記半導体基体の一方の主面に同心
状に且つ環状に形成された請求項１又は２に記載の半導
体装置。 - 【請求項４】 前記第一の電極層の外側に環状の枠部を
前記第一の電極層から離間して固着することによって前
記ダム溝が形成される請求項１〜３の何れか１項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001396130A JP2003197923A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001396130A JP2003197923A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197923A true JP2003197923A (ja) | 2003-07-11 |
Family
ID=27602316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001396130A Pending JP2003197923A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197923A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158980A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装半导体整流器件 |
| CN106158802A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 超薄型表面贴装整流器 |
| CN106158767A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装式二极管器件 |
| CN106158766A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型贴装整流半导体器件 |
| CN106158779A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 低功耗半导体整流器件 |
| CN107293597A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 表面贴装整流器件 |
| CN107293596A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 防短路整流器件 |
| US10847476B2 (en) * | 2018-11-23 | 2020-11-24 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
2001
- 2001-12-27 JP JP2001396130A patent/JP2003197923A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293597A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 表面贴装整流器件 |
| CN107293596A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 防短路整流器件 |
| CN106158980A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装半导体整流器件 |
| CN106158802A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 超薄型表面贴装整流器 |
| CN106158767A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装式二极管器件 |
| CN106158766A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型贴装整流半导体器件 |
| CN106158779A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 低功耗半导体整流器件 |
| US10847476B2 (en) * | 2018-11-23 | 2020-11-24 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2927158B2 (ja) | 半導体発光素子 | |
| JP5605095B2 (ja) | 半導体装置 | |
| JP2009187994A (ja) | 半導体装置およびその製造方法 | |
| JP2007250672A (ja) | 半導体装置 | |
| WO2020213603A1 (ja) | ＳｉＣ半導体装置 | |
| CN110391225B (zh) | 半导体装置 | |
| US11916112B2 (en) | SiC semiconductor device | |
| JP2003197923A (ja) | 半導体装置 | |
| US6423598B1 (en) | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit | |
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| CN101276845A (zh) | 半导体装置 | |
| JP7076387B2 (ja) | 半導体装置 | |
| JPWO2015004716A1 (ja) | 半導体装置 | |
| JP2021111655A (ja) | 半導体モジュール | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2022163499A (ja) | 半導体装置 | |
| JP4030273B2 (ja) | 半導体装置 | |
| JPH0770742B2 (ja) | 半導体装置 | |
| WO2021144851A1 (ja) | ショットキーバリアダイオード | |
| JP4251326B2 (ja) | 半導体装置 | |
| JP2002237605A (ja) | 半導体素子 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP4168444B2 (ja) | ショットキ障壁を有する半導体素子 | |
| JPH0779018A (ja) | 半導体発光素子 | |
| JP7415413B2 (ja) | 半導体装置 |