DE102020122788A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102020122788A1
DE102020122788A1 DE102020122788.4A DE102020122788A DE102020122788A1 DE 102020122788 A1 DE102020122788 A1 DE 102020122788A1 DE 102020122788 A DE102020122788 A DE 102020122788A DE 102020122788 A1 DE102020122788 A1 DE 102020122788A1
Authority
DE
Germany
Prior art keywords
lid
semiconductor module
sealing material
module according
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122788.4A
Other languages
English (en)
Inventor
Hiroyuki MASUMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020122788A1 publication Critical patent/DE102020122788A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Ein Halbleitermodul umfasst: ein Gehäuse; einen Halbleiterchip, der innerhalb des Gehäuses vorgesehen ist; ein Versiegelungsmaterial, das in das Innere des Gehäuses eingespritzt ist und den Halbleiterchip versiegelt; und einen Deckel, der innerhalb des Gehäuses vorgesehen ist und eine obere Oberfläche des Versiegelungsmaterials berührt, wobei ein angeschrägter Teilbereich an einem Endteilbereich des Deckels auf einer Seite der oberen Oberfläche vorgesehen ist, ein Spalt zwischen einer seitlichen Oberfläche des Endteilbereichs des Deckels und einer Oberfläche der Innenseite des Gehäuses vorgesehen ist und das Versiegelungsmaterial durch den Spalt zum angeschrägten Teilbereich hochkriecht.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul.
  • Hintergrund
  • Ein Halbleitermodul wird an vielen Stellen wie bei der Erzeugung elektrischer Energie, Übertragung elektrischer Energie und effizienten Nutzung oder Rückgewinnung von Energie genutzt. In diesen Tagen nimmt die Nachfrage nach der Feuchtigkeitsbeständigkeit des Halbleitermoduls zu. Um eine Ausbildung einer Route für das Eindringen von Feuchtigkeit in das Innere eines Moduls zu verhindern, ist es notwendig, eine Erzeugung von Luftblasen im Innern eines Versiegelungsmaterials zu unterdrücken. Um dies zu erreichen, wurde ein Halbleitermodul vorgeschlagen, in welchem an einem Deckel ein Einlass zum Einspritzen eines Versiegelungsmaterials und ein Auslass vorgesehen sind (siehe zum Beispiel JP 2008 - 103514 A ). Selbst wenn im Innern des Versiegelungsmaterials bei einer Einspritzung Luftblasen ausgebildet werden, werden die Luftblasen aus dem Auslass abgeführt.
  • Zusammenfassung
  • Da es notwendig ist, am Deckel sowohl den Einlass als auch den Auslass vorzusehen, vergrößert sich jedoch eine der Atmosphäre ausgesetzte Fläche des Versiegelungsmaterials, was ein Problem hervorruft, dass die Feuchtigkeitsbeständigkeit beeinträchtigt wird.
  • Die vorliegende Offenbarung bzw. Erfindung wurde gemacht, um das Problem wie oben beschrieben zu lösen, und ist darauf gerichtet, ein Halbleitermodul bereitzustellen, das imstande ist, die Feuchtigkeitsbeständigkeit zu verbessern.
  • Ein Halbleitermodul gemäß der vorliegenden Offenbarung umfasst ein Gehäuse, einen Halbleiterchip, der innerhalb des Gehäuses vorgesehen ist, ein Versiegelungsmaterial, das in das Innere des Gehäuses eingespritzt ist, um den Halbleiterchip zu versiegeln, und einen Deckel, der innerhalb des Gehäuses so vorgesehen ist, dass er eine obere Oberfläche des Versiegelungsmaterials berührt, wobei ein angeschrägter Teilbereich an einem Endteilbereich des Deckels auf einer Seite der oberen Oberfläche vorgesehen ist, ein Spalt zwischen einer seitlichen Oberfläche des Endteilbereichs des Deckels und einer Oberfläche der Innenseite des Gehäuses vorgesehen ist und das Versiegelungsmaterial durch den Spalt zum angeschrägten Teilbereich hochkriecht.
  • In der vorliegenden Offenbarung ist der angeschrägte Teilbereich am Endteilbereich des Deckels auf der Seite der oberen Oberfläche vorgesehen, ist der Spalt zwischen der seitlichen Oberfläche des Endteilbereichs des Deckels und der Oberfläche der Innenseite des Gehäuses vorgesehen und kriecht das Versiegelungsmaterial durch den Spalt zum angeschrägten Teilbereich hoch. Da es auf diese Weise möglich ist, leicht zu bestätigen, dass das Innere des Gehäuses mit dem Versiegelungsmaterial so gefüllt ist, dass keine Luftblasen enthalten sind, ist es möglich, das Eindringen von Feuchtigkeit aus Luftblasen zu verhindern. Da es nicht notwendig ist, ein Harz einzuspritzen, kann ferner eine Fläche des Spalts reduziert werden. Da es möglich ist, durch Reduzieren einer Fläche einer Route für das Eindringen von Feuchtigkeit die Feuchtigkeitspermeabilität zu reduzieren, wird daher ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit zu verbessern.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung umfassender zeigen.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht.
    • 2 ist eine Draufsicht, die das Halbleitermodul gemäß der ersten Ausführungsform veranschaulicht.
    • 3 ist eine vergrößerte Draufsicht eines mit einer gestrichelten Linie in 2 umschlossenen Teilbereichs.
    • 4 ist eine Querschnittsansicht, die einen Herstellungsprozess des Halbleitermoduls gemäß der ersten Ausführungsform veranschaulicht.
    • 5 ist eine Querschnittsansicht, die einen Herstellungsprozess des Halbleitermoduls gemäß der ersten Ausführungsform veranschaulicht.
    • 6 ist eine Querschnittsansicht, die einen Herstellungsprozess des Halbleitermoduls gemäß der ersten Ausführungsform veranschaulicht.
    • 7 ist eine Querschnittsansicht, die einen Deckel eines Halbleitermoduls gemäß einer zweiten Ausführungsform veranschaulicht.
    • 8 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der zweiten Ausführungsform veranschaulicht.
    • 9 ist eine Querschnittsansicht, die einen Herstellungsprozess des Halbleitermoduls gemäß der zweiten Ausführungsform veranschaulicht.
    • 10 ist eine perspektivische Ansicht, die eine Seite der unteren Oberfläche eines Deckels eines Halbleitermoduls gemäß einer dritten Ausführungsform veranschaulicht.
    • 11 ist eine Draufsicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht.
    • 12 ist eine Querschnittsansicht entlang I-II in 11.
    • 13 ist eine Seitenansicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht.
    • 14 ist eine Unteransicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht.
    • 15 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer vierten Ausführungsform veranschaulicht.
    • 16 ist eine Querschnittsansicht entlang I-II in 15.
    • 17 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der vierten Ausführungsform veranschaulicht.
    • 18 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer fünften Ausführungsform veranschaulicht.
    • 19 ist eine Querschnittsansicht entlang I-II in 18.
    • 20 ist eine Querschnittsansicht des Halbleitermoduls gemäß der fünften Ausführungsform.
    • 21 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer sechsten Ausführungsform veranschaulicht.
    • 22 ist eine Querschnittsansicht entlang I-II in 21.
    • 23 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der sechsten Ausführungsform veranschaulicht.
    • 24 ist eine Querschnittsansicht, die den Aspekt veranschaulicht, bei dem der Deckel des Halbleitermoduls gemäß der sechsten Ausführungsform auf die obere Oberfläche des Versiegelungsmaterials aufgesetzt wird.
  • Beschreibung von Ausführungsformen
  • Ein Halbleitermodul gemäß den Ausführungsformen der vorliegenden Offenbarung wird unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht. 2 ist eine Draufsicht, die das Halbleitermodul gemäß der ersten Ausführungsform veranschaulicht. 1 ist eine Querschnittsansicht entlang I-II in 2. 3 ist eine vergrößerte Draufsicht eines mit einer gestrichelten Linie in 2 umschlossenen Teilbereichs.
  • Eine Isolierschicht 3 aus Harz oder Keramik ist auf einer Basisplatte 1 ausgebildet. Auf der Isolierschicht 3 ist eine Schaltungsstruktur 4 ausgebildet. Ein Halbleiterchip 5 ist über ein Lötmetall 6 auf der Schaltungsstruktur 4 montiert. Der Halbleiterchip 5 ist ein IGBT-Chip oder ein Dioden-Chip. Ein Gehäuse 7 ist an periphere Teilbereiche der Basisplatte 1 und der Isolierschicht 3 so gebondet, dass es die Schaltungsstruktur 4 und den Halbleiterchip 5 umschließt. Eine Anodenelektrode 8 des Gehäuses 7 ist mit einer oberen Elektrode des Halbleiterchips 5 über einen Draht 9 verbunden.
  • Ein Versiegelungsmaterial 10 wie etwa Silikongel ist in das Innere des Gehäuses 7 eingespritzt, um den Halbleiterchip 5 und den Draht 9 zu versiegeln. Ein Deckel 11 ist im Inneren des Gehäuses 7 so vorgesehen, dass er eine obere Oberfläche des Versiegelungsmaterials 10 berührt. Ein angeschrägter Teilbereich 12 ist an einem Endteilbereich des Deckels 11 auf einer Seite der oberen Oberfläche vorgesehen. Zwischen einer seitlichen Oberfläche des Endteilbereichs des Deckels 11 und einer Oberfläche der Innenseite des Gehäuses 7 ist ein Spalt 13 vorgesehen. Das Versiegelungsmaterial 10 kriecht durch den Spalt 13 zum angeschrägten Teilbereich 12 hoch.
  • 4 bis 6 sind Querschnittsansichten, die einen Herstellungsprozess des Halbleitermoduls gemäß der ersten Ausführungsform veranschaulichen. Zunächst wird, wie in 4 veranschaulicht ist, das Versiegelungsmaterial 10 in das Innere des Gehäuses 7 eingespritzt, um den Halbleiterchip 5 und den Draht 9 zu versiegeln. Wie in 5 veranschaulicht ist, wird dann der Deckel 11 auf die obere Oberfläche des Versiegelungsmaterials 10 aufgesetzt. Zu dieser Zeit besteht eine Möglichkeit, dass Luftblasen an der Grenzfläche des Deckels 11 und des Versiegelungsmaterials 10 ausgebildet werden können. Falls Luftblasen im Innern des Versiegelungsmaterials 10 vorhanden sind, werden sie eine Route für das Eindringen von Feuchtigkeit. Selbst wenn Luftblasen ausgebildet werden, werden die Luftblasen jedoch, indem man den Deckel 11 auf die Seite des Versiegelungsmaterials 10 drückt, durch den Spalt 13 zwischen dem Gehäuse 7 und dem Deckel 11 abgeführt. Daher ist es möglich, einen Zustand zu gewährleisten, in dem im gehärteten Versiegelungsmaterial 10 keine Luftblasen enthalten sind.
  • Wenn der Deckel 11, wie in 6 veranschaulicht ist, auf die Seite des Versiegelungsmaterials 10 gedrückt wird, kriecht ferner das Versiegelungsmaterial 10 durch den Spalt 13 zum angeschrägten Teilbereich 12 des Deckels 11 hoch. Indem man diesen Aspekt beobachtet, ist es möglich, leicht zu bestätigen, dass das Innere des Gehäuses 7 mit dem Versiegelungsmaterial 10 so gefüllt ist, dass keine Luftblasen enthalten sind. Daher wird ein Prozess, um die Ausführung des gehärteten Versiegelungsmaterials 10 mit Röntgenstrahlen oder dergleichen zu bestätigen, unnötig. Da zwischen dem Versiegelungsmaterial 10 und dem Deckel 11 keine Luftblasen eingeschlossen sind, ist es ferner möglich, das Eindringen von Feuchtigkeit aus Luftblasen zu verhindern.
  • Feuchtigkeit dringt in das Innere des Gehäuses 7 von der oberen Oberfläche des Versiegelungsmaterials 10 aus ein, die mit der Atmosphäre Kontakt hat. Indes wird in der vorliegenden Ausführungsform der Spalt 13 zwischen dem Gehäuse 7 und dem Deckel 11 eine Route für das Eindringen von Feuchtigkeit. In der verwandten Technik ist es, da es notwendig ist, einen Durchmesser eines Einlasses, der an einem Deckel zum Einspritzen eines Harzes vorgesehen ist, gleich 5 mm oder größer auszubilden, unmöglich, eine Fläche einer Route für das Eindringen von Feuchtigkeit vom Einlass zu reduzieren. Im Gegensatz dazu ist es, da es in der vorliegenden Ausführungsform nicht notwendig ist, ein Harz durch den Spalt 13 einzuspritzen, möglich, eine Fläche zu reduzieren. Da es möglich ist, die Feuchtigkeitspermeabilität durch Reduzieren einer Fläche der Route für das Eindringen von Feuchtigkeit zu verringern, wird daher ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit zu verbessern.
  • Falls beispielsweise das Versiegelungsmaterial 10 mit geringer Viskosität genutzt wird, kann eine Öffnung durch den Spalt 13 ein Rechteck von annähernd 2 mm × 1 mm sein. Hier ist 2 mm eine Breite des Innenraums des Gehäuses 7 oder des Deckels 11 und 1 mm ist eine Breite des Spalts 13. Ein unterer Grenzwert der Breite des Spalts 13, der erforderlich ist, um das Versiegelungsmaterial 10 durch den Spalt 13 zum angeschrägten Teilbereich 12 hochkriechen zu lassen, ist jedoch nicht auf 1 mm beschränkt und hängt von verschiedenen Elementen wie etwa der Viskosität des Versiegelungsmaterials 10 und einer auf den Deckel 11 anzuwendenden Druckkraft ab. Falls ein Harz mit einer extrem geringen Viskosität als das Versiegelungsmaterial 10 verwendet wird, kann, selbst wenn die Breite des Spalts 13 gleich 0,5 mm oder geringer ist, das Versiegelungsmaterial 10 durch den Spalt 13 zum angeschrägten Teilbereich 12 hochkriechen. Um das Eindringen von Feuchtigkeit zu unterdrücken, wird indes die Breite des Spalts 13 vorzugsweise gleich 2 mm oder geringer festgelegt. Ein oberer Grenzwert der Breite des Spalts 13 hängt jedoch von verschiedenen Elementen wie etwa einer Größe des Halbleitermoduls, einem Typ des zu verwendenden Deckels 11, einem Bauteil wie etwa dem Halbleiterchip 5, für den man die Feuchtigkeitsabsorption unterdrücken möchte, und eine Dicke des Versiegelungsmaterials 10 ab.
  • Zweite Ausführungsform
  • 7 ist eine Querschnittsansicht, die einen Deckel eines Halbleitermoduls gemäß einer zweiten Ausführungsform veranschaulicht. 8 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der zweiten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist an einer unteren Oberfläche des Deckels 11 ein konischer vorstehender Teilbereich 14 vorgesehen, dessen zentraler Teilbereich in Richtung des Versiegelungsmaterials 10 vorsteht.
  • 9 ist eine Querschnittsansicht, die einen Herstellungsprozess des Halbleitermoduls gemäß der zweiten Ausführungsform veranschaulicht. Selbst wenn an der Grenzfläche zwischen dem Versiegelungsmaterial 10 und dem Deckel 11 Luftblasen ausgebildet werden, wenn der Deckel 11 auf die obere Oberfläche des Versiegelungsmaterials 10 aufgesetzt wird, werden die Luftblasen entlang dem angeschrägten Teilbereich des vorstehenden Teilbereichs 14 herausgedrückt und durch den Spalt 13 zwischen dem Gehäuse 7 und dem Deckel 11 abgeführt. Auf diese Weise wird die Fähigkeit zum Abführen von Luftblasen höher als diejenige in der ersten Ausführungsform. Ferner ist es möglich, eine Fläche des Spalts 13 zu reduzieren. Infolgedessen wird ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit weiter zu verbessern.
  • Dritte Ausführungsform
  • 10 ist eine perspektivische Ansicht, die eine Seite der unteren Oberfläche eines Deckels eines Halbleitermoduls gemäß einer dritten Ausführungsform veranschaulicht. 11 ist eine Draufsicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht. 12 ist eine Querschnittsansicht entlang I-II in 11. 13 ist eine Seitenansicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht. 14 ist eine Unteransicht, die den Deckel des Halbleitermoduls gemäß der dritten Ausführungsform veranschaulicht.
  • Ein Strömungskanal 15, durch den das Versiegelungsmaterial 10 in Richtung des Endteilbereichs des Deckels 11 strömt, ist auf einer unteren Oberfläche des Deckels 11 vorgesehen. Wände, um eine Richtung einzuschränken, in der das Versiegelungsmaterial 10 strömt, sind an beiden Seiten des Strömungskanals 15 vorgesehen. Der Spalt 13 zwischen dem Gehäuse 7 und dem Deckel 11 ist an einer Spitze des Strömungskanals 15 ausgebildet. Hier strömt das Versiegelungsmaterial 10 entlang dem angeschrägten Teilbereich des vorstehenden Teilbereichs 14 in Richtung des gesamten Umfangs des Deckels 11, während eine Strömungsrichtung nicht beschränkt ist. Im Gegensatz dazu strömt das Versiegelungsmaterial 10 entlang dem Strömungskanal 15 in Richtung des Spalts 13.
  • Indem man den Strömungskanal 15 wie oben beschrieben vorsieht, wird die Fähigkeit zum Abführen von Luftblasen weiter erhöht. Ferner ist es möglich, eine Fläche des Spalts 13 weiter zu reduzieren. Infolgedessen wird ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit weiter zu verbessern.
  • Vierte Ausführungsform
  • 15 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer vierten Ausführungsform veranschaulicht. 16 ist eine Querschnittsansicht entlang I-II in 15. 17 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der vierten Ausführungsform veranschaulicht. Ein konischer konkaver Teilbereich 16, der vom Umfang aus in Richtung der Mitte konkav ist, ist auf einer unteren Oberfläche des Deckels 11 vorgesehen. Ein Loch 17, das in Dickenrichtung den Deckel 11 durchdringt, ist an einem Scheitel des konkaven Teilbereichs 16 vorgesehen.
  • Selbst wenn an der Grenzfläche zwischen dem Versiegelungsmaterial 10 und dem Deckel 11 Luftblasen ausgebildet werden, wenn der Deckel 11 auf die obere Oberfläche des Versiegelungsmaterials 10 aufgesetzt wird, werden die Luftblasen entlang dem angeschrägten Teilbereich des konischen konkaven Teilbereichs 16 herausgedrückt und aus dem Loch 17 abgeführt. Falls das Versiegelungsmaterial 10 mit einer geringen Viskosität verwendet wird, können Luftblasen durch das Loch 17 mit einem Durchmesser von annähernd 2 mm ausreichend abgeführt werden. Jedoch hängt ein unterer Grenzwert des Durchmessers des Lochs 17, durch das Luftblasen abgeführt werden können, von verschiedenen Elementen ab. Um das Eindringen von Feuchtigkeit zu unterdrücken, wird indes der Durchmesser des Lochs 17 gleich 5 mm oder geringer festgelegt. Ein oberer Grenzwert des Durchmessers des Lochs hängt jedoch von verschiedenen Elementen ab.
  • Da der Durchmesser des Lochs 17 wie oben beschrieben verkleinert werden kann, ist es möglich, eine Fläche einer Route für das Eindringen von Feuchtigkeit zu reduzieren, so dass die Feuchtigkeitspermeabilität eines Teilbereichs, wo eine Fläche reduziert ist, verringert wird. Daher wird ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit zu verbessern. Da es nicht notwendig ist, den Spalt 13 zwischen dem Gehäuse 7 und dem Deckel 11 vorzusehen, wird ferner die Flexibilität im Entwurf erhöht.
  • Fünfte Ausführungsform
  • 18 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer fünften Ausführungsform veranschaulicht. 19 ist eine Querschnittsansicht entlang I-II in 19. 20 ist eine Querschnittsansicht des Halbleitermoduls gemäß der fünften Ausführungsform. Zwei konische konkave Teilbereiche 16 und zwei Löcher 17 sind am Deckel 11 vorgesehen.
  • Falls die Höhe des konischen konkaven Teilbereichs 16 aufgrund der Spezifikation einer Größe des Halbleitermoduls nicht erhöht werden kann, wird am Deckel 11 eine Vielzahl an konkaven Teilbereichen 16 und Löchern 17 vorgesehen. Auf diese Weise wird, da der Gradient des angeschrägten Teilbereichs des konkaven Teilbereichs 16 größer wird, die Fähigkeit zum Abführen von Luftblasen erhöht. Falls der Draht 9 innerhalb des Gehäuses 7 um einen peripheren Teilbereich des Deckels 11 herum gelegen ist, wird ferner, da es möglich ist, den konischen konkaven Teilbereich 16 unter Umgehung des Drahts 9 auszubilden, die Flexibilität im Entwurf zu erhöhen.
  • Sechste Ausführungsform
  • 21 ist eine Draufsicht, die einen Deckel eines Halbleitermoduls gemäß einer sechsten Ausführungsform veranschaulicht. 22 ist eine Querschnittsansicht entlang I-II in 21. 23 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der sechsten Ausführungsform veranschaulicht. Das Loch 17 enthält ein erstes Loch 17a auf der Seite der unteren Oberfläche des Deckels 11 und ein zweites Loch 17b, das auf der Seite der oberen Oberfläche des Deckels 11 bezüglich des ersten Lochs 17a positioniert ist und dessen Öffnungsfläche größer als diejenige des ersten Lochs 17a ist. Daher ist die Öffnungsfläche des Lochs 17 auf der Seite der oberen Oberfläche des Deckels 11 größer als auf der Seite der unteren Oberfläche des Deckels 11. Man beachte, dass eine Konfiguration des Lochs 17 nicht auf eine Konfiguration beschränkt ist, bei der das Loch 17 zwei Löcher mit unterschiedlichen Öffnungsflächen umfasst, und eine Konfiguration sein kann, bei der das Loch in einer angeschrägten Form ausgebildet ist.
  • 24 ist eine Querschnittsansicht, die den Aspekt veranschaulicht, bei dem der Deckel des Halbleitermoduls gemäß der sechsten Ausführungsform auf die obere Oberfläche des Versiegelungsmaterials aufgesetzt ist. Wenn der Deckel 11 auf die Seite des Versiegelungsmaterials 10 gedrückt wird, kriecht das Versiegelungsmaterial 10 zum zweiten Loch 17b hoch, das auf der Seite der oberen Oberfläche des Deckels 11 gelegen ist und dessen Öffnungsfläche größer ist. Indem man diesen Aspekt beobachtet, ist es möglich, leicht zu bestätigen, dass das Innere des Gehäuses 7 voll mit dem Versiegelungsmaterial 10 gefüllt ist. Deshalb wird der Prozess zum Bestätigen der Ausführung des gehärteten Versiegelungsmaterials 10 mit einem Röntgenstrahl oder dergleichen unnötig. Ferner gibt es keinen Spalt zwischen dem Versiegelungsmaterial 10 und dem Deckel 11, und es ist möglich, das Eindringen von Feuchtigkeit durch den Spalt zu verhindern.
  • Man beachte, dass es in den ersten bis sechsten Ausführungsformen auch möglich ist, einen Deckel 11 zu verwenden, der für sichtbares Licht transparent ist. Auf diese Weise wird die Sichtbarkeit in Bezug darauf, ob Luftblasen vorhanden sind oder nicht, verbessert, so dass es einfach wird, eine Anomalie zu detektieren, wenn eine Anomalie des Eindringens von Luftblasen auftritt. Ferner ist es auch möglich, als das Versiegelungsmaterial 10 statt eines Silikongels ein Epoxidharz zu verwenden, das eine hohe Widerstandsfähigkeit gegen Feuchtigkeitsabsorption aufweist. Auf diese Weise wird ein Umfang des Eindringens von Feuchtigkeit in das Innere des Halbleitermoduls weiter reduziert, so dass es möglich ist, die Feuchtigkeitsbeständigkeit zu verbessern.
  • Der Halbleiterchip 5 ist nicht auf einen aus Silizium gebildeten Chip beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Ein aus solch einem Halbleiter mit breiter Bandlücke gebildeter Halbleiterchip weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann folglich miniaturisiert werden. Die Verwendung solch eines miniaturisierten Halbleiterchips ermöglicht die Miniaturisierung und hohe Integration des Halbleitermoduls, in dem der Halbleiterchip integriert ist. Da der Halbleiterchip eine hohe Wärmebeständigkeit aufweist, kann ferner eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da der Halbleiterchip einen geringen Leistungsverlust und einen hohen Wirkungsgrad aufweist, kann ferner ein hocheffizientes Halbleitermodul erreicht werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 7. Januar 2020 eingereichten japanischen Patentanmeldung Nr. 2020-000963 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Verweis hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008 [0002]
    • JP 103514 A [0002]
    • JP 2020000963 [0031]

Claims (9)

  1. Halbleitermodul, aufweisend: ein Gehäuse (7); einen Halbleiterchip (5), der innerhalb des Gehäuses (7) vorgesehen ist; ein Versiegelungsmaterial (10), das in das Innere des Gehäuses (7) eingespritzt ist und den Halbleiterchip (5) versiegelt; und einen Deckel (11), der innerhalb des Gehäuses (7) vorgesehen ist und eine obere Oberfläche des Versiegelungsmaterials (10) berührt, wobei ein angeschrägter Teilbereich (12) an einem Endteilbereich des Deckels (11) auf einer Seite der oberen Oberfläche vorgesehen ist, ein Spalt (13) zwischen einer seitlichen Oberfläche des Endteilbereichs des Deckels (11) und einer Oberfläche der Innenseite des Gehäuses (7) vorgesehen ist und das Versiegelungsmaterial (10) durch den Spalt (13) zum angeschrägten Teilbereich (12) hochkriecht.
  2. Halbleitermodul nach Anspruch 1, wobei ein konischer vorstehender Teilbereich (14), dessen zentraler Teilbereich vorsteht, an einer unteren Oberfläche des Deckels (11) vorgesehen ist.
  3. Halbleitermodul nach Anspruch 1 oder 2, wobei ein Strömungskanal (15), durch den das Versiegelungsmaterial (10) in Richtung des Endteilbereichs des Deckels (11) strömt, auf einer unteren Oberfläche des Deckels (11) vorgesehen ist.
  4. Halbleitermodul, aufweisend: ein Gehäuse (7); einen Halbleiterchip (5), der innerhalb des Gehäuses (7) vorgesehen ist; ein Versiegelungsmaterial (10), das in das Innere des Gehäuses (7) eingespritzt ist und den Halbleiterchip (5) versiegelt; und einen Deckel (11), der innerhalb des Gehäuses (7) vorgesehen ist und eine obere Oberfläche des Versiegelungsmaterials (10) berührt, wobei ein konischer konkaver Teilbereich (16) auf einer unteren Oberfläche des Deckels (11) vorgesehen ist und ein Loch (17), das den Deckel (11) in einer Dickenrichtung durchdringt, an einem Scheitel des konkaven Teilbereichs (16) vorgesehen ist.
  5. Halbleitermodul nach Anspruch 4, wobei eine Vielzahl der konischen Teilbereiche (16) und der Löcher (17) am Deckel (11) vorgesehen ist.
  6. Halbleitermodul nach Anspruch 4 oder 5, wobei eine Öffnungsfläche des Lochs (17) auf einer Seite der oberen Oberfläche des Deckels (11) größer als auf einer Seite der unteren Oberfläche des Deckels (11) ist.
  7. Halbleitermodul nach einem der Ansprüche 1 bis 6, wobei der Deckel (11) transparent ist.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 7, wobei das Versiegelungsmaterial (10) ein Epoxidharz ist.
  9. Halbleitermodul nach einem der Ansprüche 1 bis 8, wobei der Halbleiterchip (5) aus einem Halbleiter mit breiter Bandlücke gebildet ist.
DE102020122788.4A 2020-01-07 2020-09-01 Halbleitermodul Pending DE102020122788A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020000963A JP7247124B2 (ja) 2020-01-07 2020-01-07 半導体モジュール
JP2020-000963 2020-01-07

Publications (1)

Publication Number Publication Date
DE102020122788A1 true DE102020122788A1 (de) 2021-07-08

Family

ID=76432379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122788.4A Pending DE102020122788A1 (de) 2020-01-07 2020-09-01 Halbleitermodul

Country Status (4)

Country Link
US (1) US11587841B2 (de)
JP (1) JP7247124B2 (de)
CN (1) CN113161296A (de)
DE (1) DE102020122788A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113916068B (zh) * 2021-12-13 2022-04-12 成都瑞迪威科技有限公司 一种弹载产品抗过载灌封工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103514A (ja) 2006-10-19 2008-05-01 Yazaki Corp 電子部品装置
JP2020000963A (ja) 2018-06-26 2020-01-09 エヌ・イーケムキャット株式会社 パラジウムを非成型の活性炭粒子表面に偏在担持した活性炭触媒の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110141A (ja) * 1982-12-15 1984-06-26 Fuji Electric Co Ltd 半導体装置の製造方法
JPS60216571A (ja) 1984-04-11 1985-10-30 Mitsubishi Electric Corp 半導体装置
JP2874720B2 (ja) 1991-10-25 1999-03-24 日本電気株式会社 混成集積回路装置
JP3142398B2 (ja) * 1992-11-06 2001-03-07 三菱電機株式会社 携帯用半導体装置及びその製造方法
JPH06268102A (ja) 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
US5693981A (en) * 1993-12-14 1997-12-02 Lsi Logic Corporation Electronic system with heat dissipating apparatus and method of dissipating heat in an electronic system
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
DE10310842B4 (de) * 2003-03-11 2007-04-05 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US7250576B2 (en) * 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US20080042302A1 (en) * 2006-08-16 2008-02-21 Crispell Robert B Plastic overmolded packages with molded lid attachments
US7989942B2 (en) * 2009-01-20 2011-08-02 Altera Corporation IC package with capacitors disposed on an interposal layer
US20140167243A1 (en) * 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
GB2514547A (en) * 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
JP2017107915A (ja) * 2015-12-07 2017-06-15 株式会社デンソー 電子回路装置
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
DE112018007723T5 (de) 2018-06-12 2021-02-25 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandlervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103514A (ja) 2006-10-19 2008-05-01 Yazaki Corp 電子部品装置
JP2020000963A (ja) 2018-06-26 2020-01-09 エヌ・イーケムキャット株式会社 パラジウムを非成型の活性炭粒子表面に偏在担持した活性炭触媒の製造方法

Also Published As

Publication number Publication date
JP2021111655A (ja) 2021-08-02
US20210210401A1 (en) 2021-07-08
CN113161296A (zh) 2021-07-23
US11587841B2 (en) 2023-02-21
JP7247124B2 (ja) 2023-03-28

Similar Documents

Publication Publication Date Title
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE2636214C2 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE3410427A1 (de) Hochleistungs-metalloxyd-feldeffekttransistor
DE102008032711A1 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE112011105785B4 (de) Halbleitervorrichtung
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102009043441A1 (de) Halbleitermodul
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE1961314A1 (de) Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2021691A1 (de) Halbleiter-Bauelement
DE10205870A1 (de) Halbleiterbauelement mit einer Siliziumcarbidschicht mit vorbestimmtem Leitfähigkeitstyp und Moduleinheit, die das Halbleiterbauelement aufweist
DE112016007464T5 (de) Halbleitervorrichtung
DE102020122788A1 (de) Halbleitermodul
DE102020122125A1 (de) Halbleitermodul
DE1514008B2 (de) Flaechentransistor
DE112015006115T5 (de) Leadframe und Chipgehäuse mit Leadframe
DE3331631C2 (de)
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE19959248A1 (de) Isolationsverbesserung bei Hochleistungs-Halbleitermodulen
DE102020120481A1 (de) Halbleitervorrichtung
DE102020202490A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
DE102020114480A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: MITSUBISHI ELECTRIC CORPORATION, JP

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORPORATION, TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R084 Declaration of willingness to licence