DE3410427A1 - Hochleistungs-metalloxyd-feldeffekttransistor - Google Patents

Hochleistungs-metalloxyd-feldeffekttransistor

Info

Publication number
DE3410427A1
DE3410427A1 DE19843410427 DE3410427A DE3410427A1 DE 3410427 A1 DE3410427 A1 DE 3410427A1 DE 19843410427 DE19843410427 DE 19843410427 DE 3410427 A DE3410427 A DE 3410427A DE 3410427 A1 DE3410427 A1 DE 3410427A1
Authority
DE
Germany
Prior art keywords
area
pad
field effect
source
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843410427
Other languages
English (en)
Other versions
DE3410427C2 (de
Inventor
Alexander Hermosa Beach Lidow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23894146&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3410427(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE3410427A1 publication Critical patent/DE3410427A1/de
Application granted granted Critical
Publication of DE3410427C2 publication Critical patent/DE3410427C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Hochleistungs-Metalloxyd-Feldeffekttransistor
Die Erfindung "bezieht sich auf einen Hochleistungs-Metalloxyd-Feldeffekttransistor der im Oberbegriff des Anspruchs 1 angegebenen Art.
Hochleistungs-Metalloxyd-Feldeffekttransistoren (MOSFETs), die typischerweise vom vertikalen Leitfähigkeitstyp sind, sind gut bekannt. Allgemein bestehen derartige Bauelemente aus einer großen Anzahl, beispielsweise von mehr als 5000, Zellen auf einer einzigen kleinen Halbleiterplättchen-Fläche, wobei diese Zellen alle elektrisch parallelgeschaltet sind. Typischerweise kann jede Zelle aus einem Basisfcereich bestehen, der in eine Oberfläche des Haupt-Halbleiterplättchens oder Chips eindiffundiert ist. Ein Souree-Bereich ist innerhalb jedes Basisbereiches ausgebildet und bildet einen üblichen MOSFET-Kanal. Jeder MOSFET-Kanal liegt unter einem üblichen MOSFET-Gate, das aus Polysilizium gebildet sein kann. Die Gate-Elemente sind miteinander verbunden und können mit einem gemeinsamen Gate-Elektroden-Kissen verbunden sein, das auf einer Oberfläche des Halbleiterplättchens zugänglich ist und an dem eine geeignete Gate-Verbindung hergestellt werden kann. In gleicher Weise sind alle Source-Bereiche in üblicher Weise mit einer einzigen Flächenelektrode verbunden, die über der gesamten Halbleiterplättchen-Oberflache liegt und die sich zu einem Source-Elektroden-Kissen erstreckt, um einen leichten Anschluß an die
Source-Elektrode des Bauelementes zu ermöglichen. Die Elektroden-Kissen sind normalerweise oberhalb einer Oxydschicht gehaltert, die zwischen der Kissenoberfläche und der darunterliegenden Silizium-Halbleiterplättchen-Oberflache angeordnet ist. Üblicherweise weist das Silizium unterhalb der Kissenbereiche den gleichen Leitfähigkeitstyp auf wie die Basisbereiche der Zellen.
Die Source-Elektrode, die mit jedem der Source-Bereiche innerhalb jedes Basisbereiches in Kontakt steht, steht weiterhin mit einem Mittelteil des Basisbereiches der Zelle in Kontakt. Entsprechend wirkt das Gesamt-Bauteil als Bauteil mit einer einzigen Grenzschicht oder als Diode, wenn die Source-Elektrode eine erste Polarität aufweist, während das Bauelement als MOSFET wirkt, wenn die Source-Elektrode die andere Polarität aufweist. Es wurde festgestellt, daß MOSFET-Bauelemente mit dem vorstehend beschriebenen Aufbau unter bestimmten Schaltungsbedingungen beim Betrieb in einer Diodenbetriebsart aus- ^ fallen können. Bei einer Überprüfung wurde festgestellt, daß der Ausfall in den Zellenelementen um den Umfang der Elektrodenkissen herum aufgetreten war.
Der Erfindung liegt die Aufgabe zugrunde, einen Hochleistungs-Metalloxyd-Feldeffekttransistor zu schaffen, bei dem beim Diodenbetrieb kein Ausfall oder keine Zerstörung des Bauelementes auftritt.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung ergeben sich aus den Unteransprüchen.
Der erfindungsgemäße Hochleistungs-Metalloxyd-Feldeffekttransistor weist eine neuartige Verbindung des Umfanges der Elektroden-Kissen direkt mit dem darunterliegenden Silizium auf, so daß ein Ausfall des Bauelementes verhindert wird, wenn es in einer Diodenbetriebsart betrieben wird.
Bei der Untersuchung des Problems des Ausfalls von Feldeffekttransistoren in der Diodenbetriebsweise wurde festgestellt, daß, wenn das Bauelement als MOSFET arbeitet, es als Majoritätsträger-Bauelement wirkt, so daß jede der Zellen, die parallel zueinander geschaltet sind, lediglich den entsprechenden Anteil des Laststromes führen. Wenn das Bauelement jedoch als Diode betrieben wird, wird es als Minoritätsträger-Bauelement betrieben, und es besteht die Neigung, daß Dioden, die einen größeren Strom führen als andere, örtlich erhitzt werden. Dies führt dazu, daß sie noch mehr Strom führen, und dieser Vorgang setzt sich fort, bis bestimmte einzelne Zellen einen ausreichenden Strom führen, um das Bauelement zu zerstören. Es wurde festgestellt, daß diese Neigung einzelner Zellen, einen immer größeren Anteil des Stromes auf sich zu ziehen, bei denjenigen Zellenelementen besonders ausgeprägt ist, die benachbart zu den Rändern der Anschlußkissen des Bauelementes angeordnet sind. Es wurde festgestellt, daß der Grund hierfür darin liegt, daß der Bereich unterhalb der Anschlußkissen dazu neigt, während des Betriebs des Bauteils in geringem Ausmaß Träger in den darunterliegenden Bereich zu injizieren. Venn das Bauelement dann als Diode betrieben wird, so werden die
in den Bereich unter dem Umfang des Anschlußkissens injizierten Träger sehr schnell von den "benachbarten Zellenelementen aufgefangen, die als einzelne parallele Dioden wirken, weil diese Zellenelemente fest mit der Source-Elektrode verbunden sind. Die Bereiche unter den Anschlußkissen können diesen Strom jedoch nicht auffangen, weil sie nicht fest mit der Source-Elektrode verbunden sind. Entsprechend werden diese Dioden unmittelbar benachbart zu den Anschlußkissenrändern sofort stärker leitend als die vom Umfang der Anschlußkissen entfernten Zellen, so daß sie einen noch größeren Anteil des Stromes des gesamten Bauelementes führen, bis die Zellen ausfallen.
Auf der Grundlage der Feststellung des vorstehenden Problems, bei dem ein Ausfall des Bauelementes in der Diodenbetriebsweise durch Ausfall der Zellenelemente hervorgerufen wurde, die die Anschlußkissen umgeben, wurde eine Anzahl von direkten Verbindungspunkten zwischen der Source-Elektrode und der darunterliegenden Silizium-Oberfläche vollständig um den Umfang der Source- und Gate-Anschlußkissen herum hergestellt. Durch die Herstellung dieser direkten Verbindung wird das unmittelbar unter den Kissen liegende Material vom Basis-Typ zu einem sehr wirkungsvollen Kollektor für Minoritätsträger, die vorher während des Betriebes des Gesamt-Bauelementes als Diode unter die Anschlußkissen injiziert wurden. Entsprechend werden diese Träger unmittelbar von dem Bereich unterhalb der Anschlußkissen aufgenommen und nicht mehr durch benachbarte Zellenelemente, so daß die benachbarten Zellenelemente nicht mehr zu wirkungsvolleren Dioden als die anderen werden, was bisher zu dem Ausfall während des
Betriebs in der Diodenbetriebsweise führte.
Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine stark vergrößerte Draufsicht auf eine Ausführungsform eines typischen MOSFET-Bauelementes mit einem Source-Anschlußkissen und einem Gate-Anschlußkissen, die für die Verbindung mit Source- und Gate-Anschlußleitungen auf der oberen Oberfläche des Bauteils zugänglich sind,
Fig. 2 eine vergrößerte Ansicht des Grenzschicht-Musters der Silizium-Oberfläche des Silizium-Halb le it erplättchens nach Fig. 1, wobei diese Ansicht eine stark vergrößerte Ansicht des Bereiches ist, der innerhalb des mit "A" bezeichneten Kreises in Fig. 1 liegt,
Fig. 3 eine Querschnittsansicht der Fig. 2 entlang der Schnittlinie 3-3 nach Fig. 2, aus der weiterhin die Anordnung der Elektroden über der Silizium-Oberfläche nach Fig. 2 zu erkennen ist,
Fig. 4- eine der Fig. 3 ähnliche Ansicht, die jedoch das Anschlußkissen auf der Oberseite und am Rand des Halbleiterplättchens zeigt.
- ίο -
In Fig. 1 ist ein Halbleiterplättchen 10 gezeigt. Dieses Halbierterplättchen kann eine Länge von -ungefähr 2,5 mm und eine Breite von ungefähr 2,5 mm aufweisen und enthält mehr als 6000 einzelne MOSFET-ZeIlen, die miteinander parallelgeschaltet sind, wie dies noch näher erläutert wird.
Die Oberfläche des Halbleiterplättchens weist ein Source-Anschlußkissen 11 auf, das eine freiliegende vergrößerte metallische Oberfläche ist, die mit einer Source-Drahtleitung verbunden werden kann. Es ist weiterhin ein Gate-Anschlußkissen 12 vorgesehen, das in gleicher Weise durch eine vergrößerte freiliegende metallische Oberfläche gebildet ist, an der eine Gate-Anschlußleitung befestigt werden kann. Die untere Oberfläche des Bauelementes nimmt eins Drain-Elektrode 13 (Fig. 3 und 4) auf.
Die Form der einzelnen MOSFET-Zeilen auf der oberen Oberfläche des Halbleiterplättchens nach Fig. 1 ist in den Fig. 2, 3 und 4 für den Fall einer hexagonalen Zellengeometrie gezeigt. Es sei bemerkt, daß irgendeine eine geschlossene Zelle bildende Geometrie für die einzelnen Zellen verwendet werden könnte, wie beispielsweise eine rechteckige oder quadratische Form. Das in den Fig. 2, 3 und 4 gezeigte Bauelement ist ein Bauelement vom N-Kanal-Typ, wobei es für den Fachmann jedoch zu erkennen ist, daß auch ein Bauelement vom P-Kanal-Typ die vorliegende Erfindung verwenden könnte.
In dem hier dargestellten Ausführungsbeispiel besteht das Halbleiterplättchen aus einem N(+)-Siliziumkörper 15, auf dem.eine N(-)-Epitaxialschicht 16 aufgewachsen ist. Die
N(_)-Schicht 16 enthält eine Vielzahl von Basis-Diffusionen, wie beispielsweise die P(+)-Basis-Diffusionen 17, 18 und 19, die in der dargestellten Weise eine hexagonale
Geometrie aufweisen. Es könnte Jedoch auch irgendeine andere Geometrie verwendet werden. Die Schicht 16 weist
weiterhin die P(+)-Diffusion 20 auf, die gleichzeitig mit den Basis-Diffusionen ausgebildet wird. Die P(+)-Diffusion 20 liegt unter dem gesamten Bereich des Source-Anschlußkissens 11 nach Fig. 1. Eine ähnliche (nicht gezeigte) P(+)-Diffusion liegt unter dem gesamten Bereich
des Gate-Anschlußkissens 12 nach Pig. 1.
Jede P(+)-Zelle, wie beispielsweise die Zellen 17,-18 und 19, nimmt eine hexagonale Source-Diffusion ein, die in
Form der Source-Diffusionen 30, 31 bzw. 32 dargestellt
ist. Eine ähnliche Anordnung von Zellen ist in Fig. 4 gezeigt, in der hexagonale P(+)-Zellen 21, 22 und 23 Source-Diffusionen 24-, 25 bzw. 26 aufnehmen. Die kreisringförmigen Bereiche zwischen dem Außenumfang der Source-Diffusionen 24, 25, 26, 30, 31 und 32 und den Basisbereichen 21, 22, 23, 17, 18 bzw. 19 bilden jeweilige hexagonale Kanäle. Jeder dieser Kanäle ist durch eine jeweilige Gate-Elektrode überdeckt, die in den Fig. 3 und 4 in Form eines Polysilizium-Gate-Gitters 40 dargestellt ist,
dessen Gitterabschnitte über jedem aer Kanäle liegen. Das Polysilizium-Gate-Gitter 40 ist über der Oberfläche des
Silizium-Halbleiterplättchens 10 gehaltert und im Ergebnis in einer gitterförmigen Siliziumoxyd-Schicht 41 eingekapselt. Es sei darauf hingewiesen, daß die Oxydschicht 41 einen Verlängerungsbereich 42 aufweist, der sich über die Oberfläche des Silizium-Halbleiterplättchens erstreckt und unter dem gesamten Bereich des
Source-Elektroden-Anschlußkissens 11 liegt. In gleicher Weise liegt die Oxydschicht 42 außerdem unter dem leitenden Material des Gate-Anschlußkissens 12.
Die Isolierschicht 41 kann aus mehreren Isolierschichten bestehen. Sie kann beispielsweise eine sehr dünne Siliziumdioxyd-Schicht von beispielsweise 1OOO α direkt unterhalb der Gate-Segmente 40 einschließen. Die obere Schicht der die Gate-Segmente einkapselnden Isolierschicht 41 kann eine im Gegenstromverfahren aufgebrachte Silox-Schicht sein, die oberhalb der Seiten des Gate-Gitters 40 und um dessen Seiten herum ausgebildet ist, um eine gute Isolierung der Gate-Elektrode 40 gegenüb-er der Source-Elektrode zu erzielen. Es ist zu erkennen, daß sich die Isolierschicht 41 lediglich über einen Teil des Außenumfanges der Source-Diffusionen 30, 31 "und 32 in Fig. 3 und 24, 25» 26 in Fig. 4 erstreckt, um einen nachfolgenden Kontakt mit diesen Source-Bereichen zu ermöglichen.
Eine Aluminium-Flächenelektrode 60 nach den Fig. 3 und 4-liegt dann über der gesamten Oberfläche des Halbleiterplättchens und ergibt einen Kontakt mit dem Innenumfang jeder der Source-Diffusionen mit dem in der Mitte angeordneten freiliegenden P(+)-Bereich der jeweiligen Basen. Die Flächenelektrode 60 ist in einen kleineren Gate-Anschlußkissen-Abschnitt 12 und die größere Source-Elektrode unterteilt, die sich bis zum Source-Anschlußkissen 11 erstreckt. Das Gate-Gitter 40 ist in geeigneter Weise mit dem Gate-Anschlußkissenbereich 12 verbunden, wie dies in der DE-OS ... (US-Patentanmeldung 451 795 vom 21. Dezember 1982) beschrieben ist. Die
Source-Elektrode erstreckt sich über den gesamten Bereich der Oxydschicht 42. Es sei weiterhin darauf hingewiesen, daß am Rand des Halbleiterplättchens gemäß Fig. 4- der Anschlußkissenteil 11 der Elektrode 60 gegenüber dem Rand des Halbleiterplättchens am Kantenabschnitt 61 zurückspringt. Eine Kanalstoppelektrode 62 ist dann in üblicher Veise vorgesehen und mit dem darunterliegenden N(-)-Material und der Drain-Elektrode 13 verbunden.
Die gesamte obere Oberfläche des Bauelementes ist mit Ausnahme der Source- und Gate-Anschlußkissen von einer Oxydschicht oder einer anderen geeigneten Isolierschicht 70 bedeckt, um die obere Oberfläche des Bauelementes zu schützen. Diese obere Isolierschicht 70 ist im Bereich des Source-Anschlußkissens 11 gemäß den Fig. 1, 3 und 4- und außerdem im Bereich des Gate-Anschlußkissens 12 entfernt .
Bei bekannten Bauelementen, dieser Art und insbesondere bei bekannten Hochleistungs-MOSFET-Bauelementen mit vertikaler Leitfähigkeit, die eine Vielzahl von parallelgeschalteten Zellen verwenden, wurde festgestellt, daß die Zellen, in manchen Fällen im Bereich benachbart zur Begrenzung des Source-Anschlußkissens 11 oder des Gate-Anschlußkissens 12 ausfallen, wenn das Bauelement in einer Diodenbetriebsweise betrieben wird. Entsprechend kann das Bauelement nach den Fig. 3 und 4- in einer MOSFET-Betriebsart oder in einer Diodenbetriebsart arbeiten, und zwar in Abhängigkeit von dem Potential der Source-Elektrode 60 und der Drain-Elektrode 13- Wenn die Drain-Elektrode 13 positiv ist und die Source-Elektrode 60 negativ, so wird die Leitfähigkeit des Bauelementes durch die
MOSFET-Betriebsart bestimmt. Wenn dann ein geeignetes Potential an die Gate-Elektrode 40 angelegt wird, so wird der Kanalbereich zwischen dem Außenumfang der einzelnen Source-Bereiche und dem Außenumfang der jeweiligen Basisbereiche invertiert, so daß ein Leitfähigkeitspfad von der Drain-Elektrode 13 zur Source-Elektrode 60 gebildet wird, wenn ein Gate-Potential angelegt wird. Wenn die Source- und Drain-Potentiale jedoch umgekehrt werden und die Source-Elektrode 60 positiv ist, so arbeitet das gesamte Bauelement in Form einer in Durchlaßrichtung vorgespannten Diode, deren Dioden-Grenzschicht zwischen den P(+)-Basisbereichen und den N(-)-Körperhauptteilen gebildet ist.
Wenn das Bauelement als Diode arbeitet, leiten alle 6000 oder mehr Zellen des Bauelementes den Strom parallel. Der Ausfall der Diodenelemente, die den Umfang der Anschlußkissen umgeben, war solange unerklärlich, bis festgestellt wurde, daß der P(+)-Bereich 20, der sehr schwach mit dem Anschlußkissen 11 verbunden war, während des Betriebes des Bauelementes als MOSFET-Transistor in geringem Ausmaß Minoritätsträger in den N(-)-Körper injizierte. Wenn sich das Potential zwischen der Source-Elektrode 60 und der Drain-Elektrode 13 umkehrte, war die durch den Bereich 20 gebildete Grenzschicht nicht in der Lage, diese injizierten Träger in wirkungsvoller Weise aufzufangen, so daß diese Träger vorzugsweise in die einzelnen Zellen bewegt wurden, die das Kissen umgaben, wie beispielsweise die Zellen, die die Source-Bereiche 32 und 26 in den Fig. 3 bzw. 4 einschließen. Diese Zellen konnten ohne weiteres die Träger auffangen, die vorher von dem Bereich 30 injiziert wurden, weil sie sehr fest mit der
Source-Elektrode 60 verbunden sind. Entsprechend bildeten sie wirkungsvollere Dioden als die anderen Dioden, die weiter von dem Anschlußkissen 11 entfernt sind. Weil das Bauelement im Betrieb als Diode als Minoritätsträger-Bauelement arbeitet, neigten diese Zellen dazu, sehr schnell zunehmend mehr als ihren eigentlichen Anteil des durch das Bauelement fließenden Stromes zu leiten, bis sie ausfielen.
Erfindungsgemäß ist eine direkte elektrische Verbindung von der Source-Elektrode 60 am Umfang des Anschlußkissens 11 zum TJmfang des darunterliegenden P(+)-Bereiches 20 ausgebildet, um diesen zu einem wirkungsvolleren Minoritätsträger-Kollektor zu machen, wenn das Bauelement in der Diodenbetriebsweise betrieben wird. In ähnlicher Weise wird eine Verbindung von der Source-Elektrode 60 am Umfang des Gate-Anschlußkissens 12 zum darunterliegenden P(+)-Bereich hergestellt.
Beispielsweise ist, wie dies in den Fig. 2, 3 "und 4 dargestellt ist, eine Vielzahl von Öffnungen in der Oxydschicht 4-2 an Bereichen ausgebildet, die insbesondere in Fig. 2 durch die Bezugsziffern 80, 81 und 82 bezeichnet sind und die um den Umfang des Anschlußkissens herum angeordnet sind. Damit wird während der Zeit, zu der die Metallelektrode 60 über die Oberfläche des Bauelementes aufgebracht wird, eine Verbindung, wie sie durch den Verbindungspunkt 86 in Fig. 3 gezeigt ist, am Bereich 82 zum P(+)-Bereich 20 hergestellt. Eine ähnliche Öffnung 90 ist am Bereich des Source-Anschlußkissens 11 ausgebildet, durch den hindurch der Schnitt nach Fig. 4- gelegt wurde, so daß sich eine Verbindung 91 von der Source-Elektrode
60 zum darunterliegenden P(+)-Bereich 20 durch den Verbindungspunkt 91 ergibt.
Die Anzahl oder der Abstand der Verbindungspunkte ist nicht kritisch. Es hat sich als befriedigend herausgestellt, einen Verbindungspunkt an einem Punkt benachbart ungefähr zu jedem zweiten Zellenelement herzustellen. Eine ähnliche Anordnung von Verbindungspunkten von der Source-Elektrode, die den Außenumfang des Gate-Anschlußkissens 12 umgibt, zum darunterliegenden P(+)-Bereich unterhalb des Gate-Anschlußkissens und durch das den Abstand aufrechterhaltende Oxyd ist ebenfalls vorgesehen, jedoch nicht dargestellt.
In einem als Beispiel ausgeführten Bauelement hatte das Source-Anschlußkissen 11 die Abmessungen von 0,75 x 0,625 mm. Ungefähr vierzig Verbindungspunkte umgaben den Umfang des Source-Anschlußkissens, wobei diese Verbindungspunkte einen Abstand von 0,075 mm voneinander aufwiesen. Die Verbindungspunkte können nach innen hin in einem Abstand von der wirksamen Kante des Anschlußkissens angeordnet sein, der ungefähr gleich der Breite einer Zelle ist, die ungefähr gleich 0,025 mm sein könnte.
Die Anordnung kann sehr einfach in den vorhandenen Herstellungsvorgang eingefügt werden, der für das Bauelement in der DE-OS ... (US-Patentanmeldung 451 795 vom 21. Dezember 1982) beschrieben ist. Durch diese Anordnung und die Einfügung der Verbindungspunkte wurde ein Ausfall der Bauelemente praktisch völlig vermieden, wenn diese in der Diodenbetriebsweise betrieben wurden.
- Leerseite -

Claims (6)

  1. Patentanwälte : QipP.-qnä.-Cif St1WaI lach
    Europäirche Patentvertreter ^" Öip Whg. etfnflier Koch
    European Patent Attorneys ο/Λη/^η DlpL-Phys. Dr.Tino Haibach
    o4 I U4z / Dipl.-lng. Rainer Feldkamp
    D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 2 60 80 78 · Telex 5 29 513 wakai d
    Datum: 21. März 1984 Unser Zeichen: 17 872 F/Nu
    International Rectifier Corporation
    Hochleistungs-Metalloxyd-Feldeffekttransistor
    Patentansprüche:
    Hochleistungs-Metallqxyd-Feldeffekttransistor mit einem Halbleiterplättchen, einer Vielzahl von Basisbereichen eines ersten Leitfähigkeitstyps, die symmetrisch und in seitlicher Richtung über zumindest einen Teil des Bereiches einer Oberfläche des Halbleiterplättchens verteilt sind, mit einem jeweiligen Source-Bereich des entgegengesetzten Leitfähigkeitstyps in jedem der Basisbereiche, wobei jeder Basisbereich einen seitlichen Abstand vom Umfang des jeweiligen Basisbereiches aufweist, um jeweilige invertierbare Kanalbereiche in dem jeweiligen Basisbereich auszubilden, mit einer Isolierschicht, die über jedem der Kanalbereiche liegt und sich über einen Anschlußkissenbereich erstreckt, mit leitenden Gate-Elektrodeneinrichtungen, die auf der Isolierschicht oberhalb jedes der Kanalbereiche angeordnet sind, mit einer Source-Elektrodeneinrichtung, die mit jedem der Source-Bereiche und mit jedem der Basisbereiche in Kontakt steht, mit einer Drain-Elektrode, die mit der gegenüberliegenden Oberfläche des
    Halbleiterplättchens verbunden ist, mit einem eine vergrößerte Fläche aufweisenden Source-Elektroden-Anschlußkissen, das mit den Source-Elektrodeneinrichtungen verbunden ist und über der Isolierschicht in dem Anschlußkissenbereich liegt, und mit einem eine vergrößerte Fläche aufweisenden Basisbereich des ersten Leitfähigkeitstyps, der unter dem Source-Elektroden-Anschlußkissen liegt, dadurch gekennzeichnet , daß Verbindungseinrichtungen (80, 81, 82, 86, 91) vorgesehen sind, die zumindest Teile des Umfanges des Source-Elektroden-Anschlußkissens (11) mit dem eine vergrößerte Fläche aufweisenden Basisbereich (19, 20) unterhalb des Anschlußkissens (11) verbinden, so daß der vergrößerte Basisbereich in wirkungsvoller Weise Minoritätsträger auffangen kann, wenn der Feldeffekttransistor als Diode arbeitet.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungseinrichtungen (80, 81, 82, 86, 91) eine Vielzahl von allgemein einen gleichen Abstand aufweisenden leitenden Vorsprüngen des Source-Anschlußkissens (11) umfassen, die sich durch die Isolierschicht (4-2) hindurch erstrecken und mit dem vergrößerten Basisbereich (19, 20) verbunden sind.
  3. 3· Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Außenumfang der Basisbereiche und der jeweiligen Source-Bereiche vieleckig ist.
  4. 4-. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine eine vergrößerte Fläche aufweisende Gate-Elektroden-Anschlußkisseneinrichtung (12) auf der einen Oberfläche des Halbleiterplättchens angeordnet und mit den leitenden Gate-Einrichtungen (40) verbunden ist, daß die Isolierschicht (4-2) unter den Gate-Elektroden-Anschlußkisseneinrichtungen (12) liegt, daß ein zweiter eine vergrößerte Fläche aufweisender Basisbereich unter der Isolierschicht unterhalb der Gate-Elektroden-Anschlußkisseneinrichtungen (12) liegt und daß zweite Verbindungseinrichtungen elektrisch zumindest Teile des ümfanges der Source-Elektrode, der die Gate-Elektroden-Anschlußkisseneinrichtungen umgibt, mit dem zweiten vergrößerten Basisbereich verbinden.
  5. 5- Halbleiter-Bauelement mit einer Vielzahl von getrennten parallelgeschalteten diodenartigen Elementen, die in einem gemeinsamen Substrat eines ersten Leitfähigkeitstyps ausgebildet sind, mit einem eine vergrößerte Fläche aufweisenden Elektrodenanschlußkissen, das mit jedem der diodenartigen Elemente verbunden ist, wobei jedes der diodenartigen Elemente einen Diffusionsbereich vom entgegengesetzten Leitfähigkeitstyp einschließt, der eine Grenzschicht in dem Substrat bildet, mit einem weiteren Diffusionsbereich des entgegengesetzten Leitfähigkeitstyps, der unter dem Elektrodenkissen liegt, und mit einer dünnen Isolierschicht, die die Isolierschicht und das Substrat im Bereich des Elektrodenanschluß-
    kissens voneinander trennt, dadurch gekennzeichnet , daß sich eine Vielzahl von elektrischen Verbindungsbereichen von dem Elektrodenanschlußkissen zu dem zweiten vergrößerten Basisbereich erstreckt und um zumindest Teile des Umfanges der Source-Elektrode herum ausgebildet ist, der die Gate-Elektroden-Anschlußkisseneinrichtungen umgibt.
  6. 6. Halbleiter-Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß jedes der diodenartigen Elemente einen Teil eines jeweiligen Elementes vom Metalloxyd-Feldeffekttransistor-Typ bildet.
    7· Halbleiter-Bauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß eine einzige flächige Source-Elektrode mit jedem der Elemente vom Metalloxyd-Feldeffekttransistor-Typ verbunden ist und daß das Elektroden-Anschlußkissen eine Verlängerung der Source-Elektrode bildet.
DE19843410427 1983-03-21 1984-03-21 Hochleistungs-metalloxyd-feldeffekttransistor Granted DE3410427A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/477,012 US4789882A (en) 1983-03-21 1983-03-21 High power MOSFET with direct connection from connection pads to underlying silicon

Publications (2)

Publication Number Publication Date
DE3410427A1 true DE3410427A1 (de) 1984-09-27
DE3410427C2 DE3410427C2 (de) 1990-02-01

Family

ID=23894146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843410427 Granted DE3410427A1 (de) 1983-03-21 1984-03-21 Hochleistungs-metalloxyd-feldeffekttransistor

Country Status (8)

Country Link
US (1) US4789882A (de)
JP (2) JPS59214254A (de)
KR (1) KR890004548B1 (de)
DE (1) DE3410427A1 (de)
FR (1) FR2543366B1 (de)
GB (1) GB2137811B (de)
IT (1) IT1173885B (de)
SE (1) SE8401090L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3540433A1 (de) * 1984-11-20 1986-05-22 Mitsubishi Denki K.K., Tokio/Tokyo Integriertes mosfet-bauelement

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance
GB2209433B (en) * 1987-09-04 1990-06-13 Plessey Co Plc Semi-conductor devices
JP2550702B2 (ja) * 1989-04-26 1996-11-06 日本電装株式会社 電力用半導体素子
US5313088A (en) * 1990-09-19 1994-05-17 Nec Corporation Vertical field effect transistor with diffused protection diode
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
DE69321965T2 (de) * 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Leistungs-Chip-Typ und Packungszusammenbau
DE69418037T2 (de) * 1994-08-02 1999-08-26 Consorzio Per La Ricerca Sulla Microelettronica Ne Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
DE19740904B4 (de) * 1997-09-17 2004-10-28 Infineon Technologies Ag Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern
US6707103B1 (en) * 1998-03-05 2004-03-16 International Rectifier Corporation Low voltage rad hard MOSFET
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6476456B1 (en) * 1999-06-10 2002-11-05 International Rectifier Corporation Integrated radiation hardened power mosgated device and schottky diode
JP4122113B2 (ja) 1999-06-24 2008-07-23 新電元工業株式会社 高破壊耐量電界効果型トランジスタ
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
JP4837236B2 (ja) 2001-04-04 2011-12-14 三菱電機株式会社 半導体装置
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
US6870221B2 (en) 2002-12-09 2005-03-22 Semiconductor Components Industries, Llc Power switching transistor with low drain to gate capacitance
US7385273B2 (en) * 2005-06-10 2008-06-10 International Rectifier Corporation Power semiconductor device
CN100550383C (zh) * 2005-07-08 2009-10-14 松下电器产业株式会社 半导体装置和电气设备
JP2006310838A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US8841718B2 (en) 2012-01-16 2014-09-23 Microsemi Corporation Pseudo self aligned radhard MOSFET and process of manufacture
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3131727A1 (de) * 1980-08-18 1982-03-11 International Rectifier Corp., Los Angeles, Calif. "mos-feldeffekttransistor und verfahren zu seiner hestellung"
GB2103877A (en) * 1981-08-07 1983-02-23 Hitachi Ltd Gate protection for insulated gate semiconductor devices
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
US3812521A (en) * 1973-02-16 1974-05-21 Motorola Inc Bonding pad substructure for integrated circuits
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
JPS54112179A (en) * 1978-02-23 1979-09-01 Sony Corp Semiconductor device
JPS5578563A (en) * 1978-12-08 1980-06-13 Mitsubishi Electric Corp Semiconductor device
JPS5655066A (en) * 1979-10-11 1981-05-15 Nec Corp Semiconductor device
DE3072002D1 (en) * 1979-11-14 1987-09-10 Fujitsu Ltd An output transistor of a ttl device with a means for discharging carriers
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
JPS57206073A (en) * 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JP2559801B2 (ja) * 1988-03-30 1996-12-04 日産自動車株式会社 パワートランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3131727A1 (de) * 1980-08-18 1982-03-11 International Rectifier Corp., Los Angeles, Calif. "mos-feldeffekttransistor und verfahren zu seiner hestellung"
GB2103877A (en) * 1981-08-07 1983-02-23 Hitachi Ltd Gate protection for insulated gate semiconductor devices
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3540433A1 (de) * 1984-11-20 1986-05-22 Mitsubishi Denki K.K., Tokio/Tokyo Integriertes mosfet-bauelement

Also Published As

Publication number Publication date
FR2543366A1 (fr) 1984-09-28
SE8401090D0 (sv) 1984-02-28
GB8406974D0 (en) 1984-04-18
SE8401090L (sv) 1984-09-22
KR890004548B1 (ko) 1989-11-13
JPH0414511B2 (de) 1992-03-13
GB2137811B (en) 1987-01-07
KR840008222A (ko) 1984-12-13
GB2137811A (en) 1984-10-10
DE3410427C2 (de) 1990-02-01
IT8420126A0 (it) 1984-03-19
IT1173885B (it) 1987-06-24
JPS59214254A (ja) 1984-12-04
FR2543366B1 (fr) 1985-12-13
JP2760734B2 (ja) 1998-06-04
JPH06318708A (ja) 1994-11-15
US4789882A (en) 1988-12-06

Similar Documents

Publication Publication Date Title
DE3410427C2 (de)
DE3331329C2 (de)
DE69223484T2 (de) Vertikale Halbleiteranordnung
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE69533010T2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE3537004A1 (de) Vdmos-baustein
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE69525485T2 (de) Halbleiteranordnung vom gemischten MOS-Typ
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE2536277A1 (de) Halbleiteranordnung
DE4102192C2 (de) Halbleitervorrichtung mit hoher Stromstoßfestigkeit
DE69418057T2 (de) Verbesserte maschenförmige geometrie für mos-gesteuerte halbleiteranordnungen
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE2234973A1 (de) Mis-halbleitervorrichtung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE1216435B (de) Schaltbares Halbleiterbauelement mit vier Zonen
DE4310606C2 (de) GTO-Thyristoren
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2852402C2 (de) Lateralhalbleiterbauelement für integrierte Halbleiterschaltungen
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
EP2815430B1 (de) Halbleiteranordnung für einen stromsensor in einem leistungshalbleiter
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition