DE69533010T2 - Feldeffekttransistor mit isolierter Steuerelektrode - Google Patents

Feldeffekttransistor mit isolierter Steuerelektrode Download PDF

Info

Publication number
DE69533010T2
DE69533010T2 DE69533010T DE69533010T DE69533010T2 DE 69533010 T2 DE69533010 T2 DE 69533010T2 DE 69533010 T DE69533010 T DE 69533010T DE 69533010 T DE69533010 T DE 69533010T DE 69533010 T2 DE69533010 T2 DE 69533010T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
area
region
cell
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69533010T
Other languages
English (en)
Other versions
DE69533010D1 (de
Inventor
Naoto Chita-gun OKABE
Naoto Kariya-shi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Application granted granted Critical
Publication of DE69533010D1 publication Critical patent/DE69533010D1/de
Publication of DE69533010T2 publication Critical patent/DE69533010T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor mit isoliertem Gate, der in vorteilhafter Weise als Leistungsschaltelement mit hoher Spannungsfestigkeit (high proof voltage) und hohem Strom wie z. B. einem Inverter zum Starten eines Motors, einer Energieversorgung, einer Zündung etc. eingesetzt werden kann.
  • 2. Beschreibung des Standes der Technik
  • Ein Feldeffekttransistor mit isoliertem Gate besitzt eine MOS-Struktur und wird durch eine Spannung angesteuert, so daß er unter Verwendung einer geringeren Leistung als ein Bipolartransistor betrieben wird und nicht leicht eine thermische Zerstörung bewirkt. Er enthält einen Leistungs-MOSFET (DMOS), der eine unipolare Vorrichtung ist, und einen IGBT, der eine bipolare Vorrichtung ist. Der IGBT besitzt eine Struktur, die dem Leistungs-MOSFET ähnelt, mit der Ausnahme, daß ersterer einen pn-Übergang in einem Drainbereich aufweist, um während des Betriebes eine Leitfähigkeitsänderung in der Drainschicht mit hohem spezifischen Widerstand zu bewirken, wodurch gleichzeitig sowohl eine hohe Spannungsfestigkeit und ein niedriger EIN-Widerstand (ON-resistance) bereitgestellt werden, die durch einen Leistungs-MOSFET nicht erhalten werden können.
  • In 1 ist z. B. ein Querschnitt eines Teiles eines IGBT gezeigt, der einen Zellbereich umgeben von einem Schutzringbereich zur Sicherung einer hohen Spannungsfestigkeit aufweist. Diese Struktur wird durch den folgenden Prozeß hergestellt.
  • Ein Halbleitersubstrat besteht aus einer p+-Schicht 1 (erste Halbleiterschicht). Eine n–-Schicht mit hohem spezifischen Widerstand (zweite Halbleiterschicht) wird auf der p+-Schicht 1 durch einen chemischen Bedampfungsprozeß ausgebildet. Danach werden p-Schichten 3, 4 und 5 (dritte, vierte und fünfte Halbleiterschichten) gleichzeitig durch selektive Diffusion bis zu einer Tiefe von 3 bis 6 μm ausgebildet. Danach werden eine p-Schicht 9 und eine n+-Schicht 6 (vierte Halbleiterschicht) durch selektive Diffusion ausgebildet. Dieser Prozeß enthält eine Oxidation der Oberfläche der n–-Schicht 2, um einen Gate-Oxid- oder Isolierfilm 7 auszubilden, auf dem danach eine Gateelektrode 8 ausgebildet wird und als eine Maske in einem DSA-Prozeß verwendet wird, um die p-Schicht 9 und die n+-Schicht (Sourcebereich) 6 in einer selbstausrichtenden Weise auszubilden, um einen Kanal bereitzustellen. Danach wird eine Zwischenisolierschicht 10 ausgebildet und danach Kontaktlöcher durch die obere Oxidschicht geöffnet, um ohmsche Kontakte zur p-Schicht 3, der n+-Schicht 6 und der p-Schicht 4 bereitzustellen. Eine mehrere μm dicke Aluminiumschicht wird dann abgeschieden und selektiv geätzt, um eine Sourceelektrode 11, eine Gateelektrodenleitung 15 und eine Sourceelektrodenleitung 11a zu bilden. Auf der anderen Seite der p+-Schicht 1 wird eine Metallschicht abgeschieden, um eine Drainelektrode 12 bereitzustellen.
  • 2 ist eine Draufsicht auf eine Vorrichtung, die die in 1 gezeigte Querschnittsstruktur aufweist. In 2 sind die Sourceelektroden 11 als Rillenstreifen 22 gezeigt, die zusammen mit p-Wannen, die aus den p-Bereichen 3 und 9 bestehen (im Folgenden gemeinsam als "p-Wanne 3/9" oder "p-Bereich 3/9" bezeichnet) mit einem ausgewählten Intervall wiederholt werden, um einen Zellbereich A zu bilden, so daß der Zellbereich A auf der oberen Oberfläche die Sourceelektroden 11 aufweist. Der Umfang des Zellbereichs A ist von dem p-Bereich 4 umgeben, auf dem die Sourcelektrodenleitung 11a, die Gateelektrodenleitung 15, eine Sourceelektrodenanschlußfläche 30 und eine Gateelektrodenanschlußfläche 31 ausgebildet sind. Wie in 1 gezeigt ist, besitzen die Sourceelektrodenleitung 11a und die Gateelektrodenleitung 15 jeweilige Kontaktlöcher 21 und 25, die sich durch Isolierschichten erstrecken. Die Sourceelektrodenleitung 11a fixiert das Potential über der gesamten Vorrichtung und sichert ein einheitliches Potential während des Betriebes.
  • Ein oder mehrere Schutzringe 5 umgeben den p-Bereich 4 mit einem ausgewählten dazwischen liegenden Zwischenraum. Die Schutzringe 5 bilden einen Schutzringbereich, der von einem Kanalstoppbereich 13 umgeben ist, um eine Ausbreitung einer Verarmungsschicht, die auftritt, wenn die Umgebung des Substrates einer hohen Spannung ausgesetzt ist, zu unterdrücken und eine Beeinflussung durch diese zu vermeiden. Ein Gleichpotentialring 16 gewährt ein einheitliches Potential über den gesamten Kanalstoppbereich 13.
  • Bei dem obigen Aufbau wird ein Kanal ausgebildet, wenn an die Gateelektrode 8 eine Spannung angelegt wird, der einen Strompfad zwischen der Drainelektrode 12 und der Sourceelektrode 11 angibt.
  • Im Gegensatz zu diesem Normalbetrieb wird gelegentlich eine Stoßspannung, die größer als die normale Betriebsspannung ist, zwischen die Drainelektrode 12 und die Sourceelektrode 11 angelegt. Unter einer derartigen Bedingung wird der pn-Übergang, der aus der p-Wanne 3/9 und der n–-Schicht 2 besteht, in Sperrichtung vorgespannt, so daß sich eine Verarmungsschicht in der n–-Schicht mit hohem spezifischen Widerstand 2 ausbreitet. In dem Bereich A der 2 breitet sich die Verarmungsschicht bis zu den benachbarten p-Wannen 3/9 und der n–-Zwischenschicht 2 aus, was zu einer gemeinsamen Überdeckung führt, wodurch sich das elektrische Arbeitsfeld entspannt. Somit entsteht am pn-Übergang am Boden der p-Wanne 3/9 ein maximales elektrisches Feld EA.
  • Andererseits ist die p-Schicht 4 außerhalb des Umfangs der p-Wanne 3/9 angeordnet. In dem Bereich B, der sich von dem äußeren Ende der P-Schicht 4 zum freien Ende der n–-Schicht 2 erstreckt, tritt die obige Entspannung des elektrischen Feldes nicht auf, so daß ein maximales elektrisches Feld EB entlang des Umfangs der p-Schicht 4 oder in deren Nähe an der Oberfläche der n–-Schicht 2 auftritt.
  • Im allgemeinen gilt EA > EB. Um die Spannungsfestigkeit des Bereichs B oder die der Vorrichtung durch Verringerung des Wertes von EB dicht am Wert von EA zu verbessern, sind die Schutzringe 5 wiederholt angeordnet, um das maximale Feld EB des Bereichs B zu verringern.
  • Wenn eine Stoßspannung an die Drainelektrode 12 angelegt wird, erhöht sich das elektrische Feld EG im Schutzringbereich, so daß eine große Anzahl Elektronen-Loch-Paare im Bereich außerhalb des äußersten Schutzringes des Schutzringbereichs aufgrund einer Stoßionisation erzeugt wird. Unter dieser Bedingung ist in einer Draufsicht das elektrische Feld EG im Schutzringbereich in einem Kurvenabschnitt des Schutzringbereichs größer als in einem geraden Abschnitt. Unter den erzeugten Trägern fließen die Löcher zur Sourceelektrode 11 oder der Sourceelektrodenleitung 11a, und die Elektronen zur p+-Schicht oder zum Substrat 1, in der andere Löcher neu erzeugt werden. Dieses Phänomen beinhaltet das Auftreten von Strömen, die entlang der Pfade fließen, die durch die in 1 gezeigten Pfeile angedeutet sind. Ein Strom entlang eines Pfades "a" wird durch die dünne Sourceleitung 11a entlang der p-Schicht 4 zur Sourceelektrodenanschlußfläche 30 geleitet, die in Bezug auf den Strom einen relativ hohen spezifischen Widerstand besitzt, so daß der Strom "a" kleiner als der Strom "b" ist, der direkt zur Sourceelektrode 11 fließt. Dieses führt zu einer größeren Stromkonzentration im Zellbereich A in der Nähe des Kurvenabschnitts des Schutzringbereiches als im Zellbereich A entlang des geraden Abschnitts des Schutzringes.
  • Demzufolge fließt ein hoher Strom "b" durch die p-Schicht 9 im Zellbereich A in der Nähe des Kurvenabschnitts des Schutzringes, was eine Spannungsverringerung verursacht, die zu einer Vorspannung in Durchlaßrichtung am pn-Übergang zwischen der n+-Schicht 6 und der p-Schicht 9 führt, was einen parasitären Transistor aktiviert und zu einem Durchbruch (breakdown) aufgrund der Stromkonzentration führt.
  • Um die Durchbruchstärke (antibreakdown endurance) zu verbessern, muß der Schutzringbereich eine verbesserte Spannungsfestigkeit aufweisen. Um eine verbesserte Spannungsfestigkeit des Schutzringbereiches bereitzustellen, müssen die Schutzringe oder diffundierten Bereiche bezüglich ihrer Tiefe und/oder Anzahl vergrößert werden. Wenn jedoch ein diffundierter Bereich mit einer größeren Tiefe ausgebildet wird, vergrößert sich ebenso die Breite des so erhaltenen diffundierten Bereichs, und demzufolge belegt der Schutzringbereich einen größeren Bereich in der Vorrichtung. Außerdem werden die Diffusionsbereiche des Schutzringes gewöhnlicherweise gleichzeitig mit den Diffusionsbereichen im Zellbereich ausgebildet, um die Anzahl der benötigten photolithographischen Masken zu verringern, so daß eine Vergrößerung der Breite des ersten mit einer Vergrößerung der Breite von letztem verbunden ist, was zu einer weiteren Vergrößerung des Bereiches des Vorrichtungs-Chips führt. Andererseits bedingt eine Erhöhung der Anzahl der diffundierten Bereiche des Schutzringbereiches auch einen größeren Bereich, der von dem Schutzringbereich eingenommen wird, was zu einer Vergrößerung des Chipbereiches führt.
  • Dasselbe Problem tritt bei MOSFETs auf, da, obwohl ein Halbleitersubstrat vom n-Typ 1 die Minoritätsträger (oder in diesem Fall Löcher) nicht in einen darin ausgebildeten Transistor injiziert, ein ungewöhnlich hohes, im Schutzringbereich erzeugtes, elektrisches Feld einen Fluß von stoßionisierten Trägern erzeugt, die einen großen Stromfluß durch die p-Schicht 9 in der Nähe des Kurvenabschnittes des Schutzringbereiches ausbilden, und die daraus resultierende Spannungsverringerung verursacht eine Vorspannung in Durchlaßrichtung des pn-Übergangs zwischen der n+-Schicht 6 und der p-Schicht 9, was einen parasitären Transistor aktiviert und zu einem Durchbruch aufgrund der Stromkonzentration führt.
  • Hier beschreiben die US5196354 und die EP0503605 eine DMOSFET-Vorrichtung mit einem MOSFET-Abschnitt und einem Feldbegrenzungsabschnitt, der im wesentlichen um den MOSFET-Abschnitt angeordnet ist. Die US5196354 beschreibt außerdem einen Bereich vom p-Typ in dessen Feldbegrenzungsabschnitt, der innerhalb von Feldbegrenzungsringen vorgesehen und mit einer Sourceelektrode verbunden ist. Die US5170241, JP01-22067 und US5208471 beschreiben ebenfalls einen DMOSFET mit einem ringförmigen Bereich, der DMOS-Zellen umgibt und mit einer Sourceelektrode verbunden ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung ist es, die oben genannten herkömmlichen Probleme zu lösen, insbesondere einen Feldeffekttransistor mit isoliertem Gate anzugeben, der eine verbesserte Durchbruchsfestigkeit von Vorrichtungen gegenüber einer außergewöhnlich erhöhten elektrischen Feldintensität im Schutzringbereich oder eine verbesserte Größe aufweist.
  • Zur Lösung der Aufgabe wird erfindungsgemäß ein Feldeffekttransistor mit isoliertem Gate bereitgestellt, der aufweist: eine erste Halbleiterschicht; eine zweite Halbleiterschicht eines ersten Leitungstyps in Kontakt mit der zweiten Halbleiterschicht; eine dritte Halbleiterschicht eines zweiten Leitungstyps, die in der zweiten Halbleiterschicht ausgebildet ist, mit einem Übergang zwischen der zweiten Halbleiterschicht und der dritten Halbleiterschicht, die an einer Oberfläche der zweiten Halbleiterschicht abschließt, eine vierte Halbleiterschicht des ersten Leitungstyps, die in der dritten Halbleiterschicht ausgebildet ist, mit einem Übergang zwischen der dritten Halbleiterschicht und der vierten Halbleiterschicht, die an einer Oberfläche der dritten Halbleiterschicht abschließt, eine Gateelektrode, die mittels eines Gateisolierfilmes mindestens über einem Kanalbereich ausgebildet ist, der durch eine Oberfläche der dritten Halbleiterschicht in einem Abschnitt zwischen der zweiten Halbleiterschicht und der vierten Halbleiterschicht vorgesehen ist, eine Sourceelektrode in Kontakt mit der dritten Halbleiterschicht und der vierten Halbleiterschicht, eine Drainelektrode zur Zufuhr eines Drainstromes durch die erste Halbleiterschicht, einen Zellbereich, der aus mehreren dritten Halbleiterschichten besteht, wobei die Gateelektrode, die Sourceelektrode und die Drainelektrode jeweils gemeinsam für die dritten Halbleiterschichten im Zellbereich vorgesehen sind, einen Schutzringbereich, der zwischen dem Zellbereich und einem Umfang der zweiten Halbleiterschicht vorgesehen ist, um ein Bandmuster, das den Zellbereich mit einem Kurvenabschnitt umgibt, bereitzustellen, und eine fünfte Halbleiterschicht des zweiten Leitungstyps, die zwischen dem Zellbereich und dem Schutzringbereich ausgebildet ist, wobei die Sourceelektrode mehrere Verlängerungen aufweist, die mit der fünften Halbleiterschicht in ersten Kontaktbereichen verbunden sind, um Bypässe bereitzustellen, durch die, wenn eine Stromkonzentration innerhalb des Schutzringbereiches auftritt, der konzentrierte Strom direkt zur Sourceelektrode im Zellbereich geleitet wird, und eine Gateelektrodenleitung auf der fünften Halbleiterschicht ausgebildet und mit der Gateelektrode in mindestens einem zweiten Kontaktbereich verbunden ist, wobei die Gateelektrode zwischen den ersten Kontaktbereichen ausgebildet ist.
  • Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Die Sourceelektrode kann einen Zellabschnitt, der mit dem Sourcebereich in einer ersten Wanne verbunden ist, und einen Anschlußflächenbereich enthalten, der mit einer externen Leitungselektrode verbunden ist, und der Bypass enthält die Verlängerung des Zellabschnitts der Sourceelektrode.
  • Gemäß einer anderen Ausführungsform enthält die Sourceelektrode einen Zellabschnitt, der mit dem Sourcebereich in der dritten Halbleiterschicht verbunden ist, und einen Anschlußflächenabschnitt, der mit einer externen Leitungselektrode verbunden ist, und der Bypass enthält die Verlängerung des Zellabschnitts der Sourceelektrode.
  • Der Zellbereich kann Zellen in Streifen- oder Polygonform aufweisen.
  • Der Kurvenabschnitt des Schutzringbereiches kann entweder eine glatte Kurve oder eine oder mehrere abgewinkelte Kanten aufweisen.
  • In einer Ausführungsform ist die fünfte Halbleiterschicht außen ausgebildet und umgibt den Zellbereich, und sowohl eine Gateelektrodenleitung und eine Sourceelektrodenleitung sind auf der fünften Halbleiterschicht ausgebildet. In einer anderen Ausführungsform ist entweder eine Sourceelektrodenleitung oder eine Gateelektrodenleitung auf der fünften Halbleiterschicht ausgebildet.
  • Vorzugsweise sind in der Nähe des Kurvenabschnitts des Schutzringbereichs ein Kontakt zwischen der Gateelektrode des Zellbereichs und der Gateelektrodenleitung, die auf der fünften Halbleiterschicht ausgebildet ist, und ein Kontakt zwischen der Verlängerung der Sourceelektrode und der fünften Halbleiterschicht abwechselnd angeordnet.
  • Vorzugsweise sind entlang des gesamten Umfangs des Zellbereichs ein Kontakt zwischen der Gateelektrode des Zellbereichs und der Gateelektrodenleitung, die auf der fünften Halbleiterschicht ausgebildet ist, und ein Kontakt zwischen der Verlängerung der Sourceelektrode und der fünften Halbleiterschicht abwechselnd angeordnet.
  • Vorzugsweise ist innerhalb des Kurvenabschnitts des Schutzringes zwischen der fünften Halbleiterschicht und dem Zellbereich eine sechste Halbleiterschicht des zwei ten Leitungstyps vorgesehen und mit der Sourceelektrode des Zellbereichs verbunden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 einen herkömmlichen Bipolartransistor mit isoliertem Gate (IGBT) in einer Schnittansicht,
  • 2 ein Layoutmuster eines gesamten Vorrichtungs-Chips einschließlich dem IGBT der 1 in einer Draufsicht,
  • 3 teilweise ein Layoutmuster eines Vorrichtungs-Chips einschließlich einem IGBT gemäß der ersten Ausführungsform der vorliegenden Erfindung in einer Draufsicht,
  • 4 den IGBT der ersten Ausführungsform in einem Querschnitt längs der Linie a–a' der 3,
  • 5 den IGBT der ersten Ausführungsform in einem anderen Querschnitt längs der Linie b–b' der 3,
  • 6 teilweise ein Layoutmuster eines Vorrichtungs-Chips einschließlich einem IGBT gemäß der zweiten Ausführungsform der vorliegenden Erfindung in einer Draufsicht,
  • 7 den IGBT der zweiten Ausführungsform in einem Querschnitt längs der Linie a–a' der 6,
  • 8 den IGBT der zweiten Ausführungsform in einem anderen Querschnitt längs der Linie b–b' der 6,
  • 9 teilweise ein Layoutmuster eines Vorrichtungs-Chips einschließlich einem IGBT gemäß der dritten Ausführungsform der vorliegenden Erfindung in einer Draufsicht,
  • 10 den IGBT der dritten Ausführungsform in einem Querschnitt längs der Linie a–a' der 9,
  • 11 den IGBT der dritten Ausführungsform in einem anderen Querschnitt längs der Linie b–b' der 9,
  • 12 teilweise ein Layoutmuster eines Vorrichtungs-Chips einschließlich einem IGBT gemäß der vierten Ausführungsform der vorliegenden Erfindung in einer Draufsicht,
  • 13 den IGBT der vierten Ausführungsform in einem Querschnitt längs der Linie a–a' der 12, und
  • 14 den IGBT der vierten Ausführungsform in einem anderen Querschnitt längs der Linie b–b' der 12.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Gemäß den ersten und zweiten Aspekten der vorliegenden Erfindung wird, wenn eine Stoßspannung eine Stromkonzentration im Schutzringbereich verursacht, der konzentrierte Strom direkt durch einen Bypass zur Sourceelektrode im Zellbereich geleitet, um dadurch eine Vorspannung in Durchlaßrichtung zwischen der Wanne und dem Sourcebereich aufgrund des konzentrierten Stromes zu verhindern, so daß die Vorrichtung in vorteilhafter Weise eine verbesserte Durchbruchsfestigkeit gegenüber einer außergewöhnlich erhöhten elektrischen Feldintensität im Schutzringbereich aufgrund der Stoßspannung aufweist.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung ist die dritte Halbleiterschicht in der Nähe des Kurvenabschnitts des Schutzringbereiches eine Dummy-Schicht, die die vierte Halbleiterschicht nicht enthält, so daß sogar dann, wenn eine Stoßspannung eine Stromkonzentration in der Nähe des Schutzringbereiches verursacht, die Dummy-Schicht keine pn-Übergänge aufweist und keinen "latched-up"- oder Unterbrechungszustand des Transistors bewirkt, wodurch in vorteilhafter Weise eine verbesserte Durchbruchsstärke bereitgestellt wird.
  • Beispiel 1
  • Die 3 bis 5 zeigen die erste Ausführungsform der vorliegenden Erfindung. Der gezeigte n-Kanal-IGBT besitzt dasselbe Chip-Layoutmuster wie das der 2, mit der Ausnahme, daß der Eckenbereich C der 2 durch einen anderen in 3 gezeigten Aufbau ersetzt ist. Der Bereich C repräsentiert vier Ecken des Chip-Layoutmusters, die denselben Aufbau aufweisen. Die 4 und 5 zeigen jeweilige Querschnitte längs der Linien a–a' und b–b' der 3 einschließlich des Schutzringbereiches. Die Querschnitte werden in späteren Beispielen auf dieselbe weise gezeigt. Dieselben Zeichen bezeichnen die der Struktur der 1 entsprechenden Abschnitte.
  • Die erste Ausführungsform der vorliegenden Erfindung unterscheidet sich von der in den 1 und 2 gezeigten herkömmlichen Struktur darin, daß eine Sourceelektrode 11 im Eckenbereich C eine Verlängerung 11b aufweist, die sich vom Zellbereich auswärts erstreckt und über ein Kontaktloch 23 durch eine Zwischenisolierschicht 10 in Kontakt mit dem p-Bereich 4 gebracht ist, wie es anhand der Draufsicht auf das Muster der 3 und des Querschnitts der 4 zu sehen ist.
  • In dieser Anordnung wird, wenn eine angelegte Stoßspannung ein Pluspotential an der Drainelektrode 12 relativ zur Sourceelektrode 11 bewirkt, ein starkes elektrisches Feld in der Nähe der Ecke des Schutzringbereiches erzeugt, und es werden durch Stoßionisation Träger erzeugt. Wenn die somit erzeugten Träger als Strom in Richtung der Sourceelektrode 11 des Zellbereiches fließen, extrahiert die Verlängerung 11b der Sourceelektrode 11 die fließenden Träger oder den übermäßigen Strom durch den p-Bereich 4, um den in den Zellbereich fließenden Strom zu verringern. Die Verlängerung 11b bildet nämlich einen Bypass, der den erzeugten Strom direkt zur Sourceelektrode 11 leitet und dadurch eine Vorspannung in Durchlaßrichtung zwischen der p-Wanne 3/9 und dem Sourcebereich 6 und ein daraus resultierendes "latch-up" des Transistors verhindert, um demzufolge eine verbesserte Durchbruchsfestigkeit bereitzustellen.
  • Es wird darauf hingewiesen, daß diese Ausführungsform in der Draufsicht eine Anordnung aufweist, bei der der Bereich 11b den Bypass in den Kurven- oder Eckenabschnitten bildet, wohingegen der Bereich 15 die Gateelektrodenleitung in den geraden Abschnitten bildet. Die Ecken- und geraden Abschnitte besitzen eine äußerste Sourceelektrodenleitung 11a.
  • Typischerweise kann die Sourceelektrode 11 einen Zellabschnitt 22 (2), der mit dem Sourcebereich 6 in der ersten oder p-Wanne 3/9 verbunden ist, und einen Anschlußflächenabschnitt 30 (2) enthalten, der mit einer externen Leitungselektrode verbunden ist, und der Bypass enthält die Verlängerung 11b des Zellabschnitts 22 (2) der Sourceelektrode 11.
  • Beispiel 2
  • Die 6 bis 8 zeigen die zweite Ausführungsform der vorliegenden Erfindung. 6 zeigt den Eckenbereich C, die 7 und 8 zeigen jeweilige Querschnitte längs der Linien a–a' und b–b' der 6.
  • Diese zweite Ausführungsform besitzt dasselbe Merkmal wie die erste Ausführungsform, indem eine Sourceelektrode 11 im Eckbereich C eine Verlängerung 11b aufweist, die sich vom Zellbereich auswärts erstreckt und über ein Kontaktloch 23 durch eine Zwischenisolierschicht 10 in Kontakt mit dem p-Bereich 4 gebracht ist, wie es in 7 zu sehen ist.
  • Außerdem weist die zweite Ausführungsform auch ein zusätzliches Merkmal auf, indem ein Kontaktbereich 26, in dem sich die Verlängerung 11b der Sourceelektrode 11 in Kontakt mit dem p-Bereich 4 befindet, und ein Kontaktbereich 27, in dem sich eine Verlängerung der Gateelektrode 8 in Kontakt mit der Gateleitung 15 befindet, mindestens entlang des geraden Abschnitts des Schutzringbereiches in der Nähe von dessen Kurvenabschnitt abwechselnd angeordnet sind.
  • Das zusätzliche Merkmal der zweiten Ausführungsform stellt einen zusätzlichen Vorteil bereit, der darin besteht, daß der Bereich zur Extraktion des übermäßigen Stromes im Einheitsbereich der Vorrichtung vergrößert ist, um den in den Zellbereich fließenden Strom weiter zu verringern und das Auftreten des "latch-up" zu verhindern, wodurch die Durchbruchsfestigkeit weiter verbessert wird.
  • Wenn das Muster der abwechselnden Kontaktbereiche dieser Ausführungsform den gesamten Umfang des Zellbereichs umgibt, stabilisiert die Trägerextraktionsverlän gerung 11b, die sich durch das Kontaktloch 26 in Kontakt mit dem p-Bereich 4 befindet, ebenfalls das Umfangspotential, so daß die Sourceleitung 11a nicht benötigt wird und der Bereich des p-Bereichs 4 verringert werden kann. Außerdem ist es vorteilhaft, daß, wenn eine Inversionsschicht im Kanal ausgebildet wird, der Elektronenstrom durch den Kanal vor einer Lochstromkonzentration geschützt wird, da von der p+-Schicht 1 injizierte Löcher ebenfalls extrahiert werden, wodurch die Anti-"latch-up"-Festigkeit verbessert wird.
  • Beispiel 3
  • Die 9 bis 11 zeigen die dritte Ausführungsform der vorliegenden Erfindung. 9 zeigt den Eckenbereich C, und die 10 und 11 zeigen jeweilige Querschnitte entlang der Linien a–a' und b–b' der 9.
  • Die dritte Ausführungsform besitzt ein Merkmal, wonach im Bereich D, der durch eine in 9 gezeigte lang und kurz gestrichelte Linie definiert ist, im Zellbereich in der Nähe des Kurvenabschnitts des Schutzringbereiches der 10 der n+-Sourcebereich 6 in der p-Wanne 3/9 nicht ausgebildet ist, so daß die p-Wanne 3/9 im begrenzten Bereich D eine Dummy-Schicht darstellt.
  • Dieses Merkmal der dritten Ausführungsform bietet den Vorteil, daß sogar dann, wenn eine Stoßspannung ein starkes elektrisches Feld in der Nähe des Kurvenabschnitts des Schutzringes erzeugt und ein Trägerstrom, der durch Stoßionisation erzeugt wird, in Richtung der Sourceelektrode 11 fließt, die Abwesenheit des n+-Bereiches 6 das Nichtvorhandensein einer parasitären Transistorstruktur sichert, so daß die Durchbruchsfestigkeit durch den nicht stattfindenden Betrieb eines parasitären Transistors verbessert wird.
  • Gemäß der dritten Ausführungsform enthält der Eckenbereich C nämlich keine Kanalbereiche und nimmt daher keinen injizierten Elektronenstrom an, so daß die Menge an injizierten Löchern ebenfalls verringert wird und der Bereich zur Extraktion des übermäßigen Stromes erhöht wird, was beides synergistisch die Anti-"latch-up"-Festigkeit verbessert.
  • Die p-Bereiche 3/9 des Bereiches D haben dieselbe Gestalt und denselben Versatz wie diejenigen des Zellbereichs, so daß die Anlegung einer Drainspannung dieselbe Ausdehnungsweise der Verarmungsschicht, d. h. dieselbe elektrische Feldverteilung im Bereich D und im Zellbereich erzeugen kann, um eine einheitliche Potentialverteilung über den gesamten Chipbereich zu etablieren. Dieses sichert sogar dann einen einheitlichen Übergangsstrom ohne Stromkonzentration, wenn eine Stoßspannung mit einem großen dv/dt-Wert auftritt. Die p-Bereiche 3/9 können im Bereich D und im Zellbereich getrennt ausgebildet sein.
  • Beispiel 4
  • Die 12 bis 13 zeigen die vierte Ausführungsform der vorliegenden Erfindung. 12 zeigt den Eckenbereich C, und die 13 und 14 zeigen jeweilige Querschnitte entlang der Linien a–a' und b–b' der 12.
  • Die vierte Ausführungsform besitzt ein Merkmal, wonach ein p-Bereich 24 zwischen dem Zellbereich und dem p-Bereich 4 vorgesehen ist und sich die Verlängerung der Sourceelektrode 11 über ein Kontaktloch 29 durch eine Isolierschicht in Kontakt mit dem p-Bereich 24 befindet.
  • Dieses Merkmal bietet den Vorteil, daß, wenn eine Stoßspannung ein starkes elektrisches Feld in der Nähe des Kurvenabschnitts des Schutzringes erzeugt und ein Trägerstrom, der durch Stoßionisation erzeugt wird, in Richtung der Sourceelektrode 11 fließt, der p-Bereich 24 Träger durch das Kontaktloch 29 extrahiert, wodurch das Auftreten einer Stromkonzentration zum Zellbereich im Eckenbereich C verhindert wird, was die Aktivierung eines parasitären Transistors im Zellbereich unterdrückt und die Durchbruchsfestigkeit verbessert.
  • Gemäß der vierten Ausführungsform bietet ein vergrößerter Bereich des Kontaktes mit den p-Bereichen nämlich den Vorteil, daß, wenn eine Inversionsschicht im Kanal ausgebildet wird, der elektronische Strom durch den Kanal vor einer Lochstromkonzentration zum Zellbereich in der Nähe des Eckbereiches C geschützt wird, da von der p+-Schicht 1 injizierte Löcher extrahiert werden, um die Stromkonzentration zu verhindern.
  • Wenn der Extraktionsbereich eine fächerförmige oder sektorförmige Gestalt aufweist, kann, wenn ein Lochstrom vom Kurvenabschnitt des Schutzringbereiches des Eckenbereiches C in Richtung des Zellbereichs fließt, der Lochstrom noch wirksamer extrahiert werden. Der p-Bereich 24 und das Kontaktloch 29 können entweder in der X- oder Y-Koordinatenrichtung der Draufsicht vergrößert sein. Die p-Bereiche 24 und 4 können vereinheitlicht sein, und die Kontaktlöcher 26 und 29 können ebenso vereinheitlicht sein.
  • Obwohl die Beispiele 1 bis 4 ein Streifen-Zellmuster beschreiben, ist es erkennbar, daß auch ein Zellmuster in Form eines Vierecks, Hexagons, Oktagons oder anderer Polygone dieselben Vorteile wie sie oben erfindungsgemäß beschrieben wurden, bieten.
  • Zwei oder mehrere der oben beschriebenen Ausführungsformen können. kombiniert werden, um eine weiter verbesserte Durchbruchsfestigkeit bereitzustellen. Zum Beispiel enthalten die dritten und vierten Ausführungsformen das Merkmal der zweiten Ausführungsform und können als eine Modifikation der zweiten Ausführungsform betrachtet werden.
  • Der Kurvenabschnitt des Schutzringbereiches muß nicht insgesamt eine glatte Kurve aufweisen, sondern kann eine oder mehrere abgewinkelte Antennen aufweisen.
  • Es wird darauf hingewiesen, daß, obwohl die Beispiele 1 bis 4 einen n-Kanal-IGBT beschreiben, die vorliegende Erfindung auch genauso für einen p-Kanal-IGBT angewendet werden kann.
  • Das Beispiel 1 kann außerdem für einen MOSFET mit einer ersten Halbleiterschicht aus einer n+-Schicht angewendet werden.

Claims (7)

  1. Feldeffekttransistor mit isoliertem Gate, der aufweist: eine erste Halbleiterschicht (1), eine zweite Halbleiterschicht (2) eines ersten Leitungstyps (n) in Kontakt mit der ersten Halbleiterschicht, eine dritte Halbleiterschicht (3, 9) eines zweiten Leitungstyps (p), die in der zweiten Halbleiterschicht ausgebildet ist, mit einem Übergang zwischen der zweiten Halbleiterschicht und der dritten Halbleiterschicht, die an einer Oberfläche der zweiten Halbleiterschicht abschließt, eine vierte Halbleiterschicht (6) des ersten Leitungstyps, die in der dritten Halbleiterschicht ausgebildet ist, mit einem Übergang zwischen der dritten Halbleiterschicht und der vierten Halbleiterschicht, die an einer Oberfläche der dritten Halbleiterschicht abschließt, eine Gateelektrode (8), die mittels eines Gateisolierfilmes (7) mindestens über einem Kanalbereich ausgebildet ist, der durch eine Oberfläche der dritten Halbleiterschicht in einem Abschnitt zwischen der zweiten Halbleiterschicht und der vierten Halbleiterschicht vorgesehen ist, eine Sourceelektrode (11) in Kontakt mit der dritten Halbleiterschicht und der vierten Halbleiterschicht, eine Drainelektrode (12) zur Zufuhr eines Drainstromes durch die erste Halbleiterschicht, einen Zellbereich, der aus mehreren dritten Halbleiterschichten (3, 9) besteht, wobei die Gateelektrode (8), die Sourceelektrode (11) und die Drainelektrode (12) jeweils gemeinsam für die dritten Halbleiterschichten im Zellbereich vorgesehen sind, einen Schutzringbereich (5), der zwischen dem Zellbereich und einem Umfang der zweiten Halbleiterschicht vorgesehen ist, um ein Bandmuster bereitzustellen, das den Zellbereich mit einem Kurvenabschnitt umgibt, und eine fünfte Halbleiterschicht (4) des zweiten Leitungstyps, die zwischen dem Zellbereich und dem Schutzringbereich ausgebildet ist, dadurch gekennzeichnet, daß die Sourceelektrode (11) mehrere Verlängerungen (11b) aufweist, die mit der fünften Halbleiterschicht (4) in ersten Kontaktbereichen (23, 26) verbunden sind, um Bypässe durch diese bereitzustellen, wenn eine Stromkonzentration innerhalb des Schutzringbereiches auftritt, wobei der konzentrierte Strom direkt zur Sourceelektrode im Zellbereich geleitet wird, und eine Gateelektrodenleitung (15) auf der fünften Halbleiterschicht (4) ausgebildet und mit der Gateelektrode (8) in mindestens einem zweiten Kontaktbereich (25, 27) verbunden ist, wobei die Gateelektrode (8) zwischen den ersten Kontaktbereichen (23, 26) ausgebildet ist, so daß die Verlängerungen (11b) und die Gateelektrode (8) entlang des Umfangs des Zellbereiches abwechselnd angeordnet sind.
  2. Feldeffekttransistor mit isoliertem Gate nach Anspruch 1, wobei auf einem Kurvenabschnitt der fünften Halbleiterschicht (4) einer der ersten Kontaktbereiche (23, 26) angeordnet ist.
  3. Feldeffekttransistor mit isoliertem Gate nach Anspruch 1 oder 2, wobei mehrere zweite Kontaktbereiche (25, 27) vorgesehen sind, die abwechselnd mit den ersten Kontaktbereichen (23, 26) entlang des Umfangs des Zellbereiches angeordnet sind.
  4. Feldeffekttransistor mit isoliertem Gate nach Anspruch 2, wobei in einem Abschnitt des Zellbereiches neben dem Kurvenabschnitt der fünften Halbleiterschicht (4) die vierte Halbleiterschicht (6) innerhalb der dritten Halbleiterschicht (3, 9) nicht angeordnet ist.
  5. Feldeffekttransistor mit isoliertem Gate nach Anspruch 2, wobei in einem Abschnitt des Zellbereiches neben dem Kurvenabschnitt der fünften Halbleiterschicht (4) eine sechste Halbleiterschicht (24) des zweiten Leitungstyps vorgesehen und mit der Sourceelektrode (11) verbunden ist.
  6. Feldeffekttransistor mit isoliertem Gate nach einem der Ansprüche 1 bis 5, wobei der Zellbereich Zellen in Streifen- oder Polygonform aufweist.
  7. Feldeffekttransistor mit isoliertem Gate nach einem der Ansprüche 1 bis 6, wobei der Kurvenabschnitt des Schutzbereiches entweder eine glatte Kurve oder eine oder mehrere abgewinkelte Kanten aufweist.
DE69533010T 1994-03-10 1995-03-10 Feldeffekttransistor mit isolierter Steuerelektrode Expired - Lifetime DE69533010T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3987494 1994-03-10
JP6039874A JP2870402B2 (ja) 1994-03-10 1994-03-10 絶縁ゲート型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
DE69533010D1 DE69533010D1 (de) 2004-06-17
DE69533010T2 true DE69533010T2 (de) 2005-04-07

Family

ID=12565139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69533010T Expired - Lifetime DE69533010T2 (de) 1994-03-10 1995-03-10 Feldeffekttransistor mit isolierter Steuerelektrode

Country Status (3)

Country Link
EP (1) EP0671769B1 (de)
JP (1) JP2870402B2 (de)
DE (1) DE69533010T2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
JP4775357B2 (ja) * 1995-04-12 2011-09-21 富士電機株式会社 高耐圧ｉｃ
DE69531783T2 (de) * 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
EP0772241B1 (de) * 1995-10-30 2004-06-09 STMicroelectronics S.r.l. Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
EP0772244B1 (de) * 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69520281T2 (de) * 1995-12-22 2001-08-09 Cons Ric Microelettronica Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand
DE69518653T2 (de) * 1995-12-28 2001-04-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung in integrierter Struktur
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
DE19806817C1 (de) 1998-02-18 1999-07-08 Siemens Ag EMV-optimierter Leistungsschalter
DE19818296C1 (de) * 1998-04-23 1999-08-26 Siemens Ag Hochspannungs-Randabschluß für ein Halbleiterbauelement
EP0961325B1 (de) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
JP4122113B2 (ja) * 1999-06-24 2008-07-23 新電元工業株式会社 高破壊耐量電界効果型トランジスタ
JP4857458B2 (ja) * 2000-06-07 2012-01-18 富士電機株式会社 高耐圧半導体装置
GB2403850B (en) * 2000-10-31 2005-05-11 Fuji Electric Co Ltd Semiconductor device
GB2373634B (en) 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
JP2004363501A (ja) * 2003-06-06 2004-12-24 Sanken Electric Co Ltd 絶縁ゲート構造を有する半導体素子
JP4911918B2 (ja) * 2005-05-16 2012-04-04 三菱電機株式会社 半導体装置の製造方法
JP4962665B2 (ja) * 2010-04-06 2012-06-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびにパワーモジュール
JP5692227B2 (ja) * 2010-06-30 2015-04-01 三菱電機株式会社 電力用半導体装置
JP5957171B2 (ja) * 2010-06-30 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101279216B1 (ko) * 2011-08-17 2013-06-26 주식회사 케이이씨 반도체 장치의 제조 방법
JP6318708B2 (ja) 2013-04-11 2018-05-09 株式会社デンソー 点火制御装置
JP6135436B2 (ja) * 2013-10-04 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置
WO2020162012A1 (ja) 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール
JP7048659B2 (ja) * 2020-04-07 2022-04-05 ローム株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422067A (en) * 1987-07-17 1989-01-25 Toshiba Corp Double diffusion type insulated-gate field effect transistor
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
JPH03180074A (ja) * 1989-12-08 1991-08-06 Fujitsu Ltd 半導体装置
JP2862027B2 (ja) * 1991-03-12 1999-02-24 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Also Published As

Publication number Publication date
JP2870402B2 (ja) 1999-03-17
EP0671769A2 (de) 1995-09-13
EP0671769B1 (de) 2004-05-12
DE69533010D1 (de) 2004-06-17
EP0671769A3 (de) 1999-05-06
JPH07249765A (ja) 1995-09-26

Similar Documents

Publication Publication Date Title
DE69533010T2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE3331329C2 (de)
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102017104716B4 (de) Schaltvorrichtung
DE102015221061A1 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE10041344A1 (de) SJ-Halbleitervorrichtung
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE3410427A1 (de) Hochleistungs-metalloxyd-feldeffekttransistor
DE3942640A1 (de) Mos-halbleitervorrichtung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE19638381A1 (de) Basiswiderstand-gesteuerte Thyristorstruktur
DE4310606C2 (de) GTO-Thyristoren

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition