DE19806817C1 - EMV-optimierter Leistungsschalter - Google Patents

EMV-optimierter Leistungsschalter

Info

Publication number
DE19806817C1
DE19806817C1 DE19806817A DE19806817A DE19806817C1 DE 19806817 C1 DE19806817 C1 DE 19806817C1 DE 19806817 A DE19806817 A DE 19806817A DE 19806817 A DE19806817 A DE 19806817A DE 19806817 C1 DE19806817 C1 DE 19806817C1
Authority
DE
Germany
Prior art keywords
chip
connection
transistor
lead frame
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19806817A
Other languages
English (en)
Inventor
Josef Gautioler
Frank Dr Klotz
Martin Dr Maerz
Helmut Dr Gassel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19806817A priority Critical patent/DE19806817C1/de
Priority to PCT/DE1999/000193 priority patent/WO1999043027A1/de
Priority to JP54195499A priority patent/JP2001520810A/ja
Priority to EP99908750A priority patent/EP0976154A1/de
Application granted granted Critical
Publication of DE19806817C1 publication Critical patent/DE19806817C1/de
Priority to US09/420,461 priority patent/US6404041B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

Die vorliegende Erfindung betrifft einen Leistungsschalter, wie er aus der EP 696818 A2 bekannt ist und der einen Halbleiter-Chip auf einem Leadframe umfaßt, wobei der Halbleiter-Chip wenigstens einen Steuerungsanschluß, ei­ nen ersten Anschluß für ein aktives Potential und einen zwei­ ten Anschluß für ein ruhendes Potential aufweist, und wobei das Leadframe mit dem zweiten Anschluß verbunden ist.
Leistungsschalter und insbesondere Leistungstransistoren, die auf der Basis schneller Schaltvorgänge arbeiten, verursachen ein hohes Maß an elektromagnetischer Störemission. Um die in den einschlägigen EMV-Normen (z. B. EN50081 11/2) vorgegebenen Grenzwerte der maximalen Störemission einzuhalten, ist des­ halb in den meisten Anwendungsschaltungen ein nicht unerheb­ licher Filteraufwand erforderlich.
Man unterscheidet bei den leitungsgebundenen Störungen zwi­ schen den symmetrischen und den asymmetrischen Störungen, wo­ bei die asymmetrischen Störungen durch die in den Erd- oder Masse-Pfad eingekoppelten Störströme verursacht werden. Die Entstehung der asymmetrischen Störungen wird im folgenden an­ hand eines Eintakt-Wandlers erläutert.
Wenn der Leistungsschalter ein Leistungs-MOS-Transistor ist, so treten im Schaltbetrieb am Drain-Anschluß des Lei­ stungstransistors hohe Spannungssteilheiten auf, d. h. der Verlauf der Spannung hat eine große Steigung dU/dt. Da nach dem Stand der Technik bei allen Leistungstransistoren die dem Kühlkörper zugewandte Chip-Rückseite den Drain-Anschluß bil­ det und mit dem Leadframe verbunden ist, ergibt sich bei ei­ ner Montage des Bauteils auf einem Kühlkörper eine nicht un­ erhebliche Koppelkapazität Ck zwischen dem Drain und dem Kühlkörper. (Das Leadframe ist der Metallträger, auf dem der eigentliche Halbleiter-Chip befestigt ist.) Der Kühlkörper selbst ist im allgemeinen direkt oder über eine - aufgrund seiner räumlichen Ausdehnung - nicht unerhebliche Koppelkapa­ zität mit dem Masse-Potential verbunden. Über die Koppelkapa­ zität Ck wird nun ein Störstrom in die Masse-Leitung einge­ koppelt, der proportional zu der Spannungsänderung in der Zeit ist, d. h. es gilt Istör ∼ Ck . dU/dt.
Diese Situation ist in Fig. 2 dargestellt (vgl. hierzu die US 4961107). Mit 6 ist ein Lei­ stungstransistor nach dem Stand der Technik bezeichnet, d. h. sein Drain-Anschluß ist direkt mit dem Leadframe 2 verbunden. Im Drain-Pfad des Leistungstransistors 6 liegt eine Last 4. Das Leadframe 2 bildet mit einem Kühlkörper 1 und einer Iso­ lation 9 zwischen beiden eine Kapazität CK, über die der Lei­ stungsschalter kapazitiv mit Masse gekoppelt ist und über die ein Störstrom Istör in die Masse-Leitung eingekoppelt wird. Die Kapazität CK nimmt wegen der großen Fläche des Leadframes einen großen Wert an, wodurch auch der in die Masse-Leitung eingekoppelte Strom Istör groß wird.
Einmal eingekoppelt lassen sich diese asymmetrischen Störan­ teile nur mehr schwer aus der Masse-Leitung beseitigen; so ist z. B. in am Netz betriebenen Geräten die Größe der zur Siebung der asymmetrischen Störungen notwendigen Y-Kondensa­ toren durch Bestimmungen über den maximalen Ableitstrom stark eingeschränkt, was zu einem erhöhten Aufwand an stromkompen­ sierten Entstördrosseln führt.
Um die Entstehung der asymmetrischen Störungen zu unterbin­ den, wird nach dem Stand der Technik ein leitfähiger Schirm zwischen Transistor und Kühlkörper verwendet, und der Schirm wird niederinduktiv mit dem Zwischenkreis-Potential verbun­ den. Damit wird der Störstrompfad nach Masse unterbrochen. Die Nachteile dieser Entstörmethode sind aber, daß sich der Montage-Aufwand deutlich erhöht und es zu einer Verschlechte­ rung des thermischen Widerstandes zwischen Transistor und Kühlkörper kommt.
Aufgabe der vorliegenden Erfindung ist es daher, einen Lei­ stungsschalter zu schaffen, bei dem die asymmetrischen Stö­ rungen bei gleichzeitiger Reduzierung des schaltungstechni­ schen Aufwands unterbunden werden.
Diese Aufgabe wird gelöst durch einen Leistungsschalter mit den Merkmalen nach Anspruch 1 oder 4. Die abhängigen Ansprüche be­ ziehen sich auf bevorzugte Ausführungsformen der Erfindung.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, das Leadframe des Leistungsschalters mit der auf "ruhendem Po­ tential" liegenden Seite des Chips zu verbinden.
Unter ruhendem Potential wird im folgenden das Potential verstanden, das an dem Leistungsschalter auf der der Last abgewandten Seite liegt. Das aktive Potential ist dagegen dasjenige Potential, das auf der Lastseite an dem Leistungs­ schalter anliegt.
Bei dem erfindungsgemäßen Leistungsschalter, der einen Halblei­ ter-Chip auf einem Leadframe umfaßt, wobei der Halbleiter- Chip wenigstens einen ersten Anschluß für ein aktives Poten­ tial und einen zweiten Anschluß für ein ruhendes Potential aufweist, ist das Leadframe mit dem zweiten Anschluß verbunden. Des weiteren ist der erste Anschluß der Drain und der zweite Anschluß die Source eines Transi­ stors. Der Chip kann dabei vollständig vom Leadframe isoliert sein, und die Verbindung zwischen Source und Leadframe wird durch eine Drahtverbindung hergestellt.
In einer Ausführungsform der Erfindung ist der Chip über den Source-Anschluß auf dem Leadframe montiert, so daß der Drain-Anschluß sich auf der freiliegenden Oberfläche des Chips befindet.
Da sich bei dieser Ausführungsform das benachbart zur Source angeordnete Gate ebenfalls auf der Seite des Leadframes be­ findet, wird der Steuerungsanschluß über Trenche in dem Chip mit der freiliegenden Oberfläche des Chips verbunden. So ist er zugänglich und kann verdrahtet werden.
Der erfindungsgemäße Leistungsschalter kann alternativ auch als Diode realisiert werden, bei der der erste Anschluß die Kathode und der zweite Anschluß die Anode ist.
Ein derartiger EMV-optimierter Schalter weist die folgenden Vorteile auf: Erstens werden die asymmetrischen Störanteile ohne zusätzlichen Schirm unterdrückt. Zweitens wird der thermische Widerstand nicht durch eine Schirm-Isolation ver­ schlechtert. Schließlich weisen aufgrund der fehlenden Sour­ ce-Bonddrähte die Transistoren eine extrem niedrige Source- Induktivität auf. Dadurch werden parasitäre Oszillationen im Bereich der Schaltflanken - insbesondere bei der Parallel­ schaltung mehrerer Transistoren - wirksam reduziert. Diese Oszillationen machen sich als Maxima in Störspektrum bemerk­ bar, zu ihrer Dämpfung ist bei Transistoren nach dem Stand der Technik (Common-Drain) ein deutlich erhöhter Aufwand er­ forderlich (Hilfs-Source-Anschluß, Gate- und Sourceseitige Widerstände zum Gate-Treiber usw.), der bei dem erfindungs­ gemäßen Transistor entfällt.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung der zeichnerisch dargestellten Ausführungs­ formen der Erfindung, die nur als Beispiel dienen und auf die die Erfindung nicht beschränkt ist.
Fig. 1 zeigt eine Ausführungsform des erfindungsgemäß abge­ schirmten Leistungsschalters.
Fig. 2 zeigt den bereits oben beschriebenen Stand der Tech­ nik.
Fig. 3 zeigt ein Schaltbeispiel einer weiteren Ausführungs­ form des erfindungsgemäß abgeschirmten Leistungsschalters.
Fig. 4 zeigt einen Querschnitt durch einen Transistor bei einer Ausführungsform der Erfindung.
In Fig. 1 ist sowohl die mechanische Anordnung als auch das Schaltbild eines Leistungsschalters 6 dargestellt. Im rech­ ten Abschnitt der Fig. 1 ist der Leistungsschalter 6 als aus einem Chip 3 bestehend dargestellt, der auf einem Leadframe 2 montiert ist, das seinerseits thermisch in Kontakt zu ei­ nem Kühlkörper 1 steht. Ein erster Anschluß des Leistungs­ schalters ist mit D bezeichnet. Der Anschluß D wird über ei­ ne Drahtverbindung von dem Chip 3 nach außen geführt. Dieser erste Anschluß D ist wie in dem Schaltbild gezeigt mit einer Last 4 verbunden. Da der Leistungsschalter 6 in Fig. 1 als Low-side-Schalter dargestellt ist, liegt an dem Anschluß D das "aktive" Potential an.
Ein zweiter Anschluß des Transistors 6 ist mit S bezeichnet. Er ist in der gezeigten Ausführungsform fest mit dem Lead­ frame 2 verbunden und liegt damit auf "ruhendem" Potential.
Ferner umfaßt der Leistungsschalter einen Steuerungsanschluß oder Gate-Anschluß G. An ihn wird eine Steuerspannung ange­ legt, die dazu dient, den durch den Transistor zwischen Source S und Drain D fließenden Strom einzustellen.
Die Schaltung wird von einer Spannungsquelle 5 versorgt, die mit Siebkondensatoren 7 abgesichert wird.
Bei dem gezeigten Aufbau des Transistors mit Source S auf ruhendem Potential und Last 4 im Drain-Pfad wird eine Ein­ kopplung von Störungen in die Masse-Leitung vermieden.
Damit der Transistor 6 erfindungsgemäß entstört oder entkop­ pelt werden kann, muß er so hergestellt werden, daß die Source S des Transistors mit dem Leadframe 2 verbunden wer­ den kann.
Dazu wird in einer ersten Ausführungsform ein DMOS-Transi­ stor als Schaltelement verwendet, der in Smart-Power-Tech­ nologie hergestellt wird. DMOS-Transistoren sind in dieser Technologie stets von der Rückseite des Si-Wafers bzw. Chips 3 isoliert, d. h. sowohl Drain D als auch Source S können be­ liebig geschaltet werden, indem die Source S über eine (nicht gezeigte) Drahtverbindung mit dem Leadframe 2 verbun­ den wird.
Um noch größere Schaltleistungen als mit in Smart-Power- Technologie hergestellten DMOS-Transistoren zu erreichen, werden bei einer weiteren Ausführungsform der Erfindung die Chips 3 mit DMOS-Transistoren "verkehrt" auf dem Leadframe 2 montiert. Mit anderen Worten, der Chip 3 mit DMOS Transisto­ ren der herkömmlichen Art wird über die Source S auf das Leadframe montiert. Die Source S befindet sich damit zwi­ schen Chip 3 und Leadframe 2 und wird über das Leadframe 2 angeschlossen. Der Drain D liegt oben auf dem Chip 3 und ist ohne weiteres zugänglich.
Der Steuerungsanschluß G des Transistors liegt in unmittel­ barer Nähe des Source-Anschlusses S. Damit ist der Steue­ rungsanschluß bei der Montage des Chips 3 auf dem Leadframe 2 über die Source S nicht mehr unmittelbar zugänglich. In der bevorzugten Ausführungsform mit Montage des Chips 3 über die Source S wird daher der Gate-Anschluß G von der Vorder­ seite, d. h. der Seite der Source S, auf die Rückseite, d. h. die Seite des Drain, gebracht. Vorzugsweise erfolgt eine Verbindung von der Vorderseite des Chips 3 mit der Rückseite des Chips 3 über Gräben oder sogenannte Trenches im Chip. Vorzugsweise werden daher bei dieser Ausführungsform des er­ findungsgemäßen Leistungsschalters dünne Chip-Scheiben ver­ wendet. Die Tiefe der Trenches in dem Chip 3 wird entspre­ chend der Dicke der Chip-Scheiben gewählt. Eine Ausführungs­ form der Erfindung mit Trenchen in dem Transistor für das Gate G ist in Fig. 4 gezeigt.
Dabei ist der Trench mit 10, die Isolationsschicht für den Trench mit 11, die Transistorstrukturen auf der Unterseite des Chips 3 mit 12 und die Lotverbindung zwischen Chip 3 und Leadframe 2 mit 13 bezeichnet.
Die beiden obigen Ausführungsformen der Erfindung unterschei­ den sich dadurch, daß der Chip 3 entweder vollständig vom Leadframe 2 und damit vom Kühlkörper isoliert ist und die Verbindung zwischen Source und Leadframe eine Drahtverbindung ist, oder der Chip 3 über die Source S auf dem Leadframe 2 derart montiert ist, daß der Drain D sich auf der freiliegen­ den Oberfläche des Chips 3 befindet.
In einer weiteren Ausführungsform der Erfindung werden die Chips 3 als Transistoren ausgeführt, bei denen die dem Lead­ frame zugewandte Chip-Rückseite den Source-Anschluß bildet. Damit kann eine direkte Verbindung zwischen Source S und dem Leadframe 2 bzw. Kühlkörper 1 hergestellt werden. Da die Source S auf ruhendem Potential liegt, wird somit auch das Leadframe 2 erfindungsgemäß auf ruhendes Potential gebracht.
In allen drei Fällen kann das Chip in der übliche Weise auf ein Leadframe gelötet werden und das Leadframe direkt mit dem Zwischenkreispotential verbunden werden. Damit wird - wie oben beschrieben - eine Störausbreitung nach Masse/Erde vermieden. Ein Störstrom tritt nicht auf, da an der Koppel­ kapazität zwischen Leadframe und Masse keine Potentialände­ rung stattfindet, d. h. es gilt dU/dt = 0. Die am Drainan­ schluß des Bauteils verbleibende Koppelkapazität CK* ist viel kleiner als CK, so daß eine Störung Istör weitestgehend ver­ mieden wird.
Mit der Erfindung wird damit ein EMV-optimierte Transistor geschaffen, mit dem eine bessere Entstörung externer Leitun­ gen als bei Transistoren nach dem Stand der Technik möglich ist. Insbesondere ist die Erfindung einsetzbar bei Low-side- Schaltern. Bei allen Low-side-Schaltern, d. h. Schaltern, bei denen die Last 4 im Drain-Kreis liegt, ist das ruhende Poten­ tial das Source-Potential. Durch die Verbindung des Leadframe 2 mit der Source S, so daß damit das Potential des Leadframe 2 gegenüber Masse ruht und dU/dt = 0 gilt, wird folglich die Einkoppelung von Störstrom nach außen in die Masse-Verbindung verhindert. Dies gilt unabhängig von der Koppelkapazität zwi­ schen Chip 3 und Kühlkörper 1. Selbst bei direkter, leitender Montage des Bausteins auf einen mit Masse verbundenen Kühl­ körper 1 wird kein Störstrom in die Masse eingekoppelt. Dabei können die Low-side-Schalter auch in Brückenschaltungen ein­ gesetzt sein.
Ein weiteres Beispiel für eine Schaltung eines erfindungsge­ mäßen Bauelements ist in Fig. 3 dargestellt. Dort ist der Leistungsschalter eine Diode 8 mit einer Kathode K als erstem Anschluß und einer Anode A als zweitem Anschluß. Sie ist in Reihe mit einem (konventionellen) Transistor 6 geschaltet und dient in der gezeigten Schaltung als Freilaufdiode. Bei mit dem Leadframe verbundener Anode A und auf der Oberseite des Chips liegender Kathode K befindet sich die Anode A auf dem ruhenden Potential, und damit wird über die große Kapazität CK des Bauelements kein Störstrom mehr in den Masse-Kreis eingekoppelt. Nur die sehr viel kleinere Kapazität CK* der Kathode gegenüber dem Kühlkörper liegt auf einem zeitlich veränderlichen Potential. Da aber die Kapazität CK* der Ka­ thode sehr klein ist, wird eine Einkopplung von Störströmen in den Masse-Kreis zuverlässig unterdrückt.
Die Erfindung wurde mit bezug auf MOS-Transistoren und Di­ oden beschrieben. Es versteht sich aber von selbst für den Fachmann, da die Erfindung gleichermaßen anwendbar ist bei bipolaren Halbleiterbauelementen wie Bipolartransistoren, IGBTs, jeder Art von Thyristoren etc.
Bezugszeichenliste
1
Kühlkörper
2
Leadframe
3
Chip
4
(induktive) Last
5
Spannungsquelle
6
Transistor
7
Siebkondensator
8
Diode
9
Isolation zwischen Leadframe und Kühlkörper
10
Trench
11
Isolationsschicht für Trench
12
Transistorstrukturen
13
Lot zwischen Chip und Leadframe
Derster Anschluß für aktives Potential oder Drain
Szweiter Anschluß für ruhendes Potential oder Source
CK
Koppelkapazität zwischen Leadframe und Masse
CK
*Koppelkapazität zwischen Chip-Oberseite und Masse

Claims (4)

1. Leistungsschalter, der einen Halbleiter-Chip (3) auf einem Leadframe (2) umfaßt, wobei der Halbleiter-Chip (3) wenigstens einen ersten Anschluß (D, K) für ein aktives Potential und einen zweiten Anschluß (S, A) für ein ruhendes Potential aufweist, wobei das Leadframe (2) mit dem zweiten Anschluß (S, A) verbunden ist, dadurch gekennzeichnet, daß der erste Anschluß (D) der Drain und der zweite Anschluß (S) die Source eines Transistors (6) ist.
2. Leistungsschalter nach Anspruch 1, dadurch gekennzeichnet, daß der Chip über die Source (S) des Transistors (6) auf dem Leadframe (2) montiert ist.
3. Leistungsschalter nach Anspruch 2, dadurch gekennzeichnet, daß ein Steuerungsanschluß (G) des Transistors (6) über Trenche in dem Chip (3) mit der freiliegenden Oberfläche des Chips (3) verbunden ist.
4. Leistungsschalter, der einen Halbleiter-Chip (3) auf einem Leadframe (2) umfaßt, wobei der Halbleiter-Chip (3) wenigstens einen ersten Anschluß (D, K) für ein aktives Potential und einen zweiten Anschluß (S, A) für ein ruhendes Potential aufweist, wobei das Leadframe (2) mit dem zweiten Anschluß (S, A) verbunden ist, dadurch gekennzeichnet, daß der erste Anschluß (K) die Kathode und der zweite Anschluß (A) die Anode einer Diode (8) ist.
DE19806817A 1998-02-18 1998-02-18 EMV-optimierter Leistungsschalter Expired - Lifetime DE19806817C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19806817A DE19806817C1 (de) 1998-02-18 1998-02-18 EMV-optimierter Leistungsschalter
PCT/DE1999/000193 WO1999043027A1 (de) 1998-02-18 1999-01-26 Emv-optimierter leistungsschalter
JP54195499A JP2001520810A (ja) 1998-02-18 1999-01-26 電磁的両立性を最適化した電力スイッチ
EP99908750A EP0976154A1 (de) 1998-02-18 1999-01-26 Emv-optimierter leistungsschalter
US09/420,461 US6404041B1 (en) 1998-02-18 1999-10-18 EMC-optimized power switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19806817A DE19806817C1 (de) 1998-02-18 1998-02-18 EMV-optimierter Leistungsschalter

Publications (1)

Publication Number Publication Date
DE19806817C1 true DE19806817C1 (de) 1999-07-08

Family

ID=7858197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19806817A Expired - Lifetime DE19806817C1 (de) 1998-02-18 1998-02-18 EMV-optimierter Leistungsschalter

Country Status (5)

Country Link
US (1) US6404041B1 (de)
EP (1) EP0976154A1 (de)
JP (1) JP2001520810A (de)
DE (1) DE19806817C1 (de)
WO (1) WO1999043027A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
US9099454B2 (en) 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US9196577B2 (en) 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
US9230880B2 (en) 2014-01-28 2016-01-05 Infineon Technolgies Ag Electronic device and method for fabricating an electronic device
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9373566B2 (en) 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
US9487392B2 (en) 2013-07-17 2016-11-08 Infineon Technologies Ag Method of packaging integrated circuits and a molded package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251553B2 (en) * 2003-04-30 2007-07-31 Robert Bosch Corporation Thermal optimization of EMI countermeasures
JP2005276877A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE102004052153B4 (de) * 2004-10-26 2016-02-04 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
EP0696818A2 (de) * 1994-08-12 1996-02-14 Siemens Aktiengesellschaft Halbleiterbauelement mit isolierendem Gehäuse
DE69111738T2 (de) * 1990-10-12 1996-03-07 Compaq Computer Corp Verlustfreier Dämpfungskreis.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
EP0098167B1 (de) * 1982-06-30 1988-09-07 Fujitsu Limited Feldeffekthalbleiteranordnung
JPH04103138A (ja) * 1990-08-22 1992-04-06 Mitsubishi Electric Corp 半導体集積回路
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
JPH08204083A (ja) * 1995-01-23 1996-08-09 Tokin Corp 半導体装置用リードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
DE69111738T2 (de) * 1990-10-12 1996-03-07 Compaq Computer Corp Verlustfreier Dämpfungskreis.
EP0696818A2 (de) * 1994-08-12 1996-02-14 Siemens Aktiengesellschaft Halbleiterbauelement mit isolierendem Gehäuse

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
US7936048B2 (en) 2006-03-17 2011-05-03 Infineon Technologies Ag Power transistor and power semiconductor device
US9487392B2 (en) 2013-07-17 2016-11-08 Infineon Technologies Ag Method of packaging integrated circuits and a molded package
US9099454B2 (en) 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9806056B2 (en) 2013-10-01 2017-10-31 Infineon Technologies Ag Method of packaging integrated circuits
US9196577B2 (en) 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
US9230880B2 (en) 2014-01-28 2016-01-05 Infineon Technolgies Ag Electronic device and method for fabricating an electronic device
US9373566B2 (en) 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes

Also Published As

Publication number Publication date
WO1999043027A1 (de) 1999-08-26
EP0976154A1 (de) 2000-02-02
JP2001520810A (ja) 2001-10-30
US6404041B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
DE10106359C1 (de) Laterales Halbleiterbauelement in Dünnfilm-SOI-Technik
DE102017200557B4 (de) Feldeffekttransistor mit Schutzdioden
DE10160118B4 (de) Halbleiterelement
DE102005023026B4 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102004014744B4 (de) Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE19806817C1 (de) EMV-optimierter Leistungsschalter
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016103131A1 (de) Schaltkreis, Halbleiterschaltanordnung und Verfahren
DE102011082986A1 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität
DE102021110214A1 (de) Halbleitervorrichtung
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE19905421B4 (de) Leistungshalbleiterbauelement mit reduzierter Millerkapazität
DE19713962C1 (de) Leistungsdiode (FCI-Diode)
DE19829837A1 (de) Steuervorrichtung zum Schalten eines elektrischen Verbrauchers
DE10250154B4 (de) Schaltereinheit für ein Schaltnetzteil
DE10014455B4 (de) Pegelschieber
DE3924930C2 (de) MOS Halbleitervorrichtung
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement
DE102018104060A1 (de) Halbleitervorrichtung
DE3331631A1 (de) Halbleiter-bauelement
DE102005045910A1 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE102020126465A1 (de) Leistungselektronikmodul mit einem verbesserten Gate-Treiber

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right