JP2001520810A - 電磁的両立性を最適化した電力スイッチ - Google Patents

Abstract

(57)【要約】 回路技術上のコストを低減すると同時に、従来公知技術の場合よりも非対称妨害が明らかに少ない電力スイッチが提供される。本発明によると、リードフレーム（２）上に１つの半導体チップ（３）を有しており、その際、半導体チップ（３）は、少なくとも１つの活性電位用の第１の端子（Ｄ，Ｋ）と、静止電位用の第２端子（Ｓ，Ａ）を有しており、リードフレーム（２）は、前記第２の端子（Ｓ，Ａ）に接続されている電力スイッチが提案される。その際、第２の端子は、トランジスタのドレインであるか、又は、ダイオードのアノードである。

Description

【発明の詳細な説明】 電磁的両立性を最適化した電力スイッチ 本発明は、ヨーロッパ特許公開第０６９６８１８号公報から公知であるような 、電力スイッチであって、該電力スイッチは、リードフレーム上に１つの半導体 チップを有しており、その際、半導体チップは、少なくとも１つの活性電位用の 第１の端子と、静止電位（ｅｉｎ ｒｕｈｅｎｄｅｓ Ｐｏｔｅｎｔｉａｌ）用 の第２端子を有しており、その際、リードフレームは、第２の端子に接続されて いる電力スイッチに関する。 電力スイッチ及び殊に高速スイッチング過程に基づいて作動する電力トランジ スタにより、高い程度の電磁妨害放射が生じる。最大妨害放射を、該当する電磁 的両立性規格（例えば、ＥＮ５００８１ １１／２）で設定された限界値内に保 持するために、大抵の使用回路では、相当大きなフィルタコストが必要である。 線路と結合された妨害の際、対称的な妨害と非対称的な妨害とが区別され、そ の際、非対称的な妨害は、アース又は接地路内で入力結合された妨害電流によっ て生じる。非対称的な妨害の発生について、以下、シングルエンド変換器（Ｅｉ ｎｔａｋｔ−Ｗａｎｄｌｅｒ）を用いて説明する。 電力スイッチが電力ＭＯＳトランジスタである場合、スイッチング作動中、電 力トランジスタのドレイン端子に、高い電圧勾配（Ｓｐａｎｎｕｎｇｓｓｔｅｉ ｌｈｅｉｔｅｎ）が発生し、即ち、電圧の経過特性が、大きな上昇率ｄＵ／ｄｔ を有している。従来技術によると、どんな電力トランジスタでも、放熱体側のチ ップ裏面は、ドレイン端子を構成していて、リードフレームと結合されているの で、構成部品を放熱体に取り付ける際、ドレインと放熱体との間にかなり大きな 接合容量Ｃ_kが生じる。（このリードフレームは、金属製担体であり、この金属 製担体上に本来の半導体チップが固定されている。）放熱体自体は、一般的に直 接又は（放熱体の空間的な拡がりに起因する）かなり大きな接合容量を介してア ース電位と接続されている。接合容量Ｃ_kを介して、妨害電流がアース線路内に 入力結合され、この妨害電流は、電圧の時間変化に比例する。即ち、Ｉ_stoer〜 Ｃ_k・ｄＵ／ｄｔが成立する。 この状況は、図２に示されている（米国特許明細書第４９６１１０７号公報参 照）。６で、従来技術の電力トランジスタが示されており、即ち、この電力トラ ンジスタのドレイン端子は、直接リードフレーム２と接続されている。電力トラ ンジスタ６のドレイン路内には、負荷４がある。リードフレーム２は、放熱体１ と、リードフレーム２と放熱体１との間の絶縁分離部 ９と共に、キャパシタンスＣ_kを形成し、このキャパシタンスＣＫを介して、電 力スイッチは、容量的にアースと接続され、このキャパシタンスを介して、妨害 電流Ｉ_stoerは、アース線路内に入力結合される。このキャパシタンスＣ_Kは、リ ードフレームの大面積のために、大きな値をとり、それにより、アース線路内に 入力結合される電流Ｉ_stoerも大きくなる。 一度入力結合されると、この非対称な妨害成分は、アース線路から除去するの が極めて困難である；つまり、例えば、ネットワークで作動される装置内では、 非対称妨害の濾波のために必要なＹコンデンサの大きさは、最大導出電流を介し て決めることによって強く制限され、このことにより、電流を補償する妨害除去 用チョークコイルに掛かるコストが高くなってしまう。 非対称妨害の形成を阻止するために、従来技術によると、トランジスタと放熱 体との間に導電性シールドが使用され、このシールドは、低インダクタンスで、 中間回路電位（Ｚｗｉｓｃｈｅｎｋｒｅｉｓ−Ｐｏｔｅｎｔｉａｌ）と接続され る。従って、アースに向かう妨害電流路は遮断される。しかし、この妨害除去方 法の欠点は、組込みコストが明らかに増大し、トランジスタと放熱体との間の熱 抵抗が劣化することにある。 従って、本発明の課題は、回路技術上のコストを低減すると同時に、非対称妨 害を阻止することができる電力スイッチを提供することにある。 この課題は、本発明によると、第１の端子は、トランジスタのドレインであり 、第２の端子は、前記トランジスタのソースである（請求の範囲１記載の要件） ようにするか、又は、第１の端子は、ダイオードのカソードであり、第２の端子 は、ダイオードのアノードである（請求の範囲４記載の要件）ようにすることに よって解決される。従属請求項は、本発明の有利な実施例に関する。 本発明による課題の解決手段は、電力スイッチのリードフレームをチップの「 静止電位（”ｒｕｈｅｎｄｅｍ Ｐｏｔｅｎｔｉａｌ”）」側に接続することに ある。 静止電位（”ｒｕｈｅｎｄｅｍ Ｐｏｔｅｎｔｉａｌ”）とは、以下、電力ス イッチに、負荷とは反対側で印加される電位のことである。それに対して、活性 電位（ａｋｔｉｖｅ Ｐｏｔｅｎｔｉａｌ）とは、負荷側で電力スイッチに印加 される電位のことである。 本発明の電力スイッチは、半導体チップをリードフレーム上に有しており、そ の際、半導体チップは、少なくとも１つの、活性電位用の第１の端子と静止電位 用の第２の端子を有しており、この電力スイッチの場合、リードフレームは、第 ２の端子と接続されている 。その際、請求の範囲１によると、第１の端子は、トランジスタのドレインであ り、第２の端子は、トランジスタのソースである。その際、チップは、リードフ レームから完全に絶縁分離することができ、ソースとリードフレーム間の接続は 、線接続によって形成される。 本発明の１実施例では、チップは、ソース端子を介してリードフレーム上に取 り付けられており、その結果、ドレイン端子は、チップの空き表面上に設けられ る。 この実施例で、ソースの隣りに設けられたゲートは、同様にリードフレームの 側にあるので、制御端子は、チップ内のトレンチを介してチップの空き表面上に 接続される。従って、制御端子にアクセスし易く、線接続することができる。 本発明の、請求の範囲４記載の電力スイッチは、第１の端子がカソードであっ て、第２の端子がアノードであるダイオードとして構成されている。 その種の電磁的両立性を最適化したスイッチは、以下の利点を有している：第 １に、非対称妨害成分を、付加的なシールドなしに抑制することができる。第２ に、熱抵抗は、シールド絶縁分離によって劣化されない。最後に、ソースボンデ ィング線がないことにより、トランジスタは、極端に低いソースインダクタンス を有している。そうすることによって、スイッチング 側縁の領域内での寄生振動（殊に、複数トランジスタの並列接続時に）を有効に 低減することができる。この振動は、妨害スペクトル内で最大値として知覚可能 であり、その減衰のために、公知技術のトランジスタ（コモンドレイン）では、 明らかに高いコストが必要であるが（補助−ソース−端子、ケート側及びソース 側抵抗、等）、このコストは、本発明のトランジスタでは必要ない。 本発明の別の特徴及び利点は、本発明の図示の実施例から分かるが、これは、 あくまでも、実施例として用いられるのであって、本発明がこれに限定されるも のではない。 図１には、本発明のシールドされた電力スイッチの１実施例が示されている。 図２には、上述の従来技術が示されている。 図３には、本発明のシールドされた電力スイッチの別の実施例の１回路実施例 が示されている。 図４には、本発明の１実施例のトランジスタの横断面図が示されている。 図１には、電力スイッチ６の機構的な装置構成も回路図も示されている。図１ の右側部分には、放熱体１と熱的に接触されたリードフレーム２上に取り付けら れたチップ３から構成された電力スイッチ６が図示されている。電力スイッチの 第１の端子は、Ｄで示されている。この端子Ｄは、線接続を介してチップ３から 外側に案内されている。この第１の端子Ｄは、回路図に示されているように、負 荷４と接続されている。図１の電力スイッチ６は、ローサイドスイッチとして図 示されているので、端子Ｄには、「活性（”ａｋｔｉｖｅ”）」電位が印加され ている。 トランジスタ６の第２の端子は、Ｓで示されている。この端子は、図示の実施 例では、リードフレーム２と固定して接続されており、従って、「静止（”ｒｕ ｈｅｎｄｅｍ”）」電位である。 更に、電力スイッチは、制御端子又はゲート端子Ｇを有している。このゲート 端子には、制御電位が印加されており、この制御電位は、トランジスタのソース ＳとドレインＤとを通って流れる電流を調整するのに使用される。 この回路は、電圧源５によって給電され、この電圧源は、濾波コンデンサ７に よって保護されている。 ソースＳが静止電位であって、負荷４がドレイン路内にあるトランジスタの図 示の構成の場合、アース線路内に妨害が入力結合されるのを回避することができ る。 トランジスタ６を、本発明により、妨害除去又は減結合することができるため には、このトランジスタのソースＳをリードフレーム２と接続することができる ようにトランジスタを製造する必要がある。 そのために、第１の実施例では、ＤＭＯＳトランジ スタが、スマートパワーテクノロジーで形成された回路素子として使用されてい る。ＤＭＯＳトランジスタは、このテクノロジーでは、常にＳｉウエーハ乃至チ ップ３の裏側から絶縁分離されており、即ち、ドレインＤもソースＳも、任意に 接続することができ、その際、ソースＳは、（図示していない）線接続を介して リードフレーム２と接続されている。 スマートパワーテクノロジーで製造されたＤＭＯＳトランジスタのスイッチン グ電力よりも更に大きなスイッチング電力を達成するために、本発明の別の実施 例では、ＤＭＯＳトランジスタのチップ３は、リードフレーム２に「逆に」取り 付けられている。つまり、従来技術のＤＭＯＳトランジスタのチップ３は、ソー スＳを介してリードフレームに取り付けられている。従って、ソースＳは、チッ プ３とリードフレーム２との間に設けられていて、リードフレーム２を介して接 続されている。ドレインＤは、チップ３の上側に設けられており、即座にアクセ スできる。 トランジスタの制御端子Ｇは、ソース端子Ｓの直ぐ近くに設けられている。従 って、制御端子は、チップ３を、ソースＳを介してリードフレーム２上に取り付 ける際、最早直ぐにはアクセスすることができない。従って、ソースＳを介して チップ３を取り付ける有利な実施例の場合、ゲート端子Ｇは、前側から、即ち、 ソースＳの側から裏側、即ち、ドレインの側に形成さ れている。有利には、チップ３の前側からチップ３の裏側との接続は、チップ内 の溝又は所謂トレンチを介して行われる。従って、有利には、この、本発明の電 力スイッチの実施例の場合、薄膜チップディスクが使用される。チップ３内のト レンチの深さは、チップディスクの厚みに相応して選定されている。ゲートＧ用 のトランジスタ内のトレンチの本発明の実施形式は、図４に示されている。 その際、トレンチは１０で示されており、トレンチ用の絶縁分離層は１１で示 されており、チップ３の下側のトランジスタ構造は１２で示されており、チップ ３とリードフレーム２とのろう接続部は１３で示されている。 本発明の上述の両実施例は、チップ３が、完全に、リードフレーム２から、従 って、放熱体から絶縁分離されていて、ソースとリードフレームとの間の接続が 線接続であるか、又は、チップ３が、ソースＳを介してリードフレーム２に、ド レインＤがチップ３の空き表面上に設けられているかどうかのどちらかによって 区別される。 本発明の別の実施例では、チップ３は、トランジスタとして構成されており、 このトランジスタでは、リードフレーム側のチップ裏面はソース端子を形成して いる。従って、ソースＳとリードフレーム２乃至放熱体１との間の直接接続を形 成することができる。従っ て、ソースは、静止電位に印加されているので、リードフレーム２も、本発明に よると、静止電位にされる。 全て３つの場合、チップは、通常のように、リードフレーム上にろう付けする ことができ、リードフレームは、直接中間回路電位に接続される。従って、上述 のように、妨害が拡がるのは、アース／接地により回避される。妨害電流は、発 生しない。と言うのは、リードフレームとアースとの接合容量により、電位は変 化されず、即ち、ｄＵ／ｄｔ＝０が成立するからである。構成部品のドレイン端 子に残る接合容量Ｃ_K ^*は、Ｃ_Kよりもずっと小さく、その結果、妨害Ｔ_soerは、 極めて十分に回避される。 従って、本発明によると、従来技術のトランジスタよりも、外部線路の妨害除 去を一層良好に改善することができる電磁的両立性が最適化されたトランジスタ を提供することができる。殊に、本発明は、ローサイドスイッチで使用すること ができる。全てのローサイドスイッチ、即ち、負荷４がドレイン回路内に設けら れているスイッチの場合、静止電位は、ソース電位である。リードフレーム２を ソースＳと接続することによって、その結果、リードフレーム２の電位は、アー スに対して静止され、ｄＵ／ｄｔ＝０が成立し、従って、妨害電流が外側に入力 結合されるのは、アース接続で阻止することができる。これは、チップ３と放熱 体１との間の接合容量とは無関係に行うことができる。モジュールを、アースに 接続された放熱体１に直接導電取り付けする場合ですら、妨害電流はアースに入 力結合されない。その際、ローサイドスイッチは、ブリッジ回路内にも使用する ことができる。 本発明の構成素子の回路用の別の実施例は、図３に示されている。そこでは、 電力スイッチは、カソードＫが第１の端子であって、アノードＡが第２の端子で あるダイオード８である。この電力スイッチは、静止状態では、（通常の）トラ ンジスタ６と接続されていて、図示の回路ではフリーホイーリングダイオードと して接続されている。リードフレームと接続されたアノードＡ及びチップの表面 上のカソードＫの場合、アノードＡは静止電位にあり、従って、構成素子の大き なキャパシタンスＣＫを介して、妨害電流は、最早アース回路内に入力結合され ない。放熱体に比して非常に小さな、カソードのキャパシタンスＣ_K ^*だけが、時 間的に変化する電位に印加される。しかし、カソードのキャパシタンスＣ_K ^*は、 非常に小さいので、妨害電流がアース回路内に入力結合するのを、高い信頼度で 抑制することができる。 本発明は、ＭＯＳトランジスタ及びダイオードに関して説明されている。しか し、当業者にとっては、本発明を、バイポーラトランジスタ、ＩＧＢＴ、各形式 のサイリスタ等のようなバイポーラ半導体構成素子に も使用することができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーティン メルツ ドイツ連邦共和国 Ｄ―85570 マルクト シュヴァーベン ヴィダーヴェーク 21 デー (72)発明者 ヘルムート ガセル ドイツ連邦共和国 Ｄ―81827 ミュンヘ ン シュペルバーシュトラーセ 20

Claims (1)

1. 【特許請求の範囲】 1. 電力スイッチであって、該電力スイッチは、リードフレーム（２）上に１つ の半導体チップ（３）を有しており、その際、前記半導体チップ（３）は、少な くとも１つの活性（ａｋｔｉｖｅｓ）電位用の第１の端子（Ｄ，Ｋ）と、静止（ ｒｕｈｅｎｄｅｓ）電位用の第２端子（Ｓ，Ａ）を有しており、 その際、前記リードフレーム（２）は、前記第２の端子（Ｓ，Ａ）に接続され ている 電力スイッチにおいて、 第１の端子（Ｄ）は、トランジスタ（６）のドレインであり、第２の端子（Ｓ ）は、前記トランジスタ（６）のソースである ことを特徴とする電力スイッチ。 2. チップは、トランジスタ（６）のソース（Ｓ）を介してリードフレーム（２ ）上に取り付けられている請求項１記載の電力スイッチ。 3. トランジスタ（６）の制御端子（Ｇ）は、チップ（３）内のトレンチを介し て、前記チップ（３）の空き表面と結合されている請求項２記載の電力スイッチ 。 ４．電力スイッチであって、該電力スイッチは、リードフレーム（２）上に半導 体チップ（３）を有しており、その際、前記半導体チップ（３）は、少なく とも１つの活性電位用の第１の端子（Ｄ，Ｋ）と、静止電位用の第２端子（Ｓ， Ａ）を有しており、 その際、前記リードフレーム（２）は、前記第２の端子（Ｓ，Ａ）に接続され ている 電力スイッチにおいて、 第１の端子（Ｋ）は、ダイオード（８）のカソードであり、第２の端子（Ａ） は、前記ダイオード（８）のアノードである ことを特徴とする電力スイッチ。