DE102020126465A1 - Leistungselektronikmodul mit einem verbesserten Gate-Treiber - Google Patents

Abstract

Es wird ein Leistungselektronikmodul (2) mit mindestens einem Halbleiterschalter (4) und einer Gate-Source-Steuereinheit offenbart. Die Gate-Source-Steuereinheit umfasst eine asymmetrische Suppressor-Diode mit Spannungsunterdrückung (TVS-Diode) (8) oder zwei Zener-Dioden (10, 10') oder eine oder mehrere Avalanche-Dioden, die zwischen dem Gate-Anschluss (G) und dem Source-Anschluss (S) des Halbleiterschalters (4) angeordnet sind.

Description

• Bereich der Erfindung
• Die vorliegende Erfindung betrifft einen Gate-Treiber für ein Leistungselektronikmodul mit mindestens einem Halbleiterschalter.
• Stand der Technik
• Halbleiterschalter wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) aus Siliziumkarbid (SiC) sind weit verbreitet und werden immer beliebter, da sie die Vorteile einer höheren Sperrspannung, eines geringeren Durchlasswiderstands und einer höheren Wärmeleitfähigkeit als herkömmliche Silizium-MOSFETs bieten. Dementsprechend können SiC-MOSFETs in vielen Anwendungen Silizium-MOSFETs und Bipolartransistoren mit isoliertem Gate (IGBTs) ersetzen.
• Um einen zuverlässigen Betrieb von SiC-MOSFETs aufrechtzuerhalten, darf die Gate-Source-Spannung (V_GS) jedoch z. B. nicht unter -4V fallen. Daher muss die statische Gate-Spannung über -4V liegen, was jedoch ein parasitäres oder unerwünschtes Einschalten des Leistungs-MOSFETs verursacht. Das parasitäre Einschalten des Leistungs-MOSFET ist ein Phänomen, das tatsächlich häufiger auftritt und mehr Schaden anrichten kann, als gemeinhin bekannt ist. Das parasitäre Einschalten des Leistungs-MOSFETs kann zur Zerstörung oder Beschädigung des Leistungs-MOSFETs führen, und oft ist es im Nachhinein schwierig und manchmal nicht möglich, die wahre Ursache des Ausfalls zu ermitteln. Ansonsten verursacht es mehr Energieverluste als nötig.
• Dementsprechend ist es wünschenswert, ein Leistungselektronikmodul bereitzustellen, das einen verbesserten Gate-Treiber enthält.
• Es ist ein Ziel der Erfindung, einen Gate-Treiber bereitzustellen, der einfach und schnell ist und eine hohe Strombelastbarkeit aufweist.
• Ein weiteres Ziel der Erfindung ist es, einen Gate-Treiber bereitzustellen, der keine zusätzlichen Anschlüsse zur Kontrolle benötigt.
• Zusammenfassung der Erfindung
• Die Aufgabe der vorliegenden Erfindung kann durch ein Leistungselektronikmodul gemäß Anspruch 1 erreicht werden. Bevorzugte Ausführungsformen sind in den abhängigen Unteransprüchen definiert, in der folgenden Beschreibung erläutert und in den beigefügten Zeichnungen dargestellt.
• Das erfindungsgemäße Leistungselektronikmodul ist ein Leistungselektronikmodul mit mindestens einem Halbleiterschalter und einer Gate-Source-Steuereinheit, wobei die Gate-Source-Steuereinheit eine asymmetrische Suppressor-Diode zur Spannungsunterdrückung (TVS-Diode) oder zwei Zener- oder eine oder mehrere Avalanche-Dioden umfasst, die zwischen dem Gate-Anschluss und dem Source des Chips oder Anschlusses des Halbleiterschalters angeordnet sind. Hierdurch ist es möglich, einen verbesserten Gate-Treiber bereitzustellen, der einfach und schnell ist und eine hohe Strombelastbarkeit aufweist. Außerdem benötigt der Gate-Treiber keine zusätzlichen Anschlüsse, die zu steuern sind.
• Unter dem Begriff „Halbleiterschalter“ ist ein elektronischer Schalter zu verstehen, der als elektronisches Bauteil so konfiguriert ist, dass er in kontrollierter Weise abwechselnd Strom fließen lässt und den Stromfluss sperrt.
• Der „Halbleiterschalter“ kann ein Bauteil in einem integrierten Schaltkreis sein, der die Form eines kleinen Blocks aus halbleitendem Material hat, der einen Chip bildet.
• Der Begriff „zwischen dem Gate-Anschluss und dem Source-Anschluss des Chips oder des Halbleiterschalters angeordnet“ schließt „zwischen dem Gate-Anschluss und dem Source-Anschluss des Chips angeordnet“ ein, wenn der Halbleiterschalter als Chip ausgeführt ist.
• Die Gate-Source-Steuereinheit ist im Innern des Leistungselektronikmoduls angeordnet.
• In einer Ausführungsform ist die Gate-Source-Steuereinheit im Inneren eines Leistungselektronikmoduls angeordnet, das ein Schaltungsträgersubstrat wie ein Direct-Copper-Bond-Substrat (DCB-Substrat), ein Direct-Aluminium-Bond-Substrat (DAB-Substrat), ein Active-Metal-Braze-Substrat (AMB-Substrat), ein Printed-Circuit-Board-Substrat (PCB-Substrat) oder andere bekannte Formen von Schaltungsträgersubstraten umfasst.
• In einer Ausführungsform ist die asymmetrische TVS-Diode auf dem Schaltungsträgersubstrat angeordnet.
• In einer Ausführungsform sind die Zener-Dioden auf dem Schaltungsträgersubstrat angeordnet.
• In einer Ausführungsform sind die eine oder mehreren Avalanche-Dioden auf einem Schaltungsträgersubstrat angeordnet.
• Es ist anzumerken, dass eine Avalanche-Diode häufig als Hochspannungs-Zener-Diode anzutreffen ist.
• In einer Ausführungsform ist die Gate-Source-Steuereinheit im Inneren eines Leistungselektronikmoduls angeordnet, das ein Schaltungsträgersubstrat umfasst, wobei zwischen dem Gate-Anschluss und dem Source-Anschluss des Halbleiterschalters außer der TVS-Diode oder zwei Zener-Dioden oder der einen oder mehreren Avalanche-Dioden keine weiteren elektrischen Bauelemente angeordnet sind.
• Der Gate-Treiber ist eine Spannungsquelle, die im Inneren des Leistungselektronikmoduls neben dem Gate-Anschluss des Halbleiterschalters angeordnet ist. Vorzugsweise ist der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber klein.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 10 mm.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 8 mm.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 6 mm.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 4 mm.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 2 mm.
• In einer Ausführungsform beträgt der Abstand zwischen dem Gate-Anschluss des Halbleiterschalters und dem Gate-Treiber weniger als 1 mm.
• Bei einer Ausführungsform handelt es sich um eine asymmetrische Suppressor-Diode zur Spannungsunterdrückung (TVS-Diode).
• In einer Ausführungsform sind zwei Zener-Dioden im Inneren des Leistungselektronikmoduls so angeordnet, dass das Leistungselektronikmodul so konfiguriert ist, dass es jede der beiden Zener-Dioden mit einem statischen Strom ansteuert.
• Die internen Zener-Dioden sind gegenläufig geschaltet und in der Lage, die Gate-Treiberspannung von z.B. -7V bis -4V zu stabilisieren. Dementsprechend fließt ein Strom durch den Anschluss und die Anschlussinduktivität, die die die Induktivität kompensiert.
• In einer Ausführungsform ist der Halbleiterschalter ein MOSFET. Die Verwendung eines MOSFET ist vorteilhaft, da es sich um einen sehr kompakten Transistor handelt, der für eine Vielzahl von Anwendungen miniaturisiert wurde und in Massenproduktion hergestellt wurde. Im Vergleich zu Bipolar-Transistoren (BJTs) benötigt ein MOSFET fast keinen Eingangsstrom zur Steuerung des Laststroms.
• Außerdem haben MOSFETs eine schnellere Schaltgeschwindigkeit, sind kleiner, verbrauchen weniger Strom und ermöglichen im Vergleich zu BJTs eine höhere Dichte. Zudem sind MOSFETs auch billiger.
• In einer Ausführungsform ist der Halbleiterschalter ein Sperrschicht-Gate-Feldeffekttransistor (JFET).
• In einer Ausführungsform ist der Halbleiterschalter ein bipolarer Transistor.
• In einer Ausführungsform ist der Halbleiterschalter ein Halbleiterschalter auf SiC-Basis.
• In einer Ausführungsform ist der Halbleiterschalter ein Schalter auf Basis von Galliumnitrid (GaN).
• In einer Ausführungsform ist der Halbleiterschalter ein Bipolar-Transistor mit isoliertem Gate (IGBT).
• In einer Ausführungsform ist der Halbleiterschalter ein n-Kanal-MOSFET mit Anreicherungsmodus.
• In einer bevorzugten Ausführungsform ist der Halbleiterschalter ein SiC-MOSFET.
• In einer Ausführungsform umfasst das Leistungselektronikmodul:
• - einen ersten Anschluss, der elektrisch mit dem Gate des Halbleiterschalters verbunden ist;
• - einen zweiten Anschluss, der elektrisch mit dem Source-Anschluss des Halbleiterschalter verbunden ist und
• - einen dritten Anschluss, der elektrisch mit dem Drain-Anschluss des Halbleiterschalters verbunden ist,
wobei zwischen dem Source-Anschluss und dem Drain-Anschluss keine Zener-Diode angeordnet ist.
• In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Zener-Diode mit einer Durchbruchspannung im Bereich von 1,8-5,6 V und eine zweite Avalanche-Diode mit einer Durchbruchspannung von 1,8-5,6 V.
• In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Avalanche-Diode mit einere Durchbruchspannung im Bereich von 5-35 V und eine zweite Avalanche-Diode mit einer Durchbruchspannung von 5-35 V.
• In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Avalanche-Diode mit einer Durchbruchspannung im Bereich von 10-30 V und eine zweite Avalanche-Diode mit einer Durchbruchspannung von 10-30 V.
• In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Avalanche-Diode mit einer Durchbruchspannung im Bereich von 15-25 V und eine zweite Avalanche-Diode mit einer Durchbruchspannung von 15-25 V.
• In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Avalanche-Diode mit einer Durchbruchspannung im Bereich von 18-22 V und eine zweite Avalanche-Diode mit einer Durchbruchspannung von 18-22 V.
• In einer Ausführungsform ist der Halbleiterschalter ein MOSFET mit einem maximalen dynamischen Gate-Source-Spannungsbereich von -8 V bis 19 V.
• In einer Ausführungsform ist der Halbleiterschalter ein MOSFET, der einen maximalen dynamischen Gate-Source-Spannungsbereich von -4V bis 15V aufweist.
• In einer Ausführungsform ist das Leistungselektronikmodul so konfiguriert, dass es die asymmetrische TVS-Diode oder die beiden Zener-Dioden oder die eine oder mehrere Avalanche-Dioden mit einem statischen Strom ansteuert.
• Figurenliste
• Die Erfindung wird durch die nachfolgende detaillierte Beschreibung näher erläutert. Die begleitenden Zeichnungen sind nur zur Veranschaulichung beigefügt und schränken die vorliegende Erfindung nicht ein. In den beigefügten Zeichnungen zeigen:
• 1 einen Schaltplan einer ersten Ausführungsform gemäß der Erfindung;
• 2 die empfohlene und maximale Spannung für den zuverlässigen Betrieb eines SiC-MOSFET;
• 3A ein Diagramm, das den Strom als Funktion der Zeit für eine erfindungsgemäße Leistungselektronikvorrichtung und eine Leistungselektronikvorrichtung nach dem Stand der Technik darstellt;
• 3B ein Diagramm, das die Spannung als Funktion der Zeit für eine erfindungsgemäße Leistungselektronikvorrichtung und eine Leistungselektronikvorrichtung nach dem Stand der Technik darstellt;
• 4 einen Schaltplan einer zweiten erfindungsgemäßen Ausführungsform gemäß der Erfindung;
• 5A einen Schaltplan einer Ausführungsform gemäß der Erfindung und
• 5B eine weitere Ansicht desselben Schaltplans wie in 5A.
• Detaillierte Beschreibung der Erfindung
• Zur Veranschaulichung bevorzugter Ausführungsformen wird nun auf die Zeichnungen verwiesen. In 1 ist ein Schaltplan einer ersten Ausführungsform gemäß der Erfindung dargestellt.
• 1 zeigt einen Schaltplan einer ersten Ausführungsform eines Leistungselektronikmoduls 2 gemäß der Erfindung. Das Leistungselektronikmodul 2 umfasst eine Gate-Source-Steuereinheit (auch als Gate-Treiber bezeichnet), die im Inneren des Leistungselektronikmoduls 2 angeordnet ist. In einer bevorzugten Ausführungsform umfasst das Leistungselektronikmodul 2 ein Schaltungsträgersubstrat, wie beispielsweise ein Direct-Copper-Bond-Substrat (DCB-Substrat), ein Direct-Aluminium-Bond-Substrat (DAB-Substrat), ein Active-Metal-Braze-Substrat (AMB-Substrat), ein Printed-Circuit-Board-Substrat (PCB-Substrat) oder andere bekannte Formen von Schaltungsträgersubstraten. Eine Gleichspannungsquelle mit den Potentialen V₁ und -7V ist angegeben.
• Das Leistungselektronikmodul 2 umfasst einen ersten Anschluss T₁ und einen zweiten Anschluss T₂. Das Leistungselektronikmodul 2 umfasst einen Halbleiterschalter in Form eines SiC-MOSFET 4 mit einem Gate-Anschluss G, einem Source-Anschluss S und einem Drain-Anschluss D. Zwei Zener-Dioden 10, 10' sind gegenpolig verbunden und zwischen dem Gate-Anschluss G und dem Source-Anschluss S des SiC-MOSFET 4 angeordnet. Die beiden Zener-Dioden 10, 10' können die Gate-Treiberspannung stabilisieren.
• Es ist zu erkennen, dass außer den beiden Zener-Dioden 10, 10' keine weiteren elektrischen Bauteile zwischen dem Gate-Anschluss G und dem Source-Anschluss S des SiC-MOSFET 4 angeordnet sind. Außerdem werden der Widerstand und die Induktivität durch die Widerstände R₁, R₄ und die Spulen L₃, L₅, L₈, L₉ angegeben.
• Wie bereits erläutert, kann der SiC-MOSFET 4 durch einen anderen Typ von Halbleiterschalter ersetzt werden. Der SiC-MOSFET 4 kann durch einen anderen Typ von Halbleiterschalter ersetzt werden, z. B. durch einen MOSFET (kein SiC-MOSFET), einen JFET, einen bipolaren Transistor, einen GaN-basierten Schalter oder einen IGBT. Es ist auch möglich, dass ein interner Gate-Widerstand angeordnet ist. Dieser ist ebenfalls durch R₄ dargestellt.
• 2 zeigt die empfohlene und maximale Spannung für einen zuverlässigen Betrieb eines SiC-MOSFET. Es ist zu erkennen, dass ein parasitäres und unerwünschtes Einschalten P auftritt. Um einen zuverlässigen Betrieb eines SiC-MOSFETs wie in dem in 1 dargestellten Leistungselektronikmodul zu gewährleisten, darf die Gate-Source-Spannung V_GS nicht unter -4 V fallen. Dementsprechend muss die statische Gate-Spannung V₂ über - 4V liegen, was jedoch das in 2 dargestellte parasitäre Einschalten P verursacht.
• 3A zeigt ein erstes Diagramm, das den Strom I₁ durch die Anschlussinduktivität (in 1 als L₈ dargestellt) als Funktion der Zeit für eine erfindungsgemäße Leistungselektronikvorrichtung darstellt, und ein zweites Diagramm, das den entsprechenden Strom I₂ als Funktion der Zeit für eine Leistungselektronikvorrichtung nach dem Stand der Technik darstellt. Der Strom I₁ ist durch eine durchgezogene Linie dargestellt, während der Strom I₂ durch eine gestrichelte Linie dargestellt ist.
• 3B zeigt ein erstes Diagramm, das die Gate-Source-Spannung V'_GS einer Leistungselektronikvorrichtung des Standes der Technik (mit einer Referenzschaltung ohne Z-Dioden) als Funktion der Zeit darstellt. 3B zeigt darüber hinaus ein zweites Diagramm, das die Gate-Source-Spannung V_GS einer Referenzschaltung einer erfindungsgemäßen Leistungselektronikvorrichtung (entsprechend der in 1 dargestellten und erläuterten) darstellt. Es ist zu erkennen, dass die Amplitude der Gate-Source-Spannung V'_GS der Leistungselektronikvorrichtung des Standes der Technik viel größer ist als die Amplitude der Gate-Source-Spannung V_GS einer Referenzschaltung einer erfindungsgemäßen Leistungselektronikvorrichtung.
• 3B zeigt ein drittes Diagramm, das den Sperr-Verzögerungs-Strom I₄ eines leistungselektronischen Geräts nach dem Stand der Technik (mit einer Referenzschaltung ohne Z-Dioden) als Funktion der Zeit darstellt. 3B zeigt auch ein viertes Diagramm, das den Sperr-Verzögerungs-Strom I₃ einer Referenzschaltung einer erfindungsgemäßen Leistungselektronikvorrichtung (entsprechend der in 1 dargestellten und erläuterten Schaltung) darstellt. Beim Vergleich von I₃ und I₄ ist zu erkennen, dass bei Verwendung einer Leistungselektronikvorrichtung nach dem Stand der Technik (mit einer Referenzschaltung ohne Z-Dioden) ein großer parasitärer Einschaltstrom vorhanden ist.
• Beim Einsatz interner Z-Dioden, wie in 1 erläutert, stabilisieren diese Z-Dioden die Treiberspannung von z.B. -7V bis -4V. Dementsprechend fließt ein Strom durch den Anschluss und die Anschlussinduktivität, was sich vorteilhaft auf die Induktivität auswirkt.
• Wenn die Z-Dioden weggelassen werden, wird der Strom I₄ während der SperrVerzögerung auf ein höheres Niveau angehoben (siehe die Sperr-Verzögerungs-Ströme I₃ und I₄ bei großer Einschaltung).
• 4 zeigt einen Schaltplan einer zweiten Ausführungsform eines Leistungselektronikmoduls 2 gemäß der Erfindung. Das Leistungselektronikmodul 2 umfasst eine Gate-Source-Steuereinheit (auch als Gate-Treiber bezeichnet), die in einem Leistungselektronikmodul 2 angeordnet ist. In einer bevorzugten Ausführungsform umfasst das Leistungselektronikmodul 2 ein Schaltungsträgersubstrat, beispielsweise ein DCB-Substrat. Eine Gleichspannungsquelle mit den Potentialen V₁ und -7V ist angegeben.
• Das Leistungselektronikmodul 2 umfasst einen ersten Anschluss T₁ und einen zweiten Anschluss T₂. Das Leistungselektronikmodul 2 umfasst einen Halbleiterschalter in Form eines SiC-MOSFET 4 mit einem Gate-Anschluss G, einem Source-Anschluss S und einem Drain-Anschluss D. Eine TVS-Diode 8 ist zwischen dem Gate-Anschluss G und dem Source-Anschluss S des SiC-MOSFET 4 angeordnet. Die TVS-Diode 8 ist in der Lage, die Gate-Treiberspannung zu stabilisieren.
• Zwischen dem Gate-Anschluss G und dem Source-Anschluss S des SiC-MOSFET 4 ist außer der TVS-Diode 8 kein weiteres elektrisches Bauelement angeordnet. Darüber hinaus werden der Widerstand und die Induktivität durch die Widerstände R₁, R₄ und die Spulen L₃, L₅, L₈, L₉ angegeben. Es ist auch möglich, dass ein interner Gate-Widerstand angeordnet ist. Dieser wird ebenfalls durch R₄ dargestellt.
• 5A zeigt einen Schaltplan der Gate-Source-Steuereinheit eines erfindungsgemäßen Leistungselektronikmoduls. Der Schaltplan ist eine vereinfachte Version des in 1 gezeigten Schaltplans und entspricht diesem daher im Wesentlichen. Wenn die Gate-Source-Steuereinheit eine erste und eine zweite Zener-Diode umfasst, sollte die Durchbruchspannung in geeigneter Weise gewählt werden. In einer Ausführungsform umfasst die Gate-Source-Steuereinheit eine erste Avalanche-Diode mit einer Durchbruchspannung im Bereich von 15-25 V. Die zweite Avalanche-Diode kann eine Durchbruchsspannung von 15-25 V haben.
• Unter Bezugnahme auf 5A kann man feststellen, dass die folgende Ungleichung erfüllt ist: $$\left({\text{V}}_{\text{GDS}\left(\text{max}\right)}-{\text{V}}_{\text{RG}}\right)>\left({\text{V}}_{\text{C1}}\left(\text{I}\right)+{\text{V}}_{\text{C2}}\left(\text{I}\right)\right)>{\text{V}}_{\text{GS}\left(\text{max}\right)}$$

  
• Im Normalbetrieb (statisch) ist folgendes erfüllt: $${\text{V}}_{\text{C1}}\left(\text{I}\right)={\text{V}}_{\text{GS}\left(\text{max}\right)}$$

  
• Beim Schalten kann das Gate aufgrund der Induktivität überlastet werden. Dementsprechend fließt ein Strom I ungleich Null (z.B. 0,5 A) und man kann feststellen, dass: $${\text{V}}_{\text{C1}}\left(\text{I}\right)={\text{V}}_{\text{GS}\left(\text{max}\right)}-{\text{V}}_{\text{C2}}\left(\text{I}\right)$$

  
• Bei einem Kurzschluss gilt die oben genannte Gleichung (3), und der Miller-Strom ist signifikant (z. B. etwa 1 A, wenn V_GDS(max) etwa 20 V ist).
• 5B zeigt eine weitere Ansicht desselben Schaltplans wie in 5A. Aus 5B kann man ableiten, dass $${\text{V}}_{\text{GS}\left(\text{min}\right)}={\text{V}}_{\text{C1}}\left(\text{I}\right)+{\text{V}}_{\text{C2}}\left(\text{I}\right)$$

  
• Daraus folgt, dass: $${\text{V}}_{\text{C1}}\left(\text{I}\right)={\text{V}}_{\text{GS}\left(\text{min}\right)}-{\text{V}}_{\text{C1}}\left(\text{I}\right)$$

  
• In der statischen Situation stellen wir fest, dass: $$\text{I}={\text{I}}_{\text{GDS}}$$

  
• Es ist möglich, den Miller-Strom zu kompensieren (z. B. im Bereich von 1-2 A).
• Durch die Sperrverzögerung steigt V_GS sehr steil an. Der Anstieg von V_GS und V_GD (dV/dt) verursacht einen Strom durch die Miller-Kapazität. Dieser Strom muss von der Gate Drive Unit (GDU) abgeleitet werden. Die Gate-Widerstände und die Induktivitäten der Drähte reduzieren die Stromableitung (dl/dt) und die Fähigkeit, den Strom durch die Miller-Kapazität plötzlich abzuleiten. Wenn ein statischer Strom (von derZener-Diode in die GDU) durch die Induktivität fließt, muss dieser Strom nicht erhöht werden. Der Vorspannungsstrom kann den Strom durch die Miller-Kapazität kompensieren. Der Vorspannungsstrom wird durch die Leistungsfähigkeit der GDU, die Dioden (Z-, TVS- oder Avalanche-Dioden) und die Gate-Widerstände begrenzt.
• Bezugszeichenliste

2

Leistungselektronikmodul

4

Halbleiterschalter (z. B. ein MOSFET)

8

TVS-Diode

10, 10'

Zener-Diode

G

Gate-Anschluss

S

Source-Anschluss

D

Drain-Anschluss

T1, T2, T3

Anschluss

P

parasitäres Einschalten

R1, R4

Widerstand

L3, L5, L8, L9

Spule

I1, I2

Strom

I3, I4

Sperr-Verzögerungs-Strom

V1, V2

Spannung

VGS, V'GS

Gate-Source-Spannung

Claims (13)

1. Leistungselektronikmodul (2) mit mindestens einem Halbleiterschalter (4) und einer Gate-Source-Steuereinheit, dadurch gekennzeichnet, dass die Gate-Source-Steuereinheit eine asymmetrische Suppressor-Diode zur Spannungsunterdrückung (TVS) (8) oder zwei Zener-Dioden (10, 10') oder eine oder mehrere Avalanche-Dioden umfasst, die zwischen dem Gate-Anschluss (G) und dem Source-Anschluss (S) des Halbleiterschalters (4) angeordnet sind.
2. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) (4) ist.
3. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Sperrschicht-Feldeffekttransistor (JFET) (4) ist.
4. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein bipolarer Transistor (4) ist.
5. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Halbleiterschalter auf SiC-Basis ist.
6. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Schalter auf Galliumnitrid (GaN)-Basis ist.
7. Leistungselektronikmodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Bipolar-Transistor mit isoliertem Gate (IGBT) ist.
8. Leistungselektronikmodul (2) nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein n-Kanal-MOSFET (4) mit Anreicherungsmodus ist.
9. Leistungselektronikmodul (2) nach Anspruch 2 oder 8, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein Siliziumkarbid (SiC) MOSFET (4) ist.
10. Leistungselektronikmodul (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungselektronikmodul (2) umfasst: - einen ersten Anschluss (T₁), der elektrisch mit dem Gate-Anschluss (G) verbunden ist; - einen zweiten Anschluss (T₂), der elektrisch mit dem Source-Anschluss (S) verbunden ist und - einen dritten Anschluss (T₃), der elektrisch mit dem Drain-Anschluss (D) des Halbleiterschalters (4) verbunden ist, wobei zwischen dem Source-Anschluss (S) und dem Drain-Anschluss (D) keine Zener-Diode angeordnet ist.
11. Leistungselektronikmodul (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gate-Source-Steuereinheit eine erste Avalanche-Diode, die eine Durchbruchspannung im Bereich von 5-35 V aufweist, und eine zweite Avalanche-Diode, die eine Durchbruchspannung von 5-35 V aufweist, umfasst.
12. Leistungselektronikmodul (2) nach einem der vorhergehenden Ansprüche 2, 8, 9, 10 oder 11, dadurch gekennzeichnet, dass der Halbleiterschalter (4) ein MOSFET (4) ist, der einen maximalen dynamischen Gate-Source-Spannungsbereich von -8V bis 19V aufweist.
13. Leistungselektronikmodul (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungselektronikmodul (2) so konfiguriert ist, dass es die asymmetrische TVS-Diode (8) oder die beiden Zener-Dioden (10, 10') oder eine oder mehreren Avalanche-Dioden mit einem statischen Strom ansteuert.

Images