DE102019200965A1 - Leistungsmodul, das eine aktive miller-clamp-funktion aufweist - Google Patents

Leistungsmodul, das eine aktive miller-clamp-funktion aufweist Download PDF

Info

Publication number
DE102019200965A1
DE102019200965A1 DE102019200965.4A DE102019200965A DE102019200965A1 DE 102019200965 A1 DE102019200965 A1 DE 102019200965A1 DE 102019200965 A DE102019200965 A DE 102019200965A DE 102019200965 A1 DE102019200965 A1 DE 102019200965A1
Authority
DE
Germany
Prior art keywords
switching element
power module
power
connection
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019200965.4A
Other languages
English (en)
Inventor
Tim Rettmann
Christian Aggen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102019200965.4A priority Critical patent/DE102019200965A1/de
Priority to PCT/EP2020/051087 priority patent/WO2020152036A1/en
Publication of DE102019200965A1 publication Critical patent/DE102019200965A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Abstract

Ein Leistungsmodul (2), umfassend ein erstes Leistungsschaltelement (4, 4'), das auf einem Leistungselektronik-Substrat (18) angeordnet ist, ist offenbart. Das Leistungsmodul (2) umfasst eine Vielzahl von Steuerverbindern (20, 21, 22, 23, 24), und das erste Leistungsschaltelement (4, 4') umfasst einen Gate-Anschluss (G, G'). Das Leistungsmodul (2) umfasst ein zusätzliches Schaltelement (10, 10', 30), das dazu konfiguriert ist, die Impedanz des Gate-Anschlusses (G, G') während des Ausschaltereignisses zu verringern.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Leistungsmodul, das ein erstes Leistungsschaltelement hat, das auf einem Substrat angeordnet ist, wobei das Schaltelement einen Gate-Anschluss umfasst. Insbesondere bezieht sich die vorliegende Erfindung auf ein Leistungsmodul, das dazu konfiguriert ist, die Impedanz des Gate-Anschlusses während des Ausschaltereignisses zu verringern.
  • Stand der Technik
  • Zunehmend werden Hochgeschwindigkeits-Schaltvorrichtungen für Leistungsmodule verwendet, die in automotiven, solaren, Wind- und industriellen Anwendungen verwendet werden. Die aktive Miller-Clamp-Funktion ist ein wohl bekanntes Verfahren, das im Stand der Technik verwendet wird, um ein parasitäres Einschaltereignis zu vermeiden, das von dVDS/dt (die Rate der Veränderung der Drain-Source-Spannung über die Zeit) ausgelöst wird. Die Miller-Clamp-Funktion des Gate-Treibers wird jedoch meistens in der integrierten Schaltung (IC-Schaltungen) des Gate-Treibers implementiert.
  • Im Stand der Technik ist es bekannt, dass eine lange Leiterbahn zwischen der Gate-Treiber-IC und dem internen Schalter innerhalb des Leistungsmoduls, der mit einer aktiven Miller-Clamp-Funktion ausgestattet ist, eine Schwierigkeit darstellen kann. Diese Leiterbahn hat eine Impedanz, welche die aktive Miller-Clamp-Funktion erheblich beeinträchtigt.
  • Deshalb wäre es wünschenswert, wenn es möglich wäre, ein Leistungsmodul bereitzustellen, das diese Nachteile des Standes der Technik verringert oder sogar ausschließt.
  • Zusammenfassung der Erfindung
  • Die Aufgabe der vorliegenden Erfindung kann durch ein Leistungsmodul gemäß Anspruch 1 und ein System gemäß Anspruch 15 gelöst werden. Bevorzugte Ausführungsformen sind in den abhängigen Unteransprüchen definiert, in der folgenden Beschreibung beschrieben und in den beiliegenden Zeichnungen veranschaulicht.
  • Das Leistungsmodul gemäß der Erfindung ist ein Leistungsmodul, umfassend ein erstes Leistungsschaltelement, das auf einem Substrat angeordnet ist, wobei das Leistungsmodul eine Vielzahl von Steuerverbindern umfasst, wobei das erste Leistungsschaltelement einen Gate-Anschluss umfasst, wobei das Leistungsmodul ein zusätzliches Schaltelement umfasst, das dazu konfiguriert ist, die Impedanz des Gate-Anschlusses während des Ausschaltereignisses zu verringern.
  • Hierdurch ist es möglich, ein Leistungsmodul bereitzustellen, bei dem die Impedanz des Gate-Anschlusses während des Ausschaltereignisses verringert werden kann. Dies ist ein Vorteil, wenn die Streuinduktivität zu hoch ist. Es wird darauf hingewiesen, dass die Impedanz auch von anderen Parametern, wie zum Beispiel der Permittivität und Geometrie des Substrats, abhängt.
  • Die Erfindung ermöglicht es, ein Leistungsmodul bereitzustellen, bei dem nur eine einzige positive Gate-Spannung (z.B. +15V/0V) anstelle der Lösungen des Standes der Technik verwendet wird, bei denen der Gate-Treiber eine bipolare Gate-Spannung (z.B. +15V/-8V) anlegt. Deshalb ermöglicht das Leistungsmodul die Verwendung schnellerer Schaltvorrichtungen, weshalb das Leistungsmodul dazu fähig ist, ein schnelleres Schalten bereitzustellen. Darüber hinaus macht es das Leistungsmodul möglich, parasitäre ausgelöste Einschaltereignisse zu verringern oder sogar zu vermeiden, wodurch die Schaltelemente des gesamten Systems geschützt werden.
  • Das erste Leistungsschaltelement ist auf einem Substrat angeordnet. In einer Ausführungsform ist das Substrat ein DCB-Substrat (Direct Copper Bonded). Das DCB-Substrat kann ein keramisches Material, wie zum Beispiel Aluminiumoxid (Al2O3), Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4) oder Berylliumoxid (BeO) umfassen.
  • In einer Ausführungsform ist das Substrat eine flexible gedruckte Leiterplatte. In einer Ausführungsform ist das Substrat eine FR-4-PCB, die eine dünne Schicht aus Kupferfolie umfasst, die auf eine oder beide Seiten einer FR-4-Epoxidglas-Platte laminiert ist.
  • Die Steuerverbinder können aus einem beliebigen leitfähigen Material, wie zum Beispiel Kupfer oder Aluminium hergestellt werden.
  • Das erste Leistungsschaltelement umfasst einen Gate-Anschluss, wobei das Leistungsmodul ein zusätzliches Schaltelement umfasst, das dazu konfiguriert ist, die Gate-Anschluss-Impedanz während des Ausschaltereignisses zu verringern.
  • Das erste Leistungsschaltelement kann eine beliebige geeignete Kombination verschiedener diskreter elektronischer Komponenten, wie zum Beispiel einen oder mehrere Widerstände, Kondensatoren, Induktivitäten, Dioden, Transistoren, umfassen.
  • Das zusätzliche Schaltelement kann ein beliebiger geeigneter Typ von Schaltelement sein. In einer Ausführungsform ist das zusätzliche Schaltelement ein Feldeffekttransistor (FET). In einer anderen Ausführungsform ist das zusätzliche Schaltelement ein Bipolartransistor.
  • In einer Ausführungsform ist ein erster Anschluss des zusätzlichen Schaltelements elektrisch mit dem Gate-Anschluss des ersten Leistungsschaltelements verbunden und ist ein zweiter Anschluss (z.B. ein Source-Anschluss) des zusätzlichen Schaltelements elektrisch mit einem Anschluss des ersten Leistungsschaltelements verbunden. Die elektrische Verbindung kann mittels eines beliebigen Leiters und/oder einer beliebigen diskreten elektronischen Komponente hergestellt werden.
  • In einer Ausführungsform kann der erste Anschluss ein Drain-Anschluss sein. In einer Ausführungsform kann der zweite Anschluss ein Source-Anschluss sein.
  • In einer Ausführungsform umfasst das erste Leistungsschaltelement einen Source-Anschluss und umfasst das zusätzliche Schaltelement einen Drain-Anschluss und einen Source-Anschluss, wobei der Drain-Anschluss elektrisch mit dem Gate-Anschluss des ersten Leistungsschaltelements verbunden ist, wobei der Source-Anschluss des zusätzlichen Schaltelements elektrisch mit dem Source-Anschluss des ersten Leistungsschaltelements verbunden ist. Die elektrische Verbindung kann mittels eines beliebigen Leiters und/oder einer beliebigen diskreten elektronischen Komponente hergestellt werden.
  • In einer bevorzugten Ausführungsform ist das erste Leistungsschaltelement ein Hochstrom-MOSFET (Metal Oxide Semiconductor Field Effect Transistor)-Schalter aus Siliziumcarbid (SiC) oder ein Hochstrom-MOSFET-Schalter aus Silizium (Si). Hierdurch wird nur ein sehr niedriger Eingangsstrom benötigt, um den Laststrom zu steuern. Durch die Verwendung eines MOSFET, bei dem es sich um ein hochfrequentes, hocheffizientes Schaltelement handelt, ist es möglich, ein schnell schaltendes Leistungsmodul bereitzustellen.
  • In einer Ausführungsform ist der MOSFET ein N-Kanal-MOSFET.
  • In einer Ausführungsform ist der MOSFET ein P-FET (P-Kanal-MOSFET).
  • In einer Ausführungsform umfasst das zusätzliche Schaltelement einen Gate-Anschluss, der mit einem Steuerverbinder elektrisch verbunden ist. Hierdurch ist es möglich, das zusätzliche Schaltelement über den Gate-Anschluss mittels eines Steuerungssystems, wie zum Beispiel einem Gate-Treiber, zu steuern.
  • Es kann von Vorteil sein, dass das zusätzliche Schaltelement einen Source-Anschluss umfasst, der mit einem Steuerverbinder elektrisch verbunden ist.
  • In einer Ausführungsform umfasst das erste Leistungsschaltelement einen Source-Anschluss, wobei ein Kondensator zwischen dem Source-Anschluss des zusätzlichen Schaltelements und dem Source-Anschluss des ersten Leistungsschaltelements angeordnet ist. Die Verwendung dieses Kondensators ermöglicht es, die Streuinduktivität zu verringern. In einer Ausführungsform ist die Kapazität des Kondensators im Bereich von 0,1 bis 10 nF, wie zum Beispiel 1 nF. In einer anderen Ausführungsform ist die Kapazität des Kondensators im Bereich von 100 nF bis 10 µF, wie zum Beispiel 1 µF.
  • In einer bevorzugten Ausführungsform umfasst das erste Leistungsschaltelement einen MOSFET. Dieser MOSFET kann ein N-Kanal-MOSFET sein.
  • In einer Ausführungsform kann das erste Leistungsschaltelement einen Widerstand umfassen, der mit dem Gate-Anschluss des MOSFETs elektrisch verbunden ist.
  • In einer Ausführungsform ist der Drain-Anschluss des MOSFETs elektrisch mit einem ersten Steuerverbinder verbunden, wobei der Source-Anschluss des MOSFETs elektrisch mit einem zweiten Steuerverbinder verbunden ist.
  • In einer Ausführungsform ist das zusätzliche Schaltelement ein MOSFET, wobei der Gate-Anschluss für den MOSFET elektrisch mit einem Steuerverbinder verbunden ist, wobei der Drain-Anschluss des MOSFETs elektrisch mit einem anderen Steuerverbinder verbunden ist.
  • In einer Ausführungsform ist ein Widerstand zwischen dem Drain-Anschluss des MOSFETs und dem distalen Ende des Steuerverbinders angeordnet, der elektrisch mit dem Drain-Anschluss verbunden ist.
  • In einer Ausführungsform umfasst das erste Leistungsschaltelement einen IGBT (Insulated-Gate Bipolar Transistor). Hierdurch ist es möglich, ein hocheffizientes und schnell schaltendes Leistungsmodul bereitzustellen.
  • In einer bevorzugten Ausführungsform ist das Substrat ein DBC-Substrat. Hierdurch ist es möglich, ein Substrat bereitzustellen, das eine gute thermische Leitfähigkeit aufweist.
  • In einer Ausführungsform umfasst das zusätzliche Schaltelement einen MOSFET. In einer bevorzugten Ausführungsform umfasst das zusätzliche Schaltelement einen MOSFET des Signaltyps.
  • In einer Ausführungsform umfasst das zusätzliche Schaltelement einen 40V-MOSFET des Signaltyps.
  • In einer Ausführungsform umfasst das zusätzliche Schaltelement einen 60V-MOSFET des Signaltyps.
  • In einer Ausführungsform umfasst das Leistungsmodul zwei oder mehr Leistungsschaltelemente, die parallel angeordnet sind. Dies kann ein Vorteil sein, wenn das Leistungsmodul mehrere Schaltungsabschnitte umfasst, die jeweils sowohl ein erstes Schaltelement als auch ein zusätzliches Schaltelement umfassen (wie anhand von 1A dargestellt und erläutert).
  • In einer Ausführungsform umfasst das zusätzliche Schaltelement:
    • - einen Schalter, der mit einer Steuerungsverbindung elektrisch verbunden ist;
    • - einen Gleichrichter, z.B. eine Diode, der bzw. die dazu angeordnet ist, an einen Verbinder, der elektrisch mit dem Gate-Anschluss des ersten Leistungsschaltelements verbunden ist, geleiteten Strom gleichzurichten, und
    • - einen Kondensator, der zwischen dem Gleichrichter und dem Source-Anschluss des ersten Leistungsschaltelements angeordnet ist, wobei der Schalter dazu angeordnet und konfiguriert ist, die Verbindung zwischen einem ersten Knoten zwischen dem Kondensator und dem Gleichrichter und einem zweiten Knoten zwischen dem Schalter und dem Gate-Anschluss des ersten Leistungsschaltelement elektrisch zu verbinden und zu trennen.
  • Hierdurch ist es möglich, ein Leistungsmodul bereitzustellen, das durch ein Steuerungssystem (z.B. einen Gate-Treiber) gesteuert werden kann, das vier Anschlüsse umfasst.
  • In einer Ausführungsform ist das Leistungsmodul dazu konfiguriert, durch ein Steuerungssystem (z.B. einen Gate-Treiber) gesteuert zu werden, das fünf Anschlüsse umfasst.
  • In einer bevorzugten Ausführungsform ist das zusätzliche Schaltelement zwischen dem distalen Ende der Steuerverbindung, die dazu konfiguriert ist, elektrisch mit dem Steuersystem (z.B. einem Gate-Treiber) verbunden zu werden, und dem Gate-Pad des MOSFET-Schaltelements des ersten Schaltelements angeordnet. Hierdurch ist es möglich, die Streuinduktivität zwischen dem zusätzlichen Schaltelement (z.B. einem MOSFET des Signaltyps) und dem ersten Schaltelement (z.B. einem SiC- MOSFET) zu verringern. Es ist ein Vorteil, einen kurzen Abstand zwischen dem zusätzlichen Schaltelement (z.B. einem MOSFET des Signaltyps) und dem ersten Schaltelement (z.B. einem SiC-MOSFET) vorzusehen.
  • In einer bevorzugten Ausführungsform ist das zusätzliche Schaltelement zwischen dem Gate-Pad des ersten Leistungsschaltelements, das ein MOSFET ist, und einem externen Gate-Pin des Leistungsmoduls angeordnet.
  • Die elektrischen Verbindungen zwischen elektronischen Komponenten können mittels eines beliebigen geeigneten Leiters, zum Beispiel einer Metall-Leiterbahn oder einer Metall-Leiterspur, hergestellt werden.
  • Das erfindungsgemäße Leistungsmodul verringert die Impedanz (in Situationen, in denen die Streuinduktivität zu hoch ist) zwischen dem Gate-Treiber und dem Gate-Pad des ersten Schaltelements beträchtlich. Ferner ermöglicht es die Erfindung, nur eine einzige positive Gate-Spannung (z. B. +15V/0V) anstelle einer bipolaren Gate-Spannung (z.B. +15V/-8V) des Gate-Treibers anzulegen. Zusätzlich ermöglicht es die Erfindung, ein Leistungsmodul vorzusehen, das ein schnelleres Schalten ermöglicht.
  • Da zukünftige Gate-Treiber-ICs die Möglichkeit zum Treiben externer N-MOSFETs bieten, um die Impedanz im Gate-Pfad zu verringern, kann die Erfindung implementiert werden.
  • Die Miller-Clamp-Funktion des Standes der Technik des Gate-Treibers wird typischerweise in dem Gate-Treiber-IC implementiert. Zukünftige Gate-Treiber-ICs eröffnen jedoch die Möglichkeit zum Treiben externer MOSFETs (z.B. N-Kanal- MOSFETs) zum Verringern der Impedanz im Gate-Pfad. Dies kann vorteilhaft und erforderlich sein, wenn sie auf schnell schaltende Vorrichtungen, wie zum Beispiel SiC-MOSFETs angewendet wird. Die vorliegende Erfindung bietet eine wirkungsvolle Lösung durch Verlagern der externen MOSFETs in das Leistungsmodul hinein. Dies ist insbesondere dann vorteilhaft, wenn verschiedene Schalter parallel innerhalb des Leistungsmoduls angeordnet sind.
  • Der MOSFET zieht das Gate während des Aus-Zustands nach unten. Der Aus-Zustand wird von dem Gate-Treiber und ein Erfassen der Gate-Spannung über den Clamping-Anschluss überwacht. Die Clamping-Funktion wird aktiviert, sobald die Gate-Spannung unter eine konfigurierte Schwellenspannung fällt. Dieser Pegel wird auf dem Gate-Treiber konfiguriert.
  • Das erfindungsgemäße System umfasst ein Leistungsmodul gemäß der Erfindung und ein Steuersystem, wobei das Steuersystem eine Vielzahl von Anschlüssen umfasst, die jeweils mit einem Steuerverbinder des Leistungsmoduls elektrisch verbunden sind.
  • Figurenliste
  • Die Erfindung wird aus der nun folgenden detaillierten Beschreibung besser verständlich. Die beiliegenden Zeichnungen dienen lediglich der Veranschaulichung, weshalb sie für die vorliegende Erfindung nicht einschränkend sind. In den beiliegenden Zeichnungen zeigt:
    • 1A einen Schaltplan eines Leistungsmoduls gemäß der Erfindung;
    • 1B einen Schaltplan eines weiteren Leistungsmoduls gemäß der Erfindung;
    • 2A einen Schaltplan eines Leistungsmoduls gemäß der Erfindung;
    • 2B einen Schaltplan eines weiteren Leistungsmoduls gemäß der Erfindung;
    • 3A einen Schaltplan eines ersten Schaltelements gemäß der Erfindung;
    • 3B ein erstes Layout eines Leistungsmoduls gemäß der Erfindung;
    • 4A ein zweites Layout eines Leistungsmoduls gemäß der Erfindung;
    • 4B ein drittes Layout eines Leistungsmoduls gemäß der Erfindung; und
    • 5 eine Kurvendarstellung, welche die Spannung in Abhängigkeit von der Zeit für Komponenten eines Leistungsmoduls gemäß der Erfindung darstellt.
  • Detaillierte Beschreibung der Erfindung
  • Im Folgenden wird im Einzelnen auf die Zeichnungen zu Zwecken der Veranschaulichung bevorzugter Ausführungsformen der vorliegenden Erfindung eingegangen. Ein Leistungsmodul 2 der vorliegenden Erfindung ist in 1A dargestellt.
  • 1A ist ein Schaltplan eines Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 umfasst einen ersten Schaltungsabschnitt und einen zweiten Schaltungsabschnitt. Der erste Schaltungsabschnitt umfasst ein erstes Leistungsschaltelement 4. Das erste Leistungsschaltelement 4 umfasst einen MOSFET 6 und eine Zener-Diode 12, die über den Kanal des MOSFETs 6 angeordnet ist. Der Drain-Anschluss D des MOSFETs 6 ist mit einem Anschluss 34 elektrisch verbunden. In Anwendungen, bei denen das Leistungsmodul 2 in Halbbrücken-Topologien eingesetzt wird, wäre der Anschluss 34 ein Wechselstrom-Anschluss (AC-Anschluss). Der Source-Anschluss S des MOSFETs 6 ist mit einem Anschluss 38 und mit einem Steuerverbinder 22 elektrisch verbunden, der mit einem ersten Gate-Treiber 16 einer Steuersystemanordnung elektrisch verbunden ist. Der Gate-Anschluss G des MOSFETs 6 ist mit einem Steuerverbinder 20 elektrisch verbunden, der mit dem ersten Gate-Treiber 16 elektrisch verbunden ist.
  • Ein zusätzliches Schaltelement 10, das einen MOSFET 6" des Signaltyps umfasst, ist zwischen dem distalen Ende der Steuerverbindung 21 und dem Gate-Pad des MOSFETs 6 angeordnet, wobei die Steuerverbindung 21 mit dem Gate-Treiber 16 elektrisch verbunden ist. Hierdurch ist es möglich, die Streuinduktivität zwischen dem MOSFET 6" des Signaltyps und dem ersten Schaltelement 4 zu verringern. Der MOSFET 6" des zusätzlichen Schaltelements 10 umfasst einen Drain-Anschluss D", der mit dem Steuerverbinder 20 elektrisch verbunden ist.
  • Der MOSFET 6" umfasst einen Source-Anschluss S", der mit dem Anschluss 38 elektrisch verbunden ist. Der MOSFET 6" umfasst einen Gate-Anschluss G", der mit einem Steuerverbinder 21 elektrisch verbunden ist, der mit dem ersten Gate-Treiber 16 elektrisch verbunden ist. Eine Diode 12 ist über den Kanal des MOSFETs 6" angeordnet. Die Diode 12 kann eine Siliziumdiode sein.
  • Der zweite Schaltungsabschnitt umfasst ein erstes Leistungsschaltelement 4', das einen MOSFET 6"' und eine Diode 12 umfasst, die über den Kanal des MOSFETs 6'" angeordnet ist. Die Diode 12 kann eine Siliziumdiode sein.
  • Der MOSFET 6"' umfasst einen Drain-Anschluss D"', der mit einem Anschluss 40 elektrisch verbunden ist. Der MOSFET 6"' hat einen Source-Anschluss S, der mit dem Anschluss 34 und einem Steuerverbinder 22" elektrisch verbunden ist, der mit einem zweiten Gate-Treiber 16' einer Steuersystemanordnung elektrisch verbunden ist. Der MOSFET 6"' umfasst einen Gate-Anschluss G, der mit einem Steuerverbinder 20' elektrisch verbunden ist, der mit dem zweiten Gate-Treiber 16' elektrisch verbunden ist.
  • Der zweite Schaltungsabschnitt umfasst ein zusätzliches Schaltelement 10', das einen MOSFET 6' des Signaltyps hat, der zwischen dem distalen Ende der Steuerverbindung 21' und dem Gate-Pad des MOSFETs 6'" angeordnet ist. Demgemäß ist der MOSFET 6' zwischen dem Steuerverbinder 20' und dem Source-Anschluss S'" des ersten Leistungsschaltelements 4' des zweiten Schaltungsabschnitts angeordnet. Die Steuerverbindung 21' ist mit dem Gate-Treiber 16' elektrisch verbunden. Der MOSFET 6' des Signaltyps ermöglicht es, die Streuinduktivität zwischen dem MOSFET 6' des Signaltyps und dem ersten Schaltelement 4' zu verringern.
  • Der MOSFET 6' des zusätzlichen Schaltelements 10' umfasst einen Drain-Anschluss D', der mit dem Steuerverbinder 20' elektrisch verbunden ist. Der MOSFET 6' umfasst auch einen Source-Anschluss S', der mit dem Ausgang 34 und dem Source-Anschluss S'" des ersten Leistungsschaltelements 4' elektrisch verbunden ist. Der MOSFET 6' umfasst einen Gate-Anschluss G', der mit einem Steuerverbinder 21' elektrisch verbunden ist, der mit dem zweiten Gate-Treiber 16' elektrisch verbunden ist. Eine Diode 12 ist über den Kanal des MOSFETs 6' angeordnet. Die Diode 12 kann parallel angeordnet sein. Die Körperdiode 12 des MOSFETs ist ein Teil aus Silizium. Es ist zu sehen, dass das Leistungsmodul 2 auf einem Substrat 18 angeordnet ist.
  • 1B veranschaulicht einen Schaltplan eines weiteren Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 umfasst ein erstes Leistungsschaltelement 4, das auf einem Substrat 18 angeordnet ist und einen MOSFET 6 umfasst. Eine Siliziumdiode 14 ist über den Kanal des MOSFETs 6 angeordnet. Ein interner Gate-Widerstand R2 aus Silizium ist vor dem Gate-Anschluss G symbolisch dargestellt. Der interne Gate-Widerstand R2 ist so eingezeichnet, dass er mit einem Steuerverbinder 20 elektrisch verbunden ist, der mit einem Gate-Treiber 16 elektrisch verbunden ist.
  • Der Drain-Anschluss D des MOSFETs 6 ist mit einem Anschluss 26 (negative oder 0 Spannung Gleichstrom) und mit einem Steuerverbinder 20 elektrisch verbunden, der mit dem Gate-Treiber 16 elektrisch verbunden ist. Der Source-Anschluss S des MOSFETs 6 ist mit einem Anschluss 25 (positive oder 0 Spannung Gleichstrom) und einem Steuerverbinder 20 elektrisch verbunden, der mit dem Gate-Treiber 16 elektrisch verbunden ist. Der Gate-Anschluss G ist mit dem Steuerverbinder 20 elektrisch verbunden.
  • Das Leistungsmodul 2 umfasst ein zusätzliches Schaltelement 10, das auf dem Substrat 18 angeordnet ist. Das zusätzliche Schaltelement 10 umfasst einen MOSFET, wobei eine Diode 12 über den Kanal des MOSFETs angeordnet ist. Der Gate-Anschluss G' des MOSFETs ist elektrisch mit dem Gate-Treiber 16 mittels eines Steuerverbinders 23 elektrisch verbunden. Der Source-Anschluss S' des MOSFETs ist mit dem Source-Anschluss S des MOSFETs des ersten Leistungsschaltelements 4 mittels eines Verbinders 28 elektrisch verbunden. Der Drain-Anschluss D' des MOSFETs ist mit dem Gate-Treiber 16 mittels des Steuerverbinders 21 elektrisch verbunden. Ein Widerstand R1 ist zwischen dem distalen Ende des Steuerverbinders 21 und dem Drain-Anschluss D' angeordnet.
  • Der MOSFET 6 in dem ersten Schaltelement 4 kann durch einen IGBT ersetzt werden, wie in 3 gezeigt ist.
  • 2A veranschaulicht einen Schaltplan eines Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 entspricht im Grunde dem in 1B Gezeigten. Das Leistungsmodul 2 umfasst jedoch einen zusätzlichen Steuerverbinder 24 (negative Spannung), der mit dem Gate-Treiber 16 elektrisch verbunden ist. Außerdem ist ein Kondensator C1 zwischen der Source S des ersten Leistungsschaltelements 4 und der Source S' des zusätzlichen Schaltelements 10 angeordnet. Demgemäß kann das in 2A gezeigte Leistungsmodul 2 den MOSFET 6 mit einer negativen Spannung mittels des zusätzlichen Steuerverbinders 24 ausschalten. Dies kann nötig sein, wenn das Leistungsmodul 2 in sehr hochschaltenden Vorrichtungen oder normalen Hochleistung-SiC-Leistungsmodulen eingesetzt wird.
  • Wenn der MOSFET 6 ein P-FET ist, wird nur eine positive Spannung benötigt.
  • Der Kondensator C1 kann eine Kapazität innerhalb des Bereichs von 0,1 nF bis 1 µF haben. In einer Ausführungsform ist die Kapazität des Kondensators C1 1 nF. In einer weiteren Ausführungsform ist die Kapazität des Kondensators im Bereich von 100 nF bis 10 µF, wie zum Beispiel 1 µF.
  • Der MOSFET 6 des ersten Leistungsschaltelements 4 kann durch einen IGBT ersetzt werden, wie denjenigen, der in 3A gezeigt ist.
  • Der erste Widerstand R1 kann einen Widerstand im Bereich von 0,1 bis 15 Ω, vorzugsweise im Bereich von 0,1 bis 10 Ω, wie zum Beispiel 2,5 bis 3,5 Ω haben. Der bevorzugte Wert des ersten Widerstands R1 würde typischerweise von dem zusätzlichen Schaltelement 10 abhängen. In einer Ausführungsform ist es möglich, einen externen Widerstand vor dem ersten Widerstand R1 vorzusehen.
  • Der zweite Widerstand R2 kann einen Widerstand im Bereich von 0,01 bis 10 Ω, vorzugsweise im Bereich von 0,02 bis 8 Ω, wie zum Beispiel 1 bis 6 Ω haben. Der Widerstand des zweiten Widerstands R2 wird dann typischerweise durch die Herstellung des MOSFETs 6 definiert.
  • 2B veranschaulicht einen Schaltplan eines weiteren Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 umfasst ein erstes Leistungsschaltelement 4, das dem in 1B und 2A Gezeigten entspricht. Das Leistungsmodul 2 umfasst jedoch ein zusätzliches Schaltelement 30 das keinen MOSFET umfasst. Das Schaltelement 30 umfasst einen Gleichrichter (eine Diode) 32, der (die) mit dem Steuerverbinder 21 und einem ersten Knoten 37 elektrisch verbunden ist, der zwischen dem Gleichrichter 32 und einem Kondensator C2 angeordnet ist, der mit dem Source-Anschluss S des ersten Schaltelements 4 mittels eines Verbinders 28 elektrisch verbunden ist.
  • Das Schaltelement 30 umfasst einen Schalter 36, der mit einem Steuerverbinder 23 elektrisch verbunden ist, über den der Schalter 36 gesteuert werden kann. Der Schalter 36 ist dazu konfiguriert, die Verbindung zwischen dem ersten Knoten 37 und einem zweiten Knoten 38, der zwischen den beiden Widerständen R1 und R2 angeordnet ist, zu verbinden und zu trennen.
  • Demgemäß erfordert das Leistungsmodul 2 vier Steuerverbinder 20, 21, 22, 23, die mit dem Gate-Treiber 16 elektrisch verbunden sind, wobei das in 2A gezeigte Leistungsmodul fünf Steuerverbindungen erfordert.
  • Während der Einschaltphase des Gate-Treibers 16, ist der Kondensator C2 mit einem negativen Spannungspegel (z.B. -4 V) geladen. Hiernach beginnt der Gate-Treiber 16, den MOSFET 6 des ersten Leistungsschaltelements 4 mit einer positiven und negativen Spannung (z.B. +15 Volt/-4 Volt) zu treiben. Dies kann mit jeder gewünschten Frequenz und mit jeder erforderlichen Häufigkeit erfolgen.
  • Der Kondensator C2 wird dann wieder geladen, wenn der Gate-Treiber 16 vom Liefern einer positiven Spannung zum Liefern einer negativen Spannung übergeht. Die Miller-Clamp-Funktion wird flankenratengesteuert, und wird daher mittels einer Spannung von einem positiven zu einem negativen Potenzial geändert. Für einen IGBT kann die Spannung von +15 V auf-8 V verringert werden, während bei einem SiC die Spannung von +18 V auf -4 V verringert werden kann. Nach einem vorbestimmten Pegel der Gate-Spannung (z.B. in einem Bereich zwischen 3 V und einem niedrigsten negativen Spannungspegel, wie zum Beispiel -8 V für einen IGBT und 0 V bis -4 V für einen SiC: Bereich von 0 V bis -4 V) stellt der Schalter 36 eine elektrische Verbindung zwischen dem ersten Knoten 37 und dem zweiten Knoten 39 her. Für einen kurzen Zeitraum verringert dies dann den resultierenden Widerstand des ersten Widerstands R1 und des zweiten Widerstands R2 (zum Beispiel 3,3 Ω +20 mΩ) auf den unteren Wert des zweiten Widerstands R2 (zum Beispiel 10 bis 15 Ω für einen SiC).
  • Zusätzlich entlädt sich dann die Gate-Spannung zwischen dem ersten Widerstand R1 und dem zweiten Widerstand R2 schneller auf den negativen Spannungspegel. Demgemäß kann diese Ausführungsform die Streuinduktivität verringern und gegen ein parasitäres Einschaltereignis in dem Leistungsmodul 2 schützen.
  • 3A veranschaulicht einen Schaltplan eines ersten Leistungsschaltelements gemäß der Erfindung. Das erste Schaltelement ist ein IGBT 8, der einen Collector-Anschluss C, einem Gate-Anschluss G und einen Emitter-Anschluss E umfasst. Der IGBT 8 ist eine drei Anschlüsse aufweisende Transkonduktanzvorrichtung, die einen N-Kanal-MOSFET 6 mit Isolierschicht und einen PNP-Bipolartransistor 50 verbindet, der in einer Art Darlington-Konfiguration in einer solchen Weise verbunden ist, dass der von dem MOSFET 6 verstärkte Strom durch den PNP-Bipolartransistor 50 weiter verstärkt wird. Die Verwendung dieser Konfiguration ermöglicht eine höhere Stromverstärkung als das bei den Transistoren 6, 50 jeweils getrennt möglich wäre. Der IGBT 8, der in 3 gezeigt ist, kann als eine Alternative für den MOSFET des ersten Schaltelements verwendet werden, das in 1A, 1B, 2A und 2A gezeigt ist.
  • 3B veranschaulicht eine Ansicht eines ersten Layouts eines Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 umfasst ein Gehäuse 44 und ein erstes Hauptsubstrat 18, das in dem Gehäuse 44 angeordnet ist. Drei Anschlüsse 38, 40, 46 stehen von dem Gehäuse 44 vor. Das Leistungsmodul 2 umfasst einen ersten Abschnitt, der eine Metall-Leiterbahn 42 (zum Beispiel aus Kupfer) umfasst, in der ein erstes Leistungsschaltelement 4 angeordnet ist. Das erste Leistungsschaltelement 4 hat einen Gate-Anschluss G, der mit einem zusätzlichen Schaltelement 10 mittels eines Verbinders elektrisch verbunden ist. Das zusätzliche Schaltelement 10 ist auf einem Substrat 18' angeordnet, das oben auf der Metall-Leiterbahn 42 angeordnet ist, die oben auf dem Hauptsubstrat 18 angeordnet ist.
  • Der Abstand zwischen dem Gate-Anschluss G und dem zusätzlichen Schaltelement 10 ist kleiner als die Abmessung des zusätzlichen Schaltelements 10.
  • Das Leistungsmodul 2 umfasst einen zweiten Abschnitt, der eine Metall-Leiterbahn 42' (zum Beispiel aus Kupfer) umfasst, in der ein Leistungsschaltelement 4' angeordnet ist. Das Leistungsschaltelement 4' umfasst einen Gate-Anschluss G', der mit einem zusätzlichen Schaltelement 10' mittels eines Verbinders elektrisch verbunden ist. Das zusätzliche Schaltelement 10' ist auf einem dritten Substrat 18" angeordnet, das oben auf einer Metall-Leiterbahn 42" angeordnet ist, die oben auf dem Hauptsubstrat 18 angeordnet ist.
  • Der Abstand zwischen dem Gate-Anschluss G' und dem zusätzlichen Schaltelement 10' ist kleiner als die Abmessung des zusätzlichen Schaltelements 10'.
  • Das erste Leistungsschaltelement 4 ist mit einer Metall-Leiterbahn 42' mittels Drahtanschlüsse 48 elektrisch verbunden. In gleicher Weise ist das Leistungsschaltelement 4' mit der Leiterbahn 42" mittels Drahtanschlüssen 48 elektrisch verbunden. Die Metall-Leiterbahn 42' ist oben auf dem ersten Substrat 18 angeordnet.
  • Der oberste Anschluss 40 ist ein positiver DC-Anschluss. Der unterste Anschluss 38 ist ein negativer DC-Anschluss, während der seitliche Anschluss 46 ein AC-Anschluss ist. 3B veranschaulicht ein Leistungsmodul 2, das ein einziges Hauptsubstrat 18 umfasst, auf dem Leiterbahnen 42, 42', 42" und zwei Leistungsschaltelemente 4, 4' vorhanden sind. Die zusätzlichen Schaltelemente 10, 10' sind so gezeigt, dass sie auf eigenen Substraten 18', 18" montiert sind, doch sind hierbei die Substrate 18', 18" ihrerseits über dem Hauptsubstrat 18 angebracht. Um den Kriechabstand zwischen der Miller-Clamp-Schaltung und dem distalen Ende des obersten Anschlusses 40 zu verringern, kann das getrennte Substrat 18' auf dem seitlichen Anschluss 46 angeordnet werden.
  • Die Substrate 18', 18" sind oben auf zwei der Metall-Leiterbahnen 42 bzw. 42" montiert. Die Substrate 18', 18" könnten jedoch alternativ auch in anderen Bereichen, wie zum Beispiel oben auf der Lücke zwischen zwei der Metall-Leiterbahnen 42, 42', 42" montiert sein. Es ist ein Vorteil dieser Ausführungsform, dass Raum auf dem ursprünglichen Substrat 18 dadurch eingespart werden kann, dass dieses zusätzliche Schaltelement 10, 10' darüber montiert ist.
  • In einer Ausführungsform ist das Substrat 18', 18", auf dem die zusätzlichen Schaltelemente 10, 10' montiert sind, eine standardmäßige gedruckte Leiterplatte (PCB) oder eine flexible gedruckte Leiterplatte (FPCB).
  • Insbesondere macht die Verwendung einer FPCB, die gegenüber Wärme weniger empfindlich ist als eine standardmäßige PCB, die Verkleinerung des Leistungsmoduls 2 billiger und einfacher, weil es montiert werden kann, ohne dass dabei befürchtet werden muss, dass es später im Produktionsprozess, bei dem Hitze benötigt wird, beschädigt wird.
  • 4A veranschaulicht eine Ansicht eines zweiten Layouts eines Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 umfasst ein Gehäuse 44 und ein erstes Substrat 18, das in dem Gehäuse 44 angeordnet ist. Drei Anschlüsse 38, 40, 46 stehen von dem Gehäuse 44 vor.
  • Das Leistungsmodul 2 umfasst einen ersten Abschnitt, der eine Kupfer-Leiterbahn 42 umfasst, in der ein erstes Leistungsschaltelement 4 angeordnet ist. Das erste Leistungsschaltelement 4 umfasst einen Gate-Anschluss G, der mit einem zusätzlichen Schaltelement 10 mittels eines Verbinders elektrisch verbunden ist.
  • Das zusätzliche Schaltelement 10 ist auf einem zweiten Substrat 18' angeordnet, das von dem ersten Substrat 18 getrennt ist. Alternativ dazu kann das zusätzliche Schaltelement 10 auf einem zweiten Substrat 18' angeordnet sein, wobei das erste Substrat 18 und das zweite Substrat 18' übereinander angeordnet sind. Der Abstand d zwischen dem Gate-Anschluss G und dem zusätzlichen Schaltelement 10 ist gezeigt. Dieser Abstand d ist kleiner als die Abmessung des zusätzlichen Schaltelements 10 und kleiner als die Abmessungen des Gate-Anschlusses G.
  • Das Leistungsmodul 2 umfasst einen zweiten Abschnitt, der eine Kupfer-Leiterbahn 42' umfasst, in der ein Leistungsschaltelement 4' angeordnet ist. Das Leistungsschaltelement 4' umfasst einen Gate-Anschluss G', der mit einem zusätzlichen Schaltelement 10' mittels eines Verbinders elektrisch verbunden ist. Das zusätzliche Schaltelement 10' ist auf einem dritten Substrat 18" angeordnet, das von dem ersten Substrat 18 getrennt ist. Der Abstand d zwischen dem Gate-Anschluss G' und dem zusätzlichen Schaltelement 10' ist gezeigt. Dieser Abstand d ist kleiner als die Abmessung des zusätzlichen Schaltelements 10' und kleiner als die Abmessungen des Gate-Anschlusses G'.
  • Das erste Leistungsschaltelement 4 ist mit der Kupfer-Leiterbahn 42' mittels Drahtanschlüssen 48 elektrisch verbunden. In gleicher Weise ist das Leistungsschaltelement 4' mit der Leiterbahn 42" des Anschlusses 38 mittels Drahtanschlüssen 48 elektrisch verbunden. Der oberste Anschluss 40 ist ein positiver DC-Anschluss. Der unterste Anschluss 38 ist ein negativer DC-Anschluss, während der seitliche Anschluss 46 ein AC-Anschluss ist.
  • 4B veranschaulicht eine Ansicht eines dritten Layouts eines Leistungsmoduls 2 gemäß der Erfindung. Das Leistungsmodul 2 entspricht im Grunde dem in 4A Gezeigten, doch umfasst das Leistungsmodul 2 nur ein einziges Substrat 18. Demgemäß sind die in 4A gezeigten drei Substrate 18, 18', 18" als ein einziges großes Substrat 18 in dem in 4B gezeigten Leistungsmodul 2 vorgesehen.
  • 5 veranschaulicht vier Kurven 52, 54, 56, 58, die über der Zeit T aufgetragen sind. Die Kurven 52, 54, 56, 58 beziehen sich auf das in 2B gezeigte zusätzliche Schaltelement 30. 5 zeigt eine erste Kurve 52 (gestrichelte Linie), die den Impulsstrom I durch den Schalter 36 in dem in 2B dargestellten zusätzlichen Schaltelement 30 in Abhängigkeit von der Zeit T darstellt.
  • 5 zeigt eine zweite Kurve 54 (durchgezogene Linie), welche die Gate-Spannung U des MOSFETs 6 des in 2B gezeigten ersten Schaltelements 4 darstellt, wie sie ausgesehen hätte, wenn das zusätzliche Schaltelement 30 (Miller-Clamp) entfernt würde.
  • 5 zeigt eine dritte Kurve 56 (gestrichelte Linie), welche die Klemmen-Steuerspannung U darstellt, die zum Steuern des Schalters 36 des in 2B dargestellten zusätzlichen Schaltelements 30 angelegt wird.
  • 5 zeigt eine vierte Kurve 58 (gestrichelte Linie), welche die Gate-Spannung U des MOSFETs 6 des in 2 B gezeigten ersten Schaltelements 4 (welches das zusätzliche Schaltelement 30 aufweist) darstellt.
  • In der Zeit zwischen 89,5 µs und 94 µs ist die Klemmensteuerspannung U 0 Volt (V). Zur Zeit 94,2 µs ist die Klemmensteuerspannung U auf 3 V angestiegen. Demgemäß fällt zur Zeit 94,2 µs der Impulsstrom I durch den Schalter 36 in dem in 2B gezeigten zusätzlichen Schaltelement 30 auf ungefähr -90 Ampere (A) und steigt danach sehr schnell auf den anfänglichen Pegel von 0 A an. Die Kurve 56 zeigt, dass zur Zeit 94,2 µs die Gate-Spannung des MOSFETs 6 des in 2B gezeigten ersten Schaltelements 4 fast sofort auf -8 V fällt, während die Kurve 54, welche die Gate-Spannung U des MOSFETs 6 ohne das zusätzliche Schaltelement 30 darstellt, von der Zeit 94,2 µs an exponentiell abfällt.
  • 5 veranschaulicht, dass das in 2B gezeigte Layout eine effektive aktive Miller-Clamp ist. Demgemäß ermöglicht ein Leistungsmodul, das eine derartige aktive Miller-Clamp-Funktion aufweist, eine schnellere Schaltfrequenz.
  • Bezugszeichenliste
    • 2
    Leistungsmodul
    4, 4'
    Leistungsschaltelement
    6, 6'
    MOSFET (Metal Oxide Semiconductor Field Effect Transistor)
    8
    IGBT (Insulated-Gate Bipolar Transistor)
    10, 10'
    MOSFET des Signaltyps
    12
    Diode
    14
    Siliziumdiode
    16
    Steuersystem (z.B. Gate-Treiber)
    18, 18'
    Substrat
    18"
    Substrat
    20, 21
    Steuerverbinder
    22, 23
    Steuerverbinder
    24
    Steuerverbinder
    25, 26
    Anschluss
    28
    Verbinder
    30
    Schaltelement
    32
    Gleichrichter
    34
    Anschluss
    36
    Schalter
    37, 39
    Knoten
    38, 40
    Anschluss
    42, 42'
    Leiterbahn (z.B. aus Kupfer)
    42"
    Leiterbahn (z.B. aus Kupfer)
    44
    Gehäuse
    46
    AC-Anschluss
    48
    Drahtanschlüsse
    50
    Transistor
    52, 54
    Kurve
    56, 58
    Kurve
    d, d'
    Abstand
    D, D'
    Drain-Anschluss
    D", D'"
    Drain-Anschluss
    G, G'
    Gate-Anschluss
    G", G'"
    Gate-Anschluss
    S, S'
    Source-Anschluss
    S", S"'
    Source-Anschluss
    R1, R2
    Widerstand
    C1, C2
    Kondensator
    T
    Zeit
    I
    Strom
    U
    Spannung
    E
    Emitter-Anschluss
    C
    Collector-Anschluss

Claims (16)

  1. Leistungsmodul (2), umfassend ein erstes Leistungsschaltelement (4, 4', 8), das auf einem Substrat (18) angeordnet ist, wobei das Leistungsmodul (2) eine Vielzahl von Steuerverbindern (20, 20', 21, 21', 22, 22', 23, 24) umfasst, wobei das erste Leistungsschaltelement (4, 4') einen Gate-Anschluss (G, G') umfasst, dadurch gekennzeichnet, dass das Leistungsmodul (2) ein zusätzliches Schaltelement (10, 10', 30) umfasst, das dazu konfiguriert ist, die Impedanz des Gate-Anschlusses (G, G') während des Ausschaltereignisses zu verringern.
  2. Leistungsmodul (2) gemäß Anspruch 1, dadurch gekennzeichnet, dass ein erster Anschluss (Drain-Anschluss) (D) des zusätzlichen Schaltelements (10, 10', 30) elektrisch mit dem Gate-Anschluss (G, G') des ersten Leistungsschaltelements (4, 4') verbunden ist und dass ein zweiter Anschluss (der Source-Anschluss) (S, S') des zusätzlichen Schaltelements (10, 10', 30) elektrisch mit einem Anschluss (dem Source-Anschluss) (S, S') des ersten Leistungsschaltelements (4, 4') verbunden ist.
  3. Leistungsmodul (2) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste Leistungsschaltelement (4, 4') ein Hochstrom-MOSFET (Metal Oxide Semiconductor Field Effect Transistor)-Schalter (6) aus einem Siliziumcarbid (SiC) oder ein Hochstrom-MOSFET-Schalter (6) aus Silizium (Si) ist.
  4. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zusätzliche Schaltelement (10, 10', 30) einen Gate-Anschluss (G') umfasst, der mit einem Steuerverbinder (23) elektrisch verbunden ist.
  5. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zusätzliche Schaltelement (10, 10', 30) einen Source-Anschluss (S') umfasst, der mit einem Steuerverbinder (24) elektrisch verbunden ist.
  6. Leistungsmodul (2) gemäß Anspruch 5, dadurch gekennzeichnet, dass das erste Leistungsschaltelement (4, 4') einen Source-Anschluss (S) umfasst, wobei ein Kondensator (C1) zwischen dem Source-Anschluss (S') des zusätzlichen Schaltelements (10, 10', 30) und dem Source-Anschluss (S) des ersten Leistungsschaltelements (4, 4') angeordnet ist.
  7. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Leistungsschaltelement (4, 4') einen MOSFET (6, 6') umfasst.
  8. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Leistungsschaltelement (4, 4') einen IGBT (Insulated-Gate Bipolar Transistor) (8) umfasst.
  9. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (18) ein DBC-Substrat (Direct Bonded Copper) ist.
  10. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zusätzliche Schaltelement (10, 10', 30) einen MOSFET (8) des Signaltyps umfasst.
  11. Leistungsmodul (2) gemäß Anspruch 10, dadurch gekennzeichnet, dass das zusätzliche Schaltelement (10, 10', 30) einen 40V- oder 60V-MOSFET (8) des Signaltyps umfasst.
  12. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche 2 bis 11, dadurch gekennzeichnet, dass eine Diode (12, 14) über einen Kanal des ersten Schaltelements (4, 4') angeordnet ist.
  13. Leistungsmodul (2) gemäß Anspruch 10 oder 11, dadurch gekennzeichnet, dass eine Diode (12, 14) über den MOSFET (8) des Signaltyps des zusätzlichen Schaltelements (10, 10', 30) angeordnet ist.
  14. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche 2 bis 13, dadurch gekennzeichnet, dass das Leistungsmodul (2) zwei oder mehr Leistungsschaltelemente (4, 4') umfasst, die parallel angeordnet sind.
  15. Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zusätzliche Schaltelement (10, 10', 30) umfasst: - einen Schalter (36), der mit einer Steuerungsverbindung (23) elektrisch verbunden ist; - einen Gleichrichter (32), der dazu angeordnet ist, an einen Verbinder (21), der elektrisch mit dem Gate-Anschluss (G) des ersten Leistungsschaltelements (4, 4') verbunden ist, gleichrichtet, und - einen Kondensator (C2), der zwischen dem Gleichrichter (32) und dem Source-Anschluss (S) des ersten Leistungsschaltelements (4, 4') angeordnet ist, wobei der Schalter (36) dazu angeordnet und konfiguriert ist, die Verbindung zwischen einem ersten Knoten (38) zwischen dem Kondensator (C2) und dem Gleichrichter (32) und einem zweiten Knoten (40) zwischen dem Schalter (36) und dem Gate-Anschluss (G) des ersten Leistungsschaltelement (4, 4') elektrisch zu verbinden und zu trennen.
  16. System, umfassend ein Leistungsmodul (2) gemäß einem der vorhergehenden Ansprüche und ein Steuerungssystem (16), wobei das Steuerungssystem (16) eine Vielzahl von Anschlüssen umfasst, die jeweils elektrisch mit einem Steuerverbinder (20, 20', 21, 21', 22, 22', 23, 24) des Leistungsmoduls (2) verbunden sind.
DE102019200965.4A 2019-01-25 2019-01-25 Leistungsmodul, das eine aktive miller-clamp-funktion aufweist Pending DE102019200965A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019200965.4A DE102019200965A1 (de) 2019-01-25 2019-01-25 Leistungsmodul, das eine aktive miller-clamp-funktion aufweist
PCT/EP2020/051087 WO2020152036A1 (en) 2019-01-25 2020-01-17 Power module comprising an active miller clamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019200965.4A DE102019200965A1 (de) 2019-01-25 2019-01-25 Leistungsmodul, das eine aktive miller-clamp-funktion aufweist

Publications (1)

Publication Number Publication Date
DE102019200965A1 true DE102019200965A1 (de) 2020-07-30

Family

ID=69187759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019200965.4A Pending DE102019200965A1 (de) 2019-01-25 2019-01-25 Leistungsmodul, das eine aktive miller-clamp-funktion aufweist

Country Status (2)

Country Link
DE (1) DE102019200965A1 (de)
WO (1) WO2020152036A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201640A1 (de) 2022-02-17 2023-08-17 Zf Friedrichshafen Ag Niederimpedante Klemmschaltung für ein Halbleiterschaltelement in einem Stromrichter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113489303A (zh) * 2021-07-19 2021-10-08 光华临港工程应用技术研发(上海)有限公司 一种集成米勒钳位电路的碳化硅功率半导体器件装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649579B1 (de) * 1993-05-07 1998-08-12 Koninklijke Philips Electronics N.V. Halbbrücken treiberschaltung
US20110148376A1 (en) * 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
DE102011075731A1 (de) * 2011-05-12 2012-11-15 Siemens Aktiengesellschaft Elektronisches Leistungsteil
US20180175853A1 (en) * 2016-12-16 2018-06-21 Cree Fayetteville, Inc. Power Modules Having an Integrated Clamp Circuit and Process Thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852125B2 (en) * 2006-05-29 2010-12-14 Koninklijke Philips Electronics N.V. Switching circuit arrangement
US7760005B2 (en) * 2007-03-29 2010-07-20 General Electric Company Power electronic module including desaturation detection diode
JP6425380B2 (ja) * 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
US9998109B1 (en) * 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649579B1 (de) * 1993-05-07 1998-08-12 Koninklijke Philips Electronics N.V. Halbbrücken treiberschaltung
US20110148376A1 (en) * 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
DE102011075731A1 (de) * 2011-05-12 2012-11-15 Siemens Aktiengesellschaft Elektronisches Leistungsteil
US20180175853A1 (en) * 2016-12-16 2018-06-21 Cree Fayetteville, Inc. Power Modules Having an Integrated Clamp Circuit and Process Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201640A1 (de) 2022-02-17 2023-08-17 Zf Friedrichshafen Ag Niederimpedante Klemmschaltung für ein Halbleiterschaltelement in einem Stromrichter

Also Published As

Publication number Publication date
WO2020152036A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
DE102009046258B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102005007373B4 (de) Leistungshalbleiterbaugruppe
DE102012202765B3 (de) Halbleitermodul
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE102014117019A1 (de) Elektonisches Bauteil
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
EP3361836A1 (de) Niederinduktive halbbrückenanordnung
EP3422576B1 (de) Elektrische schaltungsanordnung mit einer aktiven entladeschaltung
EP0738008B1 (de) Leistungshalbleitermodul
DE102019200965A1 (de) Leistungsmodul, das eine aktive miller-clamp-funktion aufweist
DE102021101696B4 (de) Halbleitereinrichtungssignalübertragungsschaltung zur antriebssteuerung, verfahren zum steuern einer solchen schaltung, halbleitereinrichtung, leistungsumwandlungseinrichtung und elektrisches system für schienenfahrzeug
WO2016198461A1 (de) Schnellschaltende schaltungsanordnung für einen umrichter
DE102014208526A1 (de) Elektronikbaugruppe
EP2413354B1 (de) Submodul und Leistungshalbleitermodul
DE102017002573B4 (de) Überspannungsschutz
DE10109548B4 (de) Schaltungsanordnung zum Schalten von Strömen
DE102022120776A1 (de) Leistungswandlermodul
EP3281289B1 (de) Leistungsstromrichter mit parallel geschalteten halbleiterschaltern
DE102020126465A1 (de) Leistungselektronikmodul mit einem verbesserten Gate-Treiber
DE102014104013A1 (de) Leistungshalbleiterbauteil
DE102020205109A1 (de) Elektrische Schaltungsanordnung für einen Leistungswandler
DE102016100617A1 (de) Leistungshalbleitermodul mit einem Gehäuse und einem Kondensator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE