WO2001054168A2 - Halbleiterbauelement und entsprechendes prüfverfahren - Google Patents

Halbleiterbauelement und entsprechendes prüfverfahren Download PDF

Info

Publication number
WO2001054168A2
WO2001054168A2 PCT/EP2000/013024 EP0013024W WO0154168A2 WO 2001054168 A2 WO2001054168 A2 WO 2001054168A2 EP 0013024 W EP0013024 W EP 0013024W WO 0154168 A2 WO0154168 A2 WO 0154168A2
Authority
WO
WIPO (PCT)
Prior art keywords
diode device
semiconductor component
connection
voltage
main
Prior art date
Application number
PCT/EP2000/013024
Other languages
English (en)
French (fr)
Other versions
WO2001054168A3 (de
Inventor
Frank Pfirsch
Herbert Pairitsch
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/169,920 priority Critical patent/US6762440B1/en
Publication of WO2001054168A2 publication Critical patent/WO2001054168A2/de
Publication of WO2001054168A3 publication Critical patent/WO2001054168A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the present invention relates to a semiconductor component with a first main connection; a second main connection; a control terminal for controlling the current flowing between the main terminals; and a first diode device which can be switched between the first main connection and the control connection and which has a first breakdown voltage such that it short-circuits the first main connection with the control connection and thus switches on the semiconductor component when the voltage drop across the first diode device exceeds a predetermined value, wherein the first diode device is integrated with the control connection.
  • short-circuiting is meant that a current flow is made possible without a large additional resistance, while the voltage drop across the first diode device is maintained.
  • the current is switched off in the case of an inductive load, for example for ignition transistors or ignition IGBTs.
  • the current driven by the inductance must be conducted through the component in the avalanche breakthrough if the component is not additionally protected. There is a risk that the component will be irreversibly destroyed.
  • One possibility of protection is active generation, as is known from J.
  • the voltage at which the avalanche breakdown occurs locally (e.g. in the edge region) or globally in the cell field (avalanche voltage) is higher than the breakdown voltage of the zener diode ( Zener voltage).
  • an IGBT with active generation by a polydiode chain is presented.
  • the polydiode chain is arranged over a locally widened section of the edge termination and is connected on one side to the gate and on the other side to an n-doped region (for example the channel stopper of the edge termination) which is at the collector potential when reverse voltage is present (Backside potential).
  • the edge termination itself consists of floating field rings that have simply been widened in the area of the polydiodes (with the field rings remaining at the same distance from one another).
  • the breakdown characteristic of such an IGBT with an integrated Zener diode only shows the voltage at which the IGBT begins to conduct current through the MOS channel opened by the active zener, but not where the avalanche voltage of the IGBT lies.
  • the Avalan voltage are set very far above the Zener voltage, for example about 200 V according to this document. This in turn leads to the forward voltage or the on-resistance of the IGBT or the transistor being increased accordingly.
  • UIS Unclamped Inductive Switching
  • EP 0 845 813 A1 An arrangement is known from EP 0 845 813 A1 in which a bonding wire is used to make a conductive connection between the lead frame or substrate located at the rear side potential and a base contact in order to enable the IGBT to be switched off more quickly.
  • this document is not concerned with active generation.
  • FIG. 5 shows a schematic illustration of a known semiconductor component.
  • FIG. 5 shows the basic structure of an IGBT or power transistor (depending on whether the region 30 is n * or p + - conductive) with an integrated active generation in silicon technology.
  • 40 designates a rear side metallization as a drain connection or collector connection, 30 a drain region (n + ) or a collector region (p * ), 20 a first base region of the n ′ line type , 50 a second base region of the p Line type, 60 a source region or emitter region of n * line type , 90 an insulator layer in the form of an oxide layer, 70 a gate, 100 a Zener diode chain which is connected on the one hand to the gate 70 and on the other hand via a contact bridge 105 to an n Trough 110 is connected within the first base region 20.
  • the Zener diode chain 100 is realized by a series connection of a plurality of polysilicon Zener diodes, which are insulated from the active region of the semiconductor component via the oxide layer 90.
  • edge closure are floating field rings, as from Z. John Shen et al. (loc. cit.) is known.
  • FIG. 6 shows a schematic illustration of a further known semiconductor component.
  • two floating field rings of p-type 52, 54 are provided, which are connected via connection areas VI, V2 to the Zener diode chain divided into 3 parts 100 a, b, c.
  • FIG. 7 shows a schematic illustration of yet another known semiconductor component.
  • field plates V3, V4 are provided in order to connect the Zener diode chain divided into 3 parts, 100 a, b, c.
  • this object is achieved by the semiconductor component specified in claim 1 or by the test method specified in claim 11.
  • the first diode device for connection to the first main connection has a first external contacting connection. has rich.
  • the active zenerization at the wafer level is initially not yet connected, so that the zener voltage and the avalanche voltage can be measured independently of one another.
  • the zener is connected by a small additional effort in the form of a bond from the lead frame to a contact area on the chip. Further appropriate measures can be taken so that the avalanche voltage is not falsified by the zener diode chain which is arranged in the edge area and is not yet connected.
  • the main advantage of the configuration according to the invention is that the Zener voltage and the Avalanche voltage can be measured separately from one another, so that a sufficiently large safety distance between Zener voltage and Avalanche voltage can be guaranteed, and this already at the wafer level.
  • a safety distance between the Zener voltage and the avalanche voltage can thus be guaranteed and checked, and on the other hand, because of its verifiability, this safety distance can be dimensioned more narrowly, which would affect other properties of the semiconductor component, e.g. its on-resistance, benefits.
  • the first external contact area has a bond pad.
  • the first external contact area is connected to via a bond connection a substrate, preferably a lead frame, with which the first main connection is in electrical contact.
  • a second diode device is connected in series with the first diode device, which has a second breakdown voltage such that the sum of the first and second breakdown voltage is greater than one predetermined lower limit of the breakdown voltage of the semiconductor element between the first and the second main terminal.
  • the second diode device has a second external contact area for the external connection of the end not connected to the first diode device.
  • the first and / or the second diode device are a Zener diode device.
  • the semiconductor component is a vertical DMOS transistor or a vertical IGBT transistor.
  • the second diode device is connected to the first main connection via an intermediate region of a first conductivity type.
  • a trough of a second conduction type is provided in the intermediate area and is connected to the first diode device, the trough and the intermediate area forming at least part of the second diode device.
  • the semiconductor component is constructed using silicon technology.
  • FIG. 1 shows a schematic illustration of a semiconductor component as a first embodiment of the present invention
  • FIG. 2 shows a schematic illustration of the semiconductor component according to FIG. 1 in the connected state
  • FIG. 3 shows a schematic illustration of a semiconductor component as a second embodiment of the present invention
  • FIG. 4 shows a schematic illustration of a semiconductor component as a third embodiment of the present invention.
  • Fig. 7 is a schematic representation of yet another known semiconductor device.
  • FIG. 1 shows a schematic illustration of a semiconductor component as a first embodiment of the present invention
  • FIG. 2 shows a schematic illustration of the semiconductor component according to FIG. 1 in the connected state.
  • the right end of the zener diode chain 100 is not connected to the first base region 20, but instead has a first contact region 120 in the form of a bond pad, which is on the top of the Wafers exposed.
  • This bond pad can serve both for measurement and as a surface for attaching a bond wire 140, as illustrated in FIG. 2, the bond wire being connected there to a lead frame 160, with which the rear side metallization 40 of the drain connection or Collector connection 30 is in electrical contact.
  • the avalanche voltage between the drain contact or collector contact 40 and the source contact or emitter contact 80 can thus be measured independently of the zener voltage at the wafer level (state according to FIG. 1).
  • the Zener voltage can be determined by a simple measurement between the gate 70 and the first contacting area 120.
  • the active zener is only connected during assembly by a bonding wire 140 between the lead frame and the first contact area 120 (state according to FIG. 2).
  • FIG. 3 shows a schematic illustration of a semiconductor component as a second embodiment of the present invention.
  • the first contacting region 120 is connected to the first base region 20 and thus to the drain potential or collector potential via a second zener diode chain 101, the second contacting region and the n-well 130.
  • This embodiment is It is particularly useful to ensure that the avalanche voltage is not falsified by the zener diode chain arranged in the edge area and not yet connected. In particular, this measure sets the first Zener diode chain 100 to a high voltage (of course below the Zener voltage) when measuring the avalanche voltage.
  • the breakdown voltage of the second Zener diode chain 101 is selected such that the sum of it and the Zener voltage of the first Zener diode chain is greater than the avalanche voltage to be measured or the lower limit defined during the measurement of the avalanche voltage.
  • the first Zener diode chain 100 has a reverse voltage of 400 V and the second Zener diode chain 101 has a reverse voltage of 100 V, so that the total reverse voltage is 500 V.
  • components which have an avalanche voltage of at least 440 V, for example, are considered good when the measurement is carried out, if a safety distance of 40 V from the breakdown voltage of the first Zener diode chain is to be maintained. As in the first embodiment, this is
  • Zener diode bond pad 120 connected to lead frame 160 during assembly with a bond wire 140.
  • FIG. 4 shows a schematic illustration of a semiconductor component as a third embodiment of the present invention.
  • the same effect which is achieved in the second exemplary embodiment by the second zener diode chain 101 is achieved by an integrated pn diode which comprises the p-well 135 and the first base region 20.
  • the bond pad 120 is connected to the lead frame 160 with a bond 140 during assembly.
  • edge termination of the semiconductor component is independent of the invention and can be designed in accordance with the known structures according to FIGS. 1 to 3.
  • the present invention is also not limited to the IGBT or DMOS transistor described, but can be applied to any more complicated structure, for example a thyristor structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die vorliegende Erfindung schafft ein halbleiterbauelement mit einem ersten Hauptanschluss (40); einem zweiten Hauptanschluss (80); einem Steueranschluss (70) zum Steuern des zwischen den Hauptanschlüssen (40, 80) fliessenden Stroms; einer zwischen den ersten Hauptanschluss (40) und den Steueranschluss (70) schaltbaren ersten Diodeneinrichtung (100), welche eine derartige erste Durchbruchspannung aufweist, dass sie den ersten Hauptanschluss (40) mit dem Steueranschluss (70) kurzschliesst und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung (100) abfallende Spannung einen vorbestimmten Wert überschreitet, wobei die erste Diodeneinrichtung (100) mit dem Steueranschluss (70) integriert verbunden ist. Die erste Diodeneinrichtung (100) weist zur Verbindung mit dem ersten Hauptanschluss (40) einen ersten externen Kontaktierungsbereich (120) auf.

Description

Beschreibung
Halbleiterbauelement und entsprechendes Prüfverfahren
Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem ersten Hauptanschluß; einem zweiten Hauptan-schluß; einem Steueranschluß zum Steuern des zwischen den Hauptanschlüssen fließenden Stroms; und einer zwischen den ersten Hauptanschluß und den Steueranschluß schaltbaren ersten Diodeneinrichtung, welche eine derartige erste Durchbruch- spannung aufweist, daß sie den ersten Hauptanschluß mit dem Steueranschluß kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung abfallende Spannung einen vorbestimmten Wert überschreitet, wobei die erste Diodeneinrichtung mit dem Steueranschluß integriert verbunden ist.
Mit „Kurzschließen" ist dabei gemeint, daß ein Stromfluß ohne großen zusätzlichen Widerstand ermöglicht wird, während die über der ersten Diodeneinrichtung abfallende Spannung erhalten bleibt.
Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf vertikale IGBT-Transistoren bzw. DMOS-Transistoren erläutert.
Bei vielen Anwendungen von Halbleiterleistungsschaltern wird der Strom bei einer induktiven Last abgeschaltet, bspw. für Zünd-Transistören oder Zünd-IGBTs. Dabei muß der von der Induktivität getriebene Strom im Avalanche-Durchbruch durch das Bauelement geführt werden, wenn das Bauelement nicht zusätzlich geschützt ist. Dabei besteht die Gefahr, daß das Bauelement irreversibel zerstört wird. Eine Möglichkeit des Schut- zes ist die aktive Zenerung, wie sie bekannt ist aus J.
Stengl, J. Tyihanyi , Leistung-MOS-FET-Praxis , 2. Auflage, Seiten 130-133, Pflaum Verlag München, 1992. Sie besteht im wesentlichen aus einer Zenerdiode bzw. einer Zenerdiodenkette zwischen dem Gate und dem Drain des zu schützenden Transistors, welche das Gate beim Überschreiten der Durchbruchspan- nung der Zenerdiode einschaltet und damit einen Stromfluß oh- ne weiteren Anstieg der Drain-Source-Spannung ermöglicht. Auf diese Weise kann der Strom gleichmäßig über das gesamte Zellenfeld des Transistors oder des IGBTs geführt werden. Dadurch kann beim Abschalten eine sehr hohe Energie im Bauelement aufgenommen werden, ohne daß das Bauelement zerstört wird.
Damit diese Wirkung der aktiven Zenerung tatsächlich erreicht wird, ist es wesentlich, daß die Spannung, bei welcher lokal (z. B. im Randbereich) oder auch global im Zellenfeld der Avalanche-Durchbruch einsetzt (Avalanchespannung) , höher als die Durchbruchspannung der Zenerdiode (Zenerspannung) liegt.
In Z. John Shen, Stephen P. Robb, Proceedings of 1998 ISPSD, Kyoto, pp. 97-100 (1998) wird ein IGBT mit aktiver Zenerung durch eine Polydiodenkette vorgestellt. Die Polydiodenkette ist über einem lokal verbreiterten Abschnitt des Randab- schlusses angeordnet und auf der einen Seite mit dem Gate sowie auf der anderen Seite mit einem n-dotierten Gebiet (z.B. dem Kanalstopper des Randabschlusses) verbunden, das bei an- liegender Sperrspannung auf dem Kollektorpotential (Rückseitenpotential) liegt. Der Randabschluß selbst besteht aus floatenden Feldringen, die im Bereich der Polydioden einfach verbreitert wurden (bei unverändertem Abstand der Feldringe untereinander) . Die Durchbruchskennlinie eines solchen IGBTs mit integrierter Zenerdiode zeigt nur, bei welcher Spannung der IGBT über den durch die aktive Zenerung geöffneten MOS- Kanal Strom zu führen beginnt, nicht aber wo die Avalanchespannung des IGBT liegt.
Um unter Berücksichtigung von Fertigungsstreuungen einen hinreichenden Sicherheitsabstand zwischen Zenerspannung und Avalanchespannung garantieren zu können, muεs daher die Avalan- chespannung sehr weit über die Zenerspannung gelegt werden, bspw. etwa 200 V gemäß dieser Druckschrift Dies wiederum führt dazu, daß die Durchlaßspannung bzw. der Einschaltwider- stand des IGBTs oder des Transistors entsprechend erhöht ist.
Eine direkte Überprüfung des Sicherheitsabstandes auf Wa- ferebene ist nicht möglich. Getestet werden kann daher nur an vollständig aufgebauten Systemen, welche Energie bei einem induktiven Abschaltvorgang ohne Zerstörung aufgenommen werden kann. Ein solcher Test wird als UIS-Test (UIS = Unclamped In- ductive Switching) bezeichnet.
Aus der EP 0 845 813 AI ist eine Anordnung bekannt, bei der durch einen Bonddraht eine leitende Verbindung zwischen dem auf Rückseitenpotential liegenden Leadframe bzw. Substrat und einem Basiskontakt hergestellt ist, um ein schnelleres Abschalten des IGBTs zu ermöglichen. Diese Druckschrift beschäftigt sich jedoch nicht mit einer aktiven Zenerung.
Fig. 5 zeigt eine schematische Darstellung eines bekannten Halbleiterbauelements .
In Figur 5 ist der prinzipielle Aufbau eines IGBT bzw. Lei- stungstransistors (je nachdem ob der Bereich 30 n* - oder p+ - leitend ist) , mit einer integrierten aktiven Zenerung in Siliziumtechnologie gezeigt.
In Fig. 5 bezeichnen 40 eine Rückseitenmetallisierung als Drainanschluß bzw. Kollektoranschluß, 30 einen Drain-Bereich (n+) bzw. einen Kollektorbereich (p*) , 20 einen ersten Basis- bereich von n'-Leitungstyp, 50 einen zweiten Basisbereich vom p-Leitungstyp, 60 einen Sourcebereich bzw. Emitterbereich von n*-Leitungstyp, 90 eine Isolatorschicht in Form einer Oxidschicht, 70 ein Gate, 100 eine Zenerdiodenkette, welche ei- nerseits mit dem Gate 70 verbunden ist und andererseits über eine Kontaktbrücke 105 mit einer n-Wanne 110 innerhalb des ersten Basisbereichs 20 verbunden ist. Die Zenerdiodenkette 100 ist durch eine Reihenschaltung einer Mehrzahl von Polysilizium-Zenerdioden realisiert, welche über die Oxidschicht 90 vom aktiven Bereich des Halbleiterbauele- ments isoliert sind.
In diesem Zusammenhang gibt es verschiedene Möglichkeiten, den Randabschluß zu gestalten. Ein weiteres Beispiel für den Randabschluß sind floatende Feldringe, wie aus Z. John Shen et al . (aaO) bekannt ist.
Fig. 6 zeigt eine schematische Darstellung eines weiteren bekannten Halbleiterbauelements.
Gemäß Fig. 6 sind zwei floatende Feldringe von p-Leitungs-typ 52, 54 vorgesehen, welche über die Verbindungsbereiche VI, V2 an die in 3 Teile 100 a,b,c geteilte Zenerdiodenkette angeschlossen sind.
Fig. 7 zeigt eine schematische Darstellung noch eines weiteren bekannten Halbleiterbauelements.
Gemäß Fig. 7 sind Feldplatten V3 , V4 vorgesehen, um die in 3 Teile, 100 a,b,c geteilte Zenerdiodenkette zu verbinden.
Es ist Aufgabe der vorliegenden Erfindung, das eingangs erwähnte Halbleiterbauelement derart weiterzuentwickeln, daß es besser prüfbar ist. Eine weitere Aufgabe besteht in der Bereitstellung eines entsprechenden Prüfverfahrens.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Halbleiterbauelement bzw. durch das in Anspruch 11 angegebene Prüfverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die erste Diodeneinrichtung zur Verbindung mit dem ersten Hauptanschluß einen ersten externen Kontaktierungsbe- reich aufweist. Mit anderen Worten ist die aktive Zenerung auf Waferebene anfangs noch nicht angeschlossen, so daß die Zenerspannung und die Avalanchespannung unabhängig voneinander gemessen werden können. Bei der Montage in einem Gehäuse wird durch einen geringen Zusatzaufwand in Form einer Bondie- rung vom Leadframe auf einen Kontaktierungsbereich auf dem Chip die Zenerung angeschlossen. Damit die Avalanchespannung nicht durch die im Randbereich angeordnete, noch nicht angeschlossene Zenerdiodenkette verfälscht wird, können weitere entsprechende Maßnahmen getroffen werden.
Der wesentliche Vorteil der erfindungsgemäßen Ausgestaltung besteht darin, daß die Zenerspannung und die Avalanchespannung getrennt voneinander meßbar sind, so daß ein hinreichend großer Sicherheitsabstand zwischen Zenerspannung und Avalanchespannung garantierbar ist, und zwar bereits auf Waferebene. Damit kann zum einen ein Sicherheitsabstand zwischen der Zenerspannung und der Avalanchespannung garantiert und geprüft werden, und zum anderen läßt sich dieser Sicherheitsab- stand wegen seiner Überprüfbarkeit knapper dimensionieren, was anderen Eigenschaften des Halbleiterbauelements, z.B. seinem Einschaltwiderstand, zugute kommt.
Schließlich lassen sich Bauelemente mit zu geringem Sicher- heitsabstand bereits auf Waferebenen aussortieren, und nicht erst nach Montage und UIS-Test. Dies trägt weiter zur Kostenersparnis bei.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun- gen und Verbesserungen des in Anspruch 1 angegebenen Halbleiterbauelements .
Gemäß einer bevorzugten Weiterbildung weist der erste externe Kontaktierungsbereich ein Bondpad auf.
Gemäß einer weiteren bevorzugten Weiterbildung ist der erste externe Kontaktierungsbereich über eine Bondverbindung mit einem Substrat, vorzugsweise einem Leadframe, verbunden, mit dem der erste Hauptanschluß in elektrischem Kontakt steht.
Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen das mit dem ersten externen Kontaktierungsbereich verbundene Ende der ersten Diodeneinrichtung und den ersten Hauptanschluß eine zweite Diodeneinrichtung in Reihe zur ersten Diodeneinrichtung geschaltet, welche eine derartige zweite Durchbruchspannung aufweist, daß die Summe der ersten und zweiten Durchbruchspannung größer als eine vorbestimmte Untergrenze der Durchbruchspannung des Halbleiterelements zwischen dem ersten und dem zweiten Hauptanschluß ist.
Gemäß einer weiteren bevorzugten Weiterbildung weist die zweite Diodeneinrichtung einen zweiten externen Kontaktierungsbereich zum externen Anschließen des nicht mit der ersten Diodeneinrichtung verbundenen Endes auf.
Gemäß einer weiteren bevorzugten Weiterbildung sind die erste und/oder die zweite Diodeneinrichtung eine Zenerdiodenein- richtung.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Halbleiterbauelement ein vertikaler DMOS-Transistor oder ein ver- tikaler IGBT-Transistor .
Gemäß einer weiteren bevorzugten Weiterbildung ist die zweite Diodeneinrichtung über einen Zwischenbereich von einem ersten Leitungstyp mit dem ersten Hauptanschluß verbunden ist.
Gemäß einer weiteren bevorzugten Weiterbildung ist in dem Zwischenbereich eine Wanne von einem zweiten Leitungstyp vorgesehen, die mit der ersten Diodeneinrichtung verbunden ist, wobei die Wanne und der Zwischenbereich zumindest einen Teil der zweiten Diodeneinrichtung bilden. Gemäß einer weiteren bevorzugten Weiterbildung ist das Halbleiterbauelement in Siliziumtechnologie aufgebaut.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung eines Halbleiterbau- elements als erste Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine schematische Darstellung des Halbleiterbauele- mentε nach Fig. 1 im angeschlossenen Zustand;
Fig. 3 eine schematische Darstellung eines Halbleiterbauelements als zweite Ausführungsform der vorliegenden Erfindung;
Fig. 4 eine schematische Darstellung eines Halbleiterbauelements als dritte Ausführungsform der vorliegenden Erfindung;
Fig. 5 eine schematische Darstellung eines bekannten Halb- leiterbauelements ;
Fig. 6 eine schematische Darstellung eines weiteren bekannten Halbleiterbauelements;
Fig. 7 eine schematische Darstellung noch eines weiteren bekannten Halbleiterbauelements.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente. Fig. 1 zeigt eine schematische Darstellung eines Halbleiterbauelements als erste Ausführungsform der vorliegenden Erfindung, und Fig. 2 zeigt eine schematische Darstellung des Halbleiterbauelements nach Fig. 1 im angeschlossenen Zustand.
Gemäß der ersten Ausführungsform nach Fig. 1 ist im Unterschied zum Stand der Technik gemäß Fig. 5 das rechte Ende der Zenerdiodenkette 100 nicht an den ersten Basisbereich 20 angeschlossen, sondern weist einen ersten Kontaktierungsbereich 120 in Form eines Bondpads auf, welcher auf der Oberseite des Wafers freiliegt. Dieses Bondpad kann sowohl zum Messen dienen als auch als Fläche zum Anbringen eines Bonddrahtes 140, wie dies in Fig.2 illustriert ist, wobei der Bonddraht dort mit einem Leadframe 160 verbunden ist, mit dem die Rücksei- tenmetallisierung 40 des Drain-anschlusses bzw. Kollektoran- schlusses 30 in elektrischem Kontakt steht.
Bei dieser Anordnung kann also auf Waferebene (Zustand nach Fig. 1) die Avalanchespannung zwischen dem Drainkontakt bzw. Kollektorkontakt 40 und dem Sourcekontakt bzw. dem Emitterkontakt 80 unabhängig von der Zenerspannung gemessen werden. Die Zenerspannung hingegen ist durch eine einfache Messung zwischen dem Gate 70 und dem ersten Kontaktierungsbereich 120 ermittelbar. Die aktive Zenerung wird erst bei der Montage durch einen Bonddraht 140 zwischen dem Leadframe und dem ersten Kontaktierungsbereich 120 angeschlossen (Zustand gemäß Fig. 2) .
Fig. 3 zeigt eine schematische Darstellung eines Halbleiter- bauelements als zweite Ausführungsform der vorliegenden Erfindung.
Bei diesem zweiten Ausführungsbeispiel ist der erste Kontaktierungsbereich 120 über eine zweite Zenerdiodenkette 101, den zweiten Kontaktierungsbereich und die n-Wanne 130 mit dem ersten Basisbereich 20 und somit mit dem Drainpotential bzw. Kollektorpotential verbunden. Diese Ausführungsform ist ins- besondere dazu nützlich, dass die Avalanchespannung nicht durch die im Randbereich angeordnete und noch nicht angeschlossene Zenerdiodenkette verfälscht wird. Insbesondere wird durch diese Maßnahme bei der Messung der Avalanchespan- nung die erste Zenerdiodenkette 100 auf eine hohe Spannung (natürlich unterhalb der Zenerspannung) gelegt. Die Durchbruchspannung der zweiten Zenerdiodenkette 101 ist dabei so gewählt, das die Summe aus ihr und der Zenerspannung der ersten Zenerdiodenkette größer als die zu messende Avalan- chespannung bzw. die bei der Messung der Avalanchespannung festgelegte untere Grenze ist. Im vorliegenden Fall hat die erste Zenerdiodenkette 100 eine Sperrspannung von 400 V und die zweite Zenerdiodenkette 101 eine Sperrspannung von 100 V, so daß die gesamte Sperrspannung 500 V beträgt.
Dementsprechend werden Bauelemte bei der Messung als gut betrachtet, welche eine Avalanchespannung von bspw. zumindest 440 V besitzen, wenn ein Sicherheitsabstand von 40 V zur DurchbruchsSpannung der ersten Zenerdiodenkette eingehalten werden soll. Wie beim ersten Ausführungsbeispiel wird das
Zenerdioden-Bondpad 120 bei der Montage mit einem Bonddraht 140 mit dem Leadframe 160 verbunden.
Fig. 4 zeigt eine schematische Darstellung eines Halbleiter- bauelements als dritte Ausführungsform der vorliegenden Erfindung.
Bei dem dritten Ausführungsbeispiel gemäß Fig. 4 wird der gleiche Effekt, der beim zweiten Ausführungsbeispiel durch die zweite Zenerdiodenkette 101 erzielt wird, durch eine integrierte pn-Diode erreicht, welche die p-Wanne 135 und den ersten Basisbereich 20 umfaßt. Wie bei den ersten beiden Ausführungsbeispielen wird auch hier bei der Montage das Bondpad 120 mit einem Bond 140 mit dem Leadframe 160 verbunden.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere ist die genaue Konstruktion des Randabschlusses des Halbleiterbauelements unabhängig von der Erfindung und kann entsprechend den bekannten Strukturen gemäß Fig. 1 bis 3 gestaltet werden.
Auch ist die vorliegende Erfindung nicht auf den geεchilder- ten IGBT bzw. DMOS-Transistor beschränkt, sondern kann auf eine beliebige kompliziertere Struktur, z.B. eine Thyristor- Struktur, angewendet werden.
Bezugszeichenliste
40 Drainanschluß bzw. Kollektoranschluß
30 Drain- bzw. Kollektorbereich
20 erster Basisbereich
50 zweiter Basisbereich
60 Sourcebereich bzw. Emitterbereich
80 Sourceanschluß bzw. Emitteranschluß
70 Gate
100; 100a, 100b, erste Diodeneinrichtung, Zenerdioden-
100c kette
90 Isolatorschicht, Oxidschicht
120 erster Kontaktierungsbereich
140 Bonddraht
101 zweite Diodeneinrichtung
125 zweiter Kontaktierungsbereich
130 n-Wanne
135 p-Wanne
105 Kontaktbrücke
110 n-Wanne
VI, V2 Verbindungsbereiche
V3, V4 Feldplatten
52, 54 Feldringe

Claims

Patentansprüche
1. Halbleiterbauelement mit: einem ersten Hauptanschluß (40) ; einem zweiten Hauptanschluß (80); einem Steueranschluß (70) zum Steuern des zwischen den Hauptanschlüssen (40, 80) fließenden Stroms; einer zwischen den ersten Hauptanschluß (40) und den Steueranschluß (70) schaltbaren ersten Diodeneinrichtung (100) , welche eine derartige erste Durchbruchspannung aufweist, daß sie den ersten Hauptanschluß (40) mit dem Steuer-anschluß (70) kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung (100) abfallende Spannung einen vorbestimmten Wert überschreitet; wobei die erste Diodeneinrichtung (100) mit dem Steueranschluß (70) integriert verbunden ist; d a d u r c h g e k e n n z e i c h n e t , daß die erste Diodeneinrichtung (100) zur Verbindung mit dem ersten Hauptanschluß (40) einen ersten externen Kontaktierungs- bereich (120) aufweist.
2. Halbleiterbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t daß der erste externe Kontaktierungsbereich (120) ein Bondpad aufweist.
3. Halbleiterbauelement nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t daß der erste externe Kontaktierungsbereich (120) über eine Bondverbindung mit einem Substrat (160), vorzugsweise einem Leadframe, verbunden ist, mit dem der erste Hauptanschluß (40) in elektrischem Kontakt steht.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprü- ehe, d a d u r c h g e k e n n z e i c h n e t daß zwischen das mit dem ersten externen Kontaktierungsbereich (120) verbundene Ende der ersten Diodeneinrichtung (100) und den ersten Hauptanschluß (40) eine zweite Diodeneinrichtung (101; 135, 20) in Reihe zur ersten Diodeneinrichtung (100) geschaltet ist, welche eine derartige zweite Durchbruchspannung aufweist, daß die Summe der ersten und zweiten Durchbruchspannung größer als eine vorbestimmte Untergrenze der Durchbruchspannung des Halbleiterelements zwischen dem ersten und dem zweiten Hauptanschluß (40, 80) ist.
5. Halbleiterbauelement nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t daß die zweite Diodeneinrichtung (101) einen zweiten externen Kontaktierungsbereich (125) zum externen Anschließen des nicht mit der ersten Diodeneinrichtung (100) verbundenen Endes aufweist.
6. Halbleiterbauelement nach einem der Ansprüche 4 oder 5, d a d u r c h g e k e n n z e i c h n e t daß die erste und/oder die zweite Diodeneinrichtung (100, 101) eine Zenerdiodeneinrichtung sind.
7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t daß es ein vertikaler DMOS-Transistor oder ein vertikaler IGBT-Transistor ist.
8. Halbleiterbauelement nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t daß die zweite Diodeneinrichtung (101; 135, 20) über einen Zwischenbereich (20) von einem ersten Leitungstyp (n") mit dem ersten Hauptanschluß (40) verbunden ist.
9. Halbleiterbauelement nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t daß in dem Zwischenbereich (20) eine Wanne (135) von einem zweiten Leitungstyp (p) vorgesehen ist, die mit der ersten Diodeneinrichtung (100) verbunden ist, wobei die Wanne (135) und der Zwischenbereich (20) zumindest einen Teil der zweiten Diodeneinrichtung (135, 20) bilden.
10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t daß es in Siliziumtechnologie aufgebaut ist.
11. Prüfverfahren zum Prüfen des Halbleiterbauelements nach mindestens einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t daß in einem ersten Schritt eine erste Prüfspannung zwischen dem ersten und dem zweiten Hauptanschluß (40, 80) angelegt wird und in einem zweiten Schritt eine zweite Prüfspannung zwischen dem ersten externen Kontaktierungsbereich (120) und dem Steueranschluß (70) angelegt wird.
PCT/EP2000/013024 2000-01-18 2000-12-20 Halbleiterbauelement und entsprechendes prüfverfahren WO2001054168A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/169,920 US6762440B1 (en) 2000-01-18 2000-12-20 Semiconductor component and corresponding test method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10001865.3 2000-01-18
DE10001865A DE10001865B4 (de) 2000-01-18 2000-01-18 Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements

Publications (2)

Publication Number Publication Date
WO2001054168A2 true WO2001054168A2 (de) 2001-07-26
WO2001054168A3 WO2001054168A3 (de) 2001-12-27

Family

ID=7627845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/013024 WO2001054168A2 (de) 2000-01-18 2000-12-20 Halbleiterbauelement und entsprechendes prüfverfahren

Country Status (3)

Country Link
US (1) US6762440B1 (de)
DE (1) DE10001865B4 (de)
WO (1) WO2001054168A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001865B4 (de) 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
DE102004045467B4 (de) 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP5729371B2 (ja) * 2012-12-27 2015-06-03 富士電機株式会社 半導体装置
EP2975641B1 (de) * 2013-03-14 2021-05-12 Fuji Electric Co., Ltd. Halbleiterbauelement
CN107710408B (zh) 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
FR3062953A1 (fr) * 2017-02-15 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comportant une pluralite de diodes
US20190326403A1 (en) * 2018-04-18 2019-10-24 Intel Corporation Thin film diode based back-end temperature sensors
CN110875303B (zh) * 2018-08-31 2022-05-06 无锡华润上华科技有限公司 一种瞬态电压抑制器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4228832A1 (de) * 1992-08-29 1994-03-10 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
EP0845813A1 (de) * 1996-12-02 1998-06-03 Zetex Plc Bipolartransistor mit isolierter Gateelektrode
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10001865B4 (de) 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4228832A1 (de) * 1992-08-29 1994-03-10 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
EP0845813A1 (de) * 1996-12-02 1998-06-03 Zetex Plc Bipolartransistor mit isolierter Gateelektrode
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHEN Z J ET AL: "HIGH VOLTAGE CLAMPED IGBT FOR AUTOMOTIVE IGNITION APPLICATIONS" PROCEEDINGS OF THE 10TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC'S. ISPSD '98. KYOTO, JUNE 3 - 6, 1998, INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC'S, NEW YORK, NY: IEEE, US, 3. Juni 1998 (1998-06-03), Seiten 97-100, XP000801042 ISBN: 0-7803-4752-8 in der Anmeldung erw{hnt *

Also Published As

Publication number Publication date
DE10001865B4 (de) 2004-09-23
WO2001054168A3 (de) 2001-12-27
US6762440B1 (en) 2004-07-13
DE10001865A1 (de) 2001-08-23

Similar Documents

Publication Publication Date Title
DE19903028B4 (de) MOS-Halbleiteranordnung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE3011557C2 (de) Zweipoliger Überstromschutz
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102007008568A1 (de) Halbleitervorrichtung mit IGBT und Diode
DE4300100A1 (de)
WO2003012996A1 (de) Schalteinrichtung zum schalten bei einer hohen betriebsspannung
DE3537004A1 (de) Vdmos-baustein
DE112013007439B4 (de) Halbleiteranordnung
DE102016104796B4 (de) Halbleitervorrichtung
DE10001865B4 (de) Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102009028049B3 (de) Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
WO2015117691A1 (de) Gleichrichterschaltung mit selbstklemmendem transistor
DE102013109650A1 (de) Spannungsregler
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE112020006282T5 (de) Halbleitermodul
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE3924930C2 (de) MOS Halbleitervorrichtung
DE102004047306A1 (de) Leistungs-Halbleiterbauteil
DE10301693A1 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 10169920

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP