DE102013219472B4 - Schalt-schaltung mit einem ersten transistorbauelementund einem zweiten transistorbauelement, die in reihe geschaltetsind - Google Patents

Schalt-schaltung mit einem ersten transistorbauelementund einem zweiten transistorbauelement, die in reihe geschaltetsind Download PDF

Info

Publication number
DE102013219472B4
DE102013219472B4 DE102013219472.2A DE102013219472A DE102013219472B4 DE 102013219472 B4 DE102013219472 B4 DE 102013219472B4 DE 102013219472 A DE102013219472 A DE 102013219472A DE 102013219472 B4 DE102013219472 B4 DE 102013219472B4
Authority
DE
Germany
Prior art keywords
transistor
signal
level
drive signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013219472.2A
Other languages
English (en)
Other versions
DE102013219472A1 (de
Inventor
Karl Norling
Gerald Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US13/631,459 priority Critical
Priority to US13/631,459 priority patent/US9455697B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013219472A1 publication Critical patent/DE102013219472A1/de
Application granted granted Critical
Publication of DE102013219472B4 publication Critical patent/DE102013219472B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/102Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Abstract

Verfahren, das aufweist:
Ansteuern eines ersten Transistorbauelements (2) einer Schalt-Schaltung (1) unter Verwendung eines ersten Ansteuersignals (SDRV); und
Ansteuern eines zweiten Transistorbauelements (3) der Schalt-Schaltung, das eine in Reihe zu einer Laststrecke des ersten Transistorbauelements (2) geschaltete Laststrecke aufweist, unter Verwendung eines zweiten Ansteuersignals (VG), das sich von dem ersten Ansteuersignal unterscheidet, wobei das Verfahren zum Steuern der Schalt-Schaltung (1) in einen Aus-Zustand aufweist:
Ändern eines Signalpegels des zweiten Ansteuersignals (VG) von einem zweiten Signalpegel (VG2) auf einen ersten Signalpegel (VG1) und Ausschalten des ersten Transistorbauelements (2) durch Ändern eines Signalpegels des ersten Ansteuersignals (SDRV) von einem Ein-Pegel (ON) auf einen Aus-Pegel (OFF) nach einer Verzögerungszeit nach dem Ändern des Signalpegels des zweiten Ansteuersignals (VG).

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Schalt-Schaltung mit einem ersten Transistorbauelement (z.B. einem selbstsperrenden Transistorbauelement) und einem zweiten Transistorbauelement (z.B. einem selbstleitenden Transistorbauelement), die in Reihe geschaltet sind, und ein Verfahren zum Ansteuern einer solchen elektronischen Schaltung.
  • Zusammengesetzte Schaltungen mit einem selbstleitenden Transistorbauelement und einem selbstsperrenden Transistorbauelement, die in Reihe geschaltet sind, sind bekannt. Bei dieser Art von zusammengesetzter Schaltung kann ein selbstleitendes Transistorbauelement mit einer hohen Sperrspannungsfestigkeit und einem niedrigen Einschaltwiderstand mit einem selbstsperrenden Niederspannungstransistor kombiniert werden, um ein selbstsperrendes Schaltverhalten der zusammengesetzten Schaltung zu erhalten.
  • Gemäß einem herkömmlichen Konzept besitzt der selbstsperrende Transistor einen Steueranschluss (Gateanschluss), der an einen der Lastanschlüsse des selbstleitenden Transistors gekoppelt ist. Diese Schaltung kann durch Ein- und Ausschalten des selbstsperrenden Transistorbauelements ein- und ausgeschaltet werden, da der Schaltzustand des selbstleitenden Transistors immer dem Schaltzustand des selbstsperrenden Transistorbauelements folgt.
  • Gemäß einem weiteren herkömmlichen Konzept wird der selbstsperrende Transistor dauerhaft eingeschaltet, wenn die Schaltung in einem normalen Betriebszustand ist, und der selbstleitende Transistor wird durch ein Ansteuersignal, das an dessen Steueranschluss angelegt ist, ein- und ausgeschaltet.
  • Die DE 101 01 744 C1 beschreibt eine Schaltungsanordnung mit einem selbstsperrendem MOSFET und einem selbstleitenden JFET, die jeweils eine Laststrecke und einen Steueranschluss aufweisen und deren Laststrecken in Reihe geschaltet sind. Der JFET dient zur Begrenzung eines durch den MOSFET fließenden Stroms auf einen Maximalstrom, wobei dieser Maximalstrom zeitgleich oder zeitverzögert zu einem Einschalten des MOSFET erhöht und dann wieder verringert wird.
  • Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, ein verbessertes Verfahren zum Ansteuern einer Schalt-Schaltung mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor, die in Reihe geschaltet sind, zur Verfügung zu stellen und eine entsprechende Schalt-Schaltung zur Verfügung zu stellen.
  • Diese Aufgabe wird durch Verfahren gemäß Anspruch 1 und durch eine Schaltung gemäß Anspruch 8 gelöst.
  • Beispiele werden nun anhand der Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, sodass nur Aspekte, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht ein Ausführungsbeispiel einer elektronischen Schaltung, die eine Schalt-Schaltung mit einem ersten Transistorbauelement und einem zweiten Transistorbauelement und eine an die Schalt-Schaltung gekoppelte Ansteuerschaltung aufweist;
  • 2 veranschaulicht Leitzustände des zweiten Transistorbauelements abhängig von dem internen Ansteuersignal;
  • 3 veranschaulicht Betriebszustände (Leitzustände) des zweiten Transistorbauelements abhängig von einem Schaltzustand des ersten Transistorbauelements und abhängig von einem externen Ansteuersignal;
  • 4 die 4A und 4B umfasst, veranschaulicht das Funktionsprinzip der Schalt-Schaltung gemäß ersten und zweiten Ausführungsbeispielen; und
  • 5 die 5A und 5B umfasst, veranschaulicht das Funktionsprinzip der Schalt-Schaltung gemäß dritten und vierten Ausführungsbeispielen.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung realisiert werden kann, dargestellt sind.
  • 1 veranschaulicht ein Ausführungsbeispiel einer elektronischen Schaltung, die eine Schalt-Schaltung 1 und eine an die Schalt-Schaltung 1 gekoppelte Ansteuerschaltung 4 aufweist. Die Schalt-Schaltung 1 umfasst ein erstes Transistorbauelement 2 und ein zweites Transistorbauelement 3. Das erste Transistorbauelement 2 umfasst eine Laststrecke zwischen einem ersten Lastanschluss 21 und einem zweiten Lastanschluss 22 und einen Steueranschluss 23, und das zweite Transistorbauelement 3 umfasst eine Laststrecke zwischen einem ersten Lastanschluss 31 und einem zweiten Lastanschluss 32 und einen Steueranschluss 33. Die Laststrecken der ersten und zweiten Transistorbauelemente 2, 3 sind dadurch in Reihe geschaltet, dass der erste Lastanschluss 31 des zweiten Transistorbauelements 3 an dem zweiten Lastanschluss 22 des ersten Transistorbauelements 2 gekoppelt ist.
  • Gemäß einem Ausführungsbeispiel ist das erste Transistorbauelement 2 ein selbstsperrender Transistor. Dieser Transistor ist in dem Ausführungsbeispiel gemäß 1 schematisch als MOS-Transistor dargestellt. Dies ist jedoch nur ein Beispiel. Der erste Transistor 2 kann als ein herkömmlicher selbstsperrender Transistor ausgebildet sein. Herkömmliche selbstsperrende Transistoren sind beispielsweise n-leitende oder p-leitende Anreicherungs-MOSFETs (Metall-Oxide-Semiconductor Field-Effect Transistors), n-leitende oder p-leitende IGBTs (Insulated Gate Bipolar Transistors) oder npn- oder pnp-Bipolarsperrschichttransistoren (Bipolar Junction Transistors, BJTs). Wenn das erste Transistorbauelement 2 als ein MOSFET oder ein IGBT ausgebildet ist, ist der Steueranschluss 23 ein Gateanschluss des Transistorbauelements und die ersten und zweiten Lastanschlüsse 21, 23 sind Source- bzw. Drainanschlüsse des Transistorbauelements. Wenn das erste Transistorbauelement 2 als ein BJT ausgebildet ist, ist der Steueranschluss 23 ein Basisanschluss, während die ersten und zweiten Lastanschlüsse 21, 22 Emitter- bzw. Kollektoranschlüsse sind.
  • Gemäß einem Ausführungsbeispiel ist das zweite Transistorbauelement 3 ein selbstleitendes Transistorbauelement, wie beispielsweise ein Sperrschicht-FET (Junction FET, JFET), ein Verarmungs-MOSFET oder ein High-Electron-Mobility-Transistor (HEMT). Lediglich zur Veranschaulichungszwecken ist das zweite Transistorbauelement 3 gemäß 1 als ein JFET, insbesondere als n-leitender JFET, ausgebildet. In diesem Fall bildet der Steueranschluss 23 einen Gateanschluss, der erste Lastanschluss 31 bildet einen Sourceanschluss und der zweite Lastanschluss 32 bildet einen Drainanschluss. Insbesondere das zweite Transistorbauelement 3 kann als Siliziumcarbid-(SiC)-JFET oder als Galliumnitrid(GaN)-High-Electron-Mobility-Transistor (HEMT) ausgebildet sein.
  • Die Schalt-Schaltung 1 kann als Schalter zum Schalten eines Stroms IS durch eine Last Z verwendet werden. Eine solche Anwendung der Schalt-Schaltung 1 als ein elektronischer Schalter zum Schalten eines Stroms IDS durch eine Last ist schematisch in 1 dargestellt. In diesem Fall ist die Reihenschaltung mit den ersten und zweiten Transistorbauelementen 2, 3 in Reihe zu der Last zwischen Anschlüsse für erste und zweite (positive und negative) Versorgungspotenziale V+, GND geschaltet. Die Schalt-Schaltung 1 kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Wenn die Schalt-Schaltung 1 im Ein-Zustand ist, fällt eine Versorgungsspannung, die zwischen den ersten und zweiten Versorgungsanschlüssen zur Verfügung steht, hauptsächlich über der Last Z ab und bewirkt einen Laststrom IDS ungleich null durch die Last Z, während die Versorgungsspannung hauptsächlich über der Schalt-Schaltung 1 abfällt, wenn die Schalt-Schaltung 1 im Aus-Zustand ist.
  • Es gibt selbstleitende Transistorbauelemente, die niedrigere Einschaltwiderstände (bei einer gegebenen Sperrspannungsfestigkeit) als vergleichbare selbstsperrende Transistorbauelemente aufweisen. In der Schalt-Schaltung gemäß 1 kann ein solches selbstleitendes Transistorbauelement als zweiter Transistor 3 verwendet werden, während das selbstsperrende Transistorbauelement 2 sicherstellt, dass die Schalt-Schaltung 1 wie ein herkömmlicher selbstsperrender elektronischer Schalter funktioniert. Dies ist nachfolgend weiter im Detail erläutert.
  • Bezug nehmend auf 1 erhält der Steueranschluss 23 des ersten Transistorbauelements 2 ein erstes Ansteuersignal SDRV und der Steueranschluss 33 des zweiten Transistorbauelements 3 erhält ein zweites Ansteuersignal VG. Diese ersten und zweiten Ansteuersignale SDRV, VG werden durch die Ansteuerschaltung 4 bereitgestellt. Das erste Ansteuersignal SDRV nimmt einen von einem Ein-Pegel, der das erste Transistorbauelement 2 einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement 2 ausschaltet, an. Lediglich zu Erläuterungszwecken sei angenommen, dass das erste Transistorbauelement 2 ein n-leitender Anreicherungs-MOSFET mit einem Gateanschluss als Steueranschluss 23, einem Sourceanschluss als erstem Lastanschluss 23 und einem Drainanschluss als zweitem Lastanschluss 22 ist. In diesem Fall ist das erste Ansteuersignal SDRV die Gate-Source-Spannung (die Spannung zwischen dem Steueranschluss 23 und dem ersten Lastanschluss 21), wobei der Ein-Pegel einer Gate-Source-Spannung oberhalb einer Schwellenspannung des MOSFET entspricht, während der Aus-Pegel einer Gate-Source-Spannung unterhalb der Schwellenspannung, wie beispielsweise null, entspricht.
  • Bezug nehmend auf 1 ist das zweite Ansteuersignal VG, das an den Steueranschluss 33 (Gateanschluss) des zweiten Transistorbauelements 3 angelegt wird, eine Spannung zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 21 des ersten Transistorbauelements 2. Das heißt, das zweite Ansteuersignal VG wird an das zweite Transistorbauelement 3 über das erste Transistorbauelement 2 angelegt. Nachfolgend wird das zweite Ansteuersignal VG auch als externes Ansteuersignal des zweiten Transistorbauelements 3 bezeichnet. Der Schaltzustand (Leitzustand) des zweiten Transistorbauelements 3 ist definiert durch ein internes Ansteuersignal VGS zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 31. Wenn das zweite Transistorbauelement 3 als JFET ausgebildet ist, ist das interne Ansteuersignal VGS die Gate-Source-Spannung des JFET.
  • Bezug nehmend auf 1 ist das interne Ansteuersignal VGS abhängig von dem externen Ansteuersignal VG wie folgt: VGS = VG – V2 (1), wobei V2 die Laststreckenspannung (die Spannung zwischen den ersten und zweiten Lastanschlüssen 22, 21) des ersten Transistorbauelements 2 ist.
  • Die Ansteuerschaltung 4 erzeugt das externe Ansteuersignal VG mit einem von einem ersten Signalpegel VG1 und einem zweiten Signalpegel VG2. Diese ersten und zweiten Signalpegel sind derart, dass jeder dieser ersten und zweiten Signalpegel VG1, VG2 das zweite Transistorbauelement 3 einschaltet, wenn das erste Transistorbauelement 2 eingeschaltet wurde. Allerdings unterscheiden sich die ersten und zweiten Signalpegel VG1, VG2 derart, dass die ersten und zweiten Signalpegel VG1, VG2 das zweite Transistorbauelement 3 in zwei unterschiedliche Leitzustände bringen. Dies ist nachfolgend anhand von 2 erläutert.
  • 2 veranschaulicht schematisch einen Laststrom IDS durch das zweite Transistorbauelement 3 abhängig von der internen Ansteuerspannung VGS. Bezug nehmend auf 2 ist der Strom IDS bei internen Ansteuerspannungen VGS unterhalb einer Schwellenspannung (Abschnürspannung) VPO null. Das heißt, das zweite Transistorbauelement 3 ist bei internen Ansteuerspannungen VGS unterhalb der Abschnürspannung ausgeschaltet. Der spezielle Wert der Abschnürspannung ist abhängig von der speziellen Art des zweiten Transistorbauelements 3. Gemäß einem Ausführungsbeispiel ist die Abschnürspannung beispielsweise eine Spannung zwischen –25 V und –15 V. Die ersten und zweiten Signalpegel VG1, VG2 des externen Ansteuersignals VG sind höher als die Abschnürspannung VPO, sodass das zweite Transistorbauelement 3 einen Strom leitet, wenn das erste Transistorbauelement 2 eingeschaltet wurde und wenn einer von den ersten und zweiten Signalpegeln VG1, VG2 an das zweite Transistorbauelement 3 angelegt wird.
  • Zu Erläuterungszwecken sei angenommen, dass die Laststreckenspannung V2 des ersten Transistorbauelements 2 annähernd null ist, wenn das erste Transistorbauelement 2 eingeschaltet wurde. In diesem Fall entspricht das interne Ansteuersignal VGS dem externen Ansteuersignal VG, wenn das erste Transistorbauelement 2 eingeschaltet wurde. Bezug nehmend auf 2 sind die ersten und zweiten Signalpegel VG1, VG2 des externen Ansteuersignals VG derart, dass die ersten und zweiten Signalpegel VG1, VG2 das zweite Transistorbauelement 3 in unterschiedlichen Leitzuständen betreiben. Der erste Signalpegel VG1 ist zwischen der Abschnürspannung und dem zweiten Signalpegel VG2, sodass der erste Signalpegel VG1 einen niedrigeren Laststrom IDS durch das zweite Transistorbauelement 3 als der zweite Signalpegel VG2 bewirkt. Das heißt, die Stromfähigkeit des zweiten Transistorbauelements 3 ist niedriger bei dem ersten Signalpegel VG1 als bei dem zweiten Signalpegel VG2, und der Einschaltwiderstand ist höher bei dem ersten Signalpegel VG1 als bei dem zweiten Signalpegel VG2.
  • Bezug nehmend auf 2 kann der Laststrom IDS nicht auf oberhalb eines maximalen Laststromes IDS-MAX (bei einer gegebenen Laststreckenspannung des zweiten Transistorbauelements 3) erhöht werden. Das heißt, der Einschaltwiderstand des zweiten Transistorbauelements 3 kann nicht auf unterhalb eines minimalen Einschaltwiderstandes reduziert werden. Das zweite Transistorbauelement 3 ist vollständig eingeschaltet, wenn der Einschaltwiderstand sein Minimum erreicht hat. Gemäß einem Ausführungsbeispiel ist der zweite Signalpegel VG2 derart, dass er das zweite Transistorbauelement 3 vollständig einschaltet (sodass der Einschaltwiderstand ein Minimum besitzt). Gemäß einem Ausführungsbeispiel ist der zweite Signalpegel VG2 null oder sogar positiv.
  • Abhängig von dem Signalpegel des ersten Ansteuersignals SDRV und des Signalpegels des externen Ansteuersignals VG kann die Schalt-Schaltung 1 einen von drei unterschiedlichen Betriebszuständen annehmen, die nachfolgend anhand von 3 erläutert sind. Der Betriebszustand der Schalt-Schaltung 1 ist abhängig von den Betriebszuständen des ersten Transistorbauelements 2 und des zweiten Transistorbauelements 3. 3 veranschaulicht den Betriebszustand der Schalt-Schaltung 1, insbesondere des zweiten Transistorbauelements 3 der Schalt-Schaltung 1, abhängig von den Signalpegeln des ersten Ansteuersignals SDRV und des zweiten Ansteuersignals (externen Ansteuersignals) VG.
  • Wenn das erste Ansteuersignal SDRV einen Ein-Pegel ON besitzt, nimmt das zweite Transistorbauelement 3 abhängig von dem externen Ansteuersignal VG (das im Wesentlichen dem internen Ansteuersignal VGS entspricht) einen von einem ersten und einem zweiten Betriebszustand an. In jedem der ersten und zweiten Betriebszustände ist das zweite Transistorbauelement 3 eingeschaltet. Allerdings ist die Stromfähigkeit und der Einschaltwiderstand des zweiten Transistorbauelements 3 in den ersten und zweiten Betriebszuständen unterschiedlich.
  • Wenn das erste Ansteuersignal SDRV einen Aus-Pegel OFF besitzt, ist das erste Transistorbauelement 2 ausgeschaltet. In diesem Fall ist das zweite Transistorbauelement 3 unabhängig von dem Signalpegel des externen Ansteuersignals VG ausgeschaltet (ist in einem dritten Betriebszustand). Dies ist nachfolgend anhand von 1 erläutert. Wenn eine positive Versorgungsspannung über der Reihenschaltung mit den ersten und zweiten Transistorbauelementen 2, 3 anliegt und wenn das erste Transistorbauelement 2 ausgeschaltet wird, nimmt die Laststreckenspannung V2 über dem ersten Transistorbauelement 2 zu. Bezug nehmend auf Gleichung (1) führt ein Anstieg der Laststreckenspannung V2 zu einer Abnahme des internen Ansteuersignals VGS. Die Laststreckenspannung V2 des ersten Transistorbauelements 2 nimmt zu, bis das externe Ansteuersignal VGS (die interne Ansteuerspannung) die Abschnürspannung VPO erreicht, sodass: VGS = VPO = VG – V2 (2).
  • Die Laststreckenspannung V2 des ersten Transistorbauelements ist daher: V2 = VG – VPO (3).
  • Damit ist unabhängig von dem externen Ansteuersignal VG das zweite Transistorbauelement 3 im Aus-Zustand, wenn das erste Transistorbauelement 2 im Aus-Zustand ist. Das heißt, im Aus-Zustand der Schalt-Schaltung 1 sind unabhängig von dem Signalpegel des externen Ansteuersignals VG das erste und zweite Transistorbauelement 3 im Aus-Zustand. Nur die Laststreckenspannung V2 des ersten Transistorbauelements 2 ist abhängig von dem Signalpegel des externen Ansteuersignals VG, wie durch Gleichung (3) definiert. Gemäß einem Ausführungsbeispiel entspricht die Sperrspannungsfestigkeit des ersten Transistorbauelements 2 wenigstens dem Betrag der Abschnürspannung VPO des zweiten Transistorbauelements 3.
  • Der Betrag der Abschnürspannung VPO ist beispielsweise im Bereich von einigen Volt, bis hin zu einigen 10 Volt, während die Sperrspannungsfestigkeit des zweiten Transistorbauelements 3 im Bereich von bis zu einigen 100 Volt oder sogar einigen Kilovolt sein kann. Wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand schaltet oder vom Aus-Zustand in den Ein-Zustand schaltet, kann es wünschenswert sein, die Steigung der Laststreckenspannung V1 der Schalt-Schaltung 1 zu steuern, wobei die Laststreckenspannung V1 der Summe der Laststreckenspannung V3 des zweiten Transistorbauelements 3 und der Laststreckenspannung V2 des ersten Transistorbauelements 2 entspricht. Wenn die im Aus-Zustand an die Schalt-Schaltung angelegte Spannung wesentlich höher ist als die Abschnürspannung VPO des zweiten Transistorbauelements 3, entspricht die Laststreckenspannung V1 der Schalt-Schaltung 1 annähernd der Laststreckenspannung V3 des zweiten Transistorbauelements 3. Es kann daher wünschenswert sein, die Steigung der Laststreckenspannung V3 des zweiten Transistorbauelements 3 bei Übergängen der Schalt-Schaltung 1 vom Aus-Zustand in den Ein-Zustand, und umgekehrt, zu steuern.
  • Ausführungsbeispiele zum Steuern der Steigung der Laststreckenspannung V3 des zweiten Transistorbauelements 3 sind nachfolgend anhand der 4A und 4B erläutert. 4A veranschaulicht ein Verfahren zum Steuern der Steigung der Laststreckenspannung V3 bei einem Übergang vom Aus-Zustand in den Ein-Zustand der Schalt-Schaltung 1, und 4B veranschaulicht ein Verfahren zum Steuern der Steigung der Laststreckenspannung V3 bei einem Übergang vom Ein-Zustand in den Aus-Zustand der Schalt-Schaltung 1. Die 4A und 4B zeigen jeweils Zeitdiagramme des internen Steuersignals VGS, des externen Steuersignals VG und des ersten Ansteuersignals SDRV.
  • Bezug nehmend auf 4A besitzt das erste Ansteuersignal SDRV einen Aus-Pegel vor dem Zeitpunkt t1, sodass das erste Transistorbauelement 2, und damit die Schalt-Schaltung 1, vor dem ersten Zeitpunkt t1 im Aus-Zustand ist. Zum Zeitpunkt t1 wechselt der Signalpegel des ersten Ansteuersignals SDRV vom Aus-Pegel auf den Ein-Pegel, um das erste Transistorbauelement 2 einzuschalten. Wenn das erste Transistorbauelement 2 eingeschaltet wird, steigt das interne Ansteuersignal VGS des zweiten Transistorbauelements 3 von der Abschnürspannung VPO auf den ersten Signalpegel VG1 an. Eine Geschwindigkeit, mit der das interne Ansteuersignal VGS ansteigt, ist abhängig von der Schaltgeschwindigkeit des ersten Transistorbauelements 2. Das heißt, die Geschwindigkeit des Anstiegs der internen Ansteuerspannung VGS ist abhängig von der Geschwindigkeit, mit der das erste Transistorbauelement 2 vom Aus-Zustand in den Ein-Zustand schaltet. Bezug nehmend auf 1 ist die Schaltgeschwindigkeit des ersten Transistorbauelements 2 unter anderem abhängig von einem Gatewiderstand RG2 des ersten Transistorbauelements 2. Die Schaltgeschwindigkeit nimmt zu, wenn der Gatewiderstand RG2 abnimmt.
  • Das zweite Transistorbauelement 3 ist im ersten Betriebszustand (ersten Leitzustand), wenn das interne Ansteuersignal VGS den ersten Signalpegel VG1 erreicht. Bezug nehmend auf 4A wechselt das Ansteuersignal VG von dem ersten Signalpegel VG1 auf den zweiten Signalpegel VG2 zu einem zweiten Zeitpunkt t2, der nach dem ersten Zeitpunkt t1 liegt. Nach dem zweiten Zeitpunkt t2 steigt das interne Ansteuersignal VGS von dem ersten Signalpegel VG1 auf den zweiten Signalpegel VG2 an. Eine Geschwindigkeit, mit der das interne Ansteuersignal VGS ansteigt, ist unter anderem abhängig von einem Gatewiderstand RG3 (vgl. 1) des zweiten Transistorbauelements 3. Die Gatewiderstände RG2, RG3 können interne und/oder externe Widerstände zwischen der internen Gateelektrode (nicht dargestellt) des jeweiligen Transistorbauelements 2, 3 und der Ansteuerschaltung 4 sein.
  • Bezug nehmend auf 4A bezeichnet t3 einen Zeitpunkt, zu dem das interne Ansteuersignal VGS den zweiten Signalpegel VG2 erreicht. Zu Erläuterungszwecken sei angenommen, dass das zweite Transistorbauelement 3 zum Zeitpunkt t3 vollständig eingeschaltet ist. Bezug nehmend auf 4A gibt es eine Verzögerungszeit Td1 zwischen dem ersten Zeitpunkt t1, wenn das erste Transistorbauelement 2 beginnt, eingeschaltet zu werden, und dem dritten Zeitpunkt t3, zu dem das zweite Transistorbauelement 3 vollständig eingeschaltet ist. Innerhalb dieser Verzögerungszeit Td1 nimmt die Laststreckenspannung V2, die ein Maximum besitzt, wenn die Schalt-Schaltung 1 ausgeschaltet ist, ab, bis sie zum Zeitpunkt t3 ein Minimum erreicht. Bei dem Verfahren gemäß 4A kann diese Verzögerungszeit Td1, und damit die Steigung der Ausgangsspannung V3, über verschiedene Parameter eingestellt werden, nämlich eine Zeitdifferenz t2 – t1 zwischen den ersten und zweiten Zeitpunkten t1, t2 und dem Wert des ersten Signalpegels VG1 relativ zu dem zweiten Signalpegel VG2 und der Abschnürspannung VPO.
  • Wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand geschaltet wird, wechselt das externe Ansteuersignal VG vom zweiten Signalpegel VG2 zum ersten Signalpegel VG1, bevor das erste Transistorbauelement 2 ausgeschaltet wird. In dem Ausführungsbeispiel gemäß 4B ist t4 der Zeitpunkt, zu dem der Signalpegel des externen Ansteuersignals VG sich ändert, sodass das interne Ansteuersignal VGS beginnt abzusinken. Eine Geschwindigkeit, bei der das interne Ansteuersignal VGS absinkt, ist unter anderem abhängig von dem Gatewiderstand RG3 (vgl. 1 des zweiten Transistorbauelements 3).
  • Bezug nehmend auf 4B wird das erste Transistorbauelement 2 zum Zeitpunkt t5 ausgeschaltet. Der Zeitpunkt t5 ist nach dem Zeitpunkt t4, und in dem vorliegenden Ausführungsbeispiel, nachdem das interne Ansteuersignal VGS auf den ersten Signalpegel VG1 abgesunken ist. Das interne Ansteuersignal VGS sinkt weiter ab, wenn das erste Transistorbauelement 2 ausgeschaltet wird. Die Geschwindigkeit, bei der das interne Ansteuersignal VGS absinkt, nachdem das erste Transistorbauelement 2 ausgeschaltet wurde, ist unter anderem abhängig von dem Gatewiderstand RG2 des ersten Transistorbauelements 2. Bezug nehmend auf 4B erreicht das interne Ansteuersignal VGS die Abschnürspannung zum Zeitpunkt t6, zu dem die ersten und zweiten Transistorbauelemente 2, 3 ausgeschaltet sind, sodass die Schalt-Schaltung 1 den Aus-Zustand annimmt.
  • Eine Verzögerungszeit Td2 zwischen dem Zeitpunkt t4, zu dem das externe Ansteuersignal VG von dem zweiten Signalpegel VG2 zu dem ersten Signalpegel VG1 wechselt, und dem Zeitpunkt t6, zu dem die Schalt-Schaltung 1 ausschaltet, ist abhängig von einer Zeitdifferenz t5 – t4 und dem ersten Signalpegel VG1 relativ zu dem zweiten Signalpegel VG2 und der Abschnürspannung VPO. Damit kann, wie bei dem in 4A dargestellten Übergang von dem Aus-Zustand in den Ein-Zustand, die Steigung der Laststreckenspannung V3 über die Zeitverzögerung t5 – t4 und dem ersten Signalpegel VG1 eingestellt werden.
  • Bezug nehmend auf die 5A und 5B können diese Zeitverzögerungen minimiert werden, und damit können die Steigungen der Laststreckenspannung V3 maximiert werden, wenn der Signalpegel des externen Ansteuersignals VGS sich ändert, bevor das erste Transistorbauelement 2 schaltet. Dies ist in den 5A und 5B dargestellt, wobei 5A einen Übergang von dem Aus-Zustand in den Ein-Zustand zeigt, während 5B einen Übergang von dem Ein-Zustand in den Aus-Zustand zeigt.
  • Bezug nehmend auf 5A wechselt das Ansteuersignal SDRV des ersten Transistorbauelements 2 zum Zeitpunkt t8 vom Aus-Pegel auf den Ein-Pegel, während das externe Ansteuersignal VG bereits zu einem früheren Zeitpunkt t7 von dem ersten Signalpegel VG1 zu dem zweiten Signalpegel VG2 wechselt. Bei diesem Ausführungsbeispiel ist die Steigung des internen Ansteuersignals VGS, und damit die Steigung der Laststreckenspannung V3, nur abhängig von dem Gatewiderstand RG3 (vgl. 1) und dem zweiten Signalpegel VG2.
  • Bezug nehmend auf 5B leitet das erste Ansteuersignal SDRV beim Übergang von dem Ein-Zustand in den Aus-Zustand das erste Transistorbauelement 2 zum Zeitpunkt t9 aus, zu dem das externe Ansteuersignal VG den zweiten Signalpegel VG2 besitzt. In diesem Fall ist die Steigung des internen Ansteuersignals VGS, und damit die Steigung der Laststreckenspannung V3, nur abhängig von dem Gatewiderstand RG3 (vgl. 1) und dem zweiten Signalpegel VG2. Das externe Ansteuersignal VG kann zu einem späteren Zeitpunkt t10, zu dem das externe Ansteuersignal VGS bereits auf die Abschnürspannung VPO abgesunken ist, von dem zweiten Signalpegel VG2 auf den ersten Signalpegel VG1 wechseln.
  • Nachfolgend wird der Betriebszustand, der anhand der 4A und 4B erläutert wurde, bei dem der Signalpegel des externen Ansteuersignals VG sich ändert, wenn das erste Transistorbauelement 2 im Ein-Zustand ist, als erster Betriebszustand bezeichnet. Der anhand der 5A und 5B erläuterte Betriebszustand, bei dem der Signalpegel des externen Ansteuersignals VG sich ändert, wenn das erste Transistorbauelement 2 im Aus-Zustand ist, wird als zweiter Betriebszustand bezeichnet. Gemäß einem Ausführungsbeispiel arbeitet die Schalt-Schaltung abhängig von einem Lastzustand der Schalt-Schaltung in einem der ersten und zweiten Betriebszustände.
  • Der Lastzustand ist beispielsweise definiert durch den Laststrom IDS im Ein-Zustand der Schalt-Schaltung 1, die Lastspannung V1 im Aus-Zustand der Schalt-Schaltung 1 oder durch eine Kombination hiervon. Bei diesem Ausführungsbeispiel wird der Lastzustand der Schalt-Schaltung detektiert und die Schalt-Schaltung wird im ersten Betriebszustand betrieben, wenn eine Überlastbedingung detektiert wurde, und die Schalt-Schaltung wird im zweiten Betriebszustand betrieben, wenn eine normale Lastbedingung detektiert wurde.
  • Das Vorhandensein einer Überlastbedingung kann auf verschiedene Weise detektiert werden. Gemäß einem ersten Ausführungsbeispiel wird der Laststrom IDS oder ein anderer Parameter, der den Laststrom repräsentiert, gemessen, wenn die Schalt-Schaltung 1 im Ein-Zustand ist, und das Vorhandensein einer Überlastbedingung wird detektiert, wenn der Laststrom IDS oberhalb einer vorgegebenen Laststromschwelle liegt. Gemäß einem zweiten Ausführungsbeispiel wird die Lastspannung V1 über der Schalt-Schaltung 1 oder die Lastspannung V2 über dem zweiten Transistorbauelement 3 gemessen, wenn die Schalt-Schaltung 1 im Aus-Zustand ist, und das Vorhandensein einer Überlastbedingung wird detektiert, wenn die Lastspannung V1 (oder V3) oberhalb einer vorgegebenen Lastspannungsschwelle liegt.
  • Gemäß einem dritten Ausführungsbeispiel wird eine zeitliche Ableitung des Laststroms IDS gemessen, wenn die Schalt-Schaltung 1 vom Aus-Zustand in den Ein-Zustand schaltet, und eine Überlastbedingung wird detektiert, wenn die zeitliche Ableitung oberhalb einer vordefinierten Schwelle liegt.
  • Gemäß einem vierten Ausführungsbeispiel wird eine zeitliche Ableitung der Lastspannung V1 der Schalt-Schaltung 1 oder von V3 des zweiten Transistorbauelements 3 gemessen, wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand schaltet, und eine Überlastbedingung wird detektiert, wenn die zeitliche Ableitung oberhalb einer vordefinierten Schwelle liegt.
  • Selbstverständlich kann mehr als einer von den zuvor erläuterten Parametern ausgewertet werden, um das Vorhandensein einer Überlastbedingung zu detektieren. Die Ansteuerschaltung 4 kann dazu ausgebildet sein, wenigstens einen dieser Parameter zu erhalten und den Lastzustand basierend auf diesem Parameter zu detektieren.
  • In jedem der zuvor erläuterten Fälle schaltet die elektronische Schaltung vom ersten Betriebszustand in den zweiten Betriebszustand, wenn ein normaler Lastzustand detektiert wird, d.h. wenn der ausgewertete Parameter unterhalb der zugehörigen Schwelle liegt. Außerdem können einzelne Schwellen eine Hysterese umfassen, um zu verhindern, dass die elektronische Schaltung zwischen dem ersten und dem zweiten Betriebszustand oszilliert, wenn der Lastzustand nahe einer der Schwellen ist.
  • Außer der Möglichkeit, die Steigung der Laststreckenspannung V3 zu steuern, bietet das Ansteuern der ersten und zweiten Transistorbauelemente 2, 3 in der zuvor erläuterten Weise einen zusätzlichen Vorteil. Es sei angenommen, dass ein Freilaufelement, wie beispielsweise eine Diode, parallel zu der Laststrecke des ersten Transistorbauelements 2 geschaltet ist. Ein solches Freilaufelement ist in 1 in gestrichelten Linien dargestellt und kann als herkömmliche interne Diode des Transistorbauelements 2 ausgebildet sein, wie beispielsweise als Bodydiode oder als eine externe Diode. Die Polung dieses Freilaufelements ist derart, dass das Freilaufelement rückwärts gepolt ist (sperrend), wenn das Transistorbauelement 2 vorwärts gepolt ist. Ein n-leitender MOSFET ist beispielsweise vorwärts gepolt, wenn eine positive Spannung zwischen dem Drainanschluss und dem Sourceanschluss angelegt wird, während ein p-leitender MOSFET vorwärts gepolt ist, wenn eine negative Spannung zwischen dem Drainanschluss und dem Sourceanschluss angelegt wird.
  • Bei dem Ausführungsbeispiel gemäß 1 ist das erste Transistorbauelement 2 als n-leitendes Transistorbauelement mit einem Sourceanschluss als erstem Lastanschluss 21 und einem Drainanschluss 22 als zweitem Lastanschluss ausgebildet. Bei diesem Ausführungsbeispiel ist eine Anode der Freilaufdiode an den Sourceanschluss 21 angeschlossen, während eine Kathode an den Drainanschluss 22 angeschlossen ist. Die Freilaufdiode ist rückwärts gepolt, wenn eine positive Spannung V1 an die Reihenschaltung mit dem ersten Transistorbauelement 2 und dem zweiten Transistorbauelement 3 zwischen einen zweiten Lastanschluss 12 und einen ersten Lastanschluss 11 angelegt wird. Bei diesem Ausführungsbeispiel ist der zweite Lastanschluss 32 des zweiten Transistorbauelements 3 an den zweiten Lastanschluss 12 angeschlossen, während der erste Lastanschluss 21 des ersten Transistorbauelements 2 an den ersten Lastanschluss 11 angeschlossen ist.
  • Wenn die Spannung V1 über der Reihenschaltung eine positive Spannung ist, beeinflusst die Freilaufdiode den Betrieb der Schalt-Schaltung 1 nicht. Wenn jedoch eine negative Spannung V1 angelegt wird, ist die Freilaufdiode vorwärts gepolt, sodass das erste Transistorbauelement 2 einen Strom leiten kann. Der Spannungsabfall über der Freilaufdiode ist beispielsweise im Bereich von etwa 0,7 V, wenn die Diode eine Siliziumdiode ist. Das interne Ansteuersignal VGS des zweiten Transistorbauelements 3 entspricht dem externen Ansteuersignal VG abzüglich des Spannungsabfalls über der Diode.
  • Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.

Claims (14)

  1. Verfahren, das aufweist: Ansteuern eines ersten Transistorbauelements (2) einer Schalt-Schaltung (1) unter Verwendung eines ersten Ansteuersignals (SDRV); und Ansteuern eines zweiten Transistorbauelements (3) der Schalt-Schaltung, das eine in Reihe zu einer Laststrecke des ersten Transistorbauelements (2) geschaltete Laststrecke aufweist, unter Verwendung eines zweiten Ansteuersignals (VG), das sich von dem ersten Ansteuersignal unterscheidet, wobei das Verfahren zum Steuern der Schalt-Schaltung (1) in einen Aus-Zustand aufweist: Ändern eines Signalpegels des zweiten Ansteuersignals (VG) von einem zweiten Signalpegel (VG2) auf einen ersten Signalpegel (VG1) und Ausschalten des ersten Transistorbauelements (2) durch Ändern eines Signalpegels des ersten Ansteuersignals (SDRV) von einem Ein-Pegel (ON) auf einen Aus-Pegel (OFF) nach einer Verzögerungszeit nach dem Ändern des Signalpegels des zweiten Ansteuersignals (VG).
  2. Verfahren nach Anspruch 1, das weiterhin aufweist: vor dem Steuern der Schalt-Schaltung in den Aus-Zustand, Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern des Signalpegels des ersten Ansteuersignals (SDRV) vom Aus-Pegel (OFF) auf den Ein-Pegel (ON) und durch Ändern des Signalpegels des zweiten Ansteuersignals (VG) von dem ersten Signalpegel (VG1) auf den zweiten Signalpegel (VG2) nach einer Verzögerungszeit nach dem Ändern des Signalpegels des ersten Ansteuersignals (SDRV).
  3. Verfahren nach Anspruch 1 oder 2, das weiterhin aufweist: Steuern der Schalt-Schaltung in den Ein-Zustand oder den Aus-Zustand abhängig von einem Eingangssignal (SIN).
  4. Verfahren nach Anspruch 1, das weiterhin aufweist: vor dem Steuern der Schalt-Schaltung in den Aus-Zustand, Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern des Signalpegels des ersten Ansteuersignals (SDRV) vom Aus-Pegel (OFF) auf den Ein-Pegel (ON) und Ändern des Signalpegels des zweiten Ansteuersignals (VG) von dem ersten Signalpegel (VG1) auf den zweiten Signalpegel (VG2) vor dem Ändern des Signalpegels des ersten Ansteuersignals (SDRV).
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das erste Transistorbauelement (2) ein selbstsperrendes Bauelement ist und bei dem das zweite Transistorbauelement (3) ein selbstleitendes Bauelement ist.
  6. Verfahren nach Anspruch 5, bei dem das zweite Transistorbauelement (3) ein Verarmungs-MOSFET, ein JFET oder ein HEMT ist.
  7. Verfahren nach Anspruch 6, bei dem das zweite Transistorbauelement (3) aufweist: Silizium, Siliziumcarbid oder Galliumnitrid.
  8. Elektronische Schaltung, die eine Schalt-Schaltung (1) und eine an die Schalt-Schaltung (1) gekoppelte Ansteuerschaltung (4) aufweist, wobei die Schalt-Schaltung (1) aufweist: ein erstes Transistorbauelement (2) mit einer Laststrecke und einem Steueranschluss; und ein zweites Transistorbauelement (3) mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecken des ersten Transistorbauelements (2) und des zweiten Transistorbauelements (3) in Reihe geschaltet sind; wobei der Steueranschluss des ersten Transistorbauelements (2) dazu ausgebildet ist, ein erstes Ansteuersignal (SDRV) zu erhalten und der Steueranschluss des zweiten Transistorbauelements (3) dazu ausgebildet ist, ein zweites Ansteuersignal (VG) zu erhalten; und wobei die Ansteuerschaltung (4) dazu ausgebildet ist, die Schalt-Schaltung in einen Aus-Zustand zu steuern durch Ändern eines Signalpegels des zweiten Ansteuersignals (VG) von einem zweiten Signalpegel (VG2) auf einen ersten Signalpegel (VG1) und durch Ausschalten des ersten Transistorbauelements (2) durch Ändern eines Signalpegels des ersten Ansteuersignals (SDRV) von einem Ein-Pegel auf einen Aus-Pegel nach einer Verzögerungszeit nach dem Ändern des Signalpegels des zweiten Ansteuersignals (VG).
  9. Elektronische Schaltung nach Anspruch 8, bei der die Ansteuerschaltung (4) weiterhin dazu ausgebildet ist, die Schalt-Schaltung vor dem Steuern in den Aus-Zustand in einen Ein-Zustand zu steuern durch Ändern des Signalpegels des ersten Ansteuersignals (SDRV) von dem Aus-Pegel (OFF) auf den Ein-Pegel (ON) und durch Ändern des Signalpegels des zweiten Ansteuersignals (VG) von dem ersten Signalpegel (VG1) auf den zweiten Signalpegel (VG2) nach einer Verzögerungszeit nach dem Ändern des Signalpegels des ersten Ansteuersignals (SDRV)
  10. Elektronische Schaltung nach Anspruch 8, bei der die Ansteuerschaltung (4) weiterhin dazu ausgebildet ist, die Schalt-Schaltung (1) vor dem Steuern in den Aus-Zustand in einen Ein-Zustand zu steuern durch Ändern des Signalpegels des ersten Ansteuersignals (SDRV) von dem Aus-Pegel (OFF) auf den Ein-Pegel (ON) und durch Ändern des Signalpegels des zweiten Ansteuersignals (VG) von dem ersten Signalpegel (VG1) auf den zweiten Signalpegel (VG2) vor Ändern des Signalpegels des ersten Ansteuersignals (SDRV).
  11. Elektronische Schaltung nach einem der Ansprüche 8 bis 10, bei der das erste Transistorbauelement (2) ein selbstsperrendes Bauelement ist und bei dem das zweite Transistorbauelement (3) ein selbstleitendes Bauelement ist.
  12. Elektronische Schaltung nach Anspruch 11, bei der das zweite Transistorbauelement (3) ein Verarmungs-MOSFET, ein JFET oder ein HEMT ist.
  13. Elektronische Schaltung nach Anspruch 12, bei der das zweite Transistorbauelement Silizium (Si), Siliziumcarbid (SiC) oder Galliumnitrid (GaN) aufweist.
  14. Elektronische Schaltung nach einem der Ansprüche 8 bis 13, bei der die Ansteuerschaltung weiterhin dazu ausgebildet ist, die elektronische Schaltung abhängig von einem Eingangssignal (SIN) in den Ein-Zustand oder den Aus-Zustand zu steuern.
DE102013219472.2A 2012-09-28 2013-09-26 Schalt-schaltung mit einem ersten transistorbauelementund einem zweiten transistorbauelement, die in reihe geschaltetsind Active DE102013219472B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/631,459 2012-09-28
US13/631,459 US9455697B2 (en) 2012-09-28 2012-09-28 Switch circuit with a first transistor device and a second transistor device connected in series

Publications (2)

Publication Number Publication Date
DE102013219472A1 DE102013219472A1 (de) 2014-04-03
DE102013219472B4 true DE102013219472B4 (de) 2016-09-22

Family

ID=50276505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013219472.2A Active DE102013219472B4 (de) 2012-09-28 2013-09-26 Schalt-schaltung mit einem ersten transistorbauelementund einem zweiten transistorbauelement, die in reihe geschaltetsind

Country Status (3)

Country Link
US (1) US9455697B2 (de)
CN (1) CN103716026B (de)
DE (1) DE102013219472B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9083343B1 (en) * 2014-05-28 2015-07-14 United Silicon Carbide, Inc. Cascode switching circuit
US9479159B2 (en) * 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
DE102014115511B3 (de) * 2014-10-24 2015-11-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterschaltung
US9780639B2 (en) * 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US9780636B2 (en) 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
JP6639103B2 (ja) 2015-04-15 2020-02-05 株式会社東芝 スイッチングユニット及び電源回路
US10715131B2 (en) * 2015-05-27 2020-07-14 Visic Technologies Ltd Switching power device
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9960157B2 (en) * 2015-10-15 2018-05-01 Infineon Technologies Austria Ag Bidirectional normally-off III-V high electron mobility transistor (HEMT)devices and circuits
US10276681B2 (en) 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10530360B2 (en) * 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
CN106991221B (zh) * 2017-03-24 2020-04-24 清华大学 一种基于igbt器件瞬态物理过程的分段折线建模方法
US10826485B2 (en) * 2018-12-17 2020-11-03 Analog Devices International Unlimited Company Cascode compound switch slew rate control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101744C1 (de) * 2001-01-16 2002-08-08 Siemens Ag Elektronische Schalteinrichtung und Betriebsverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631778B2 (de) * 1979-02-28 1988-01-14 Tokyo Shibaura Electric Co
US4945266A (en) * 1987-11-18 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US6972611B1 (en) * 2000-07-13 2005-12-06 Ct Concept Technologie Ag Method and device for a state-dependent control of the transient behavior of semiconductor power switches
US6838925B1 (en) * 2003-10-07 2005-01-04 American Power Conversion Corporation Three level inverter
DE102006029928B3 (de) 2006-06-29 2007-09-06 Siemens Ag Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
JP4983434B2 (ja) * 2007-06-26 2012-07-25 セイコーエプソン株式会社 液体吐出装置、及び、液体吐出方法
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101744C1 (de) * 2001-01-16 2002-08-08 Siemens Ag Elektronische Schalteinrichtung und Betriebsverfahren

Also Published As

Publication number Publication date
US9455697B2 (en) 2016-09-27
DE102013219472A1 (de) 2014-04-03
CN103716026B (zh) 2017-04-12
US20140091852A1 (en) 2014-04-03
CN103716026A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
US9741702B2 (en) Semiconductor power modules and devices
US10103725B2 (en) Driving circuit of a power circuit
JP6705936B2 (ja) 回路を動作させる方法及び回路
US9496859B2 (en) Circuit arrangement with a first semiconductor device and with a plurality of second semiconductor devices
EP3149852B1 (de) Kaskodenschaltkreis
EP2521259B1 (de) Halbleitergerät und elektronisches Gerät
US9019000B2 (en) Driver circuit having a storage device for driving switching device
US8766702B2 (en) Power semiconductor device having plurality of switching elements connected in parallel
US9007117B2 (en) Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US9690314B2 (en) Inductive load power switching circuits
EP3243276B1 (de) Hochspannungsschalter
DE102011086129B4 (de) Detektion des Leitungszustandes eines Feldeffektransistors
US8455948B2 (en) Transistor arrangement with a first transistor and with a plurality of second transistors
US7719055B1 (en) Cascode power switch topologies
US8487667B2 (en) Hybrid power device
KR20170069244A (ko) 고전압 영 qrr 부트스트랩 전원
JP5934925B2 (ja) ゲートドライバおよびこれを備えたパワーモジュール
US8723589B2 (en) Switching device with a cascode circuit
US8847235B2 (en) Cascoded semiconductor devices
US8193786B2 (en) Driving circuit for depletion mode semiconductor switches
US8729566B2 (en) Semiconductor switching arrangement having a normally on and a normally off transistor
US8395422B2 (en) Drive circuit for switching device
US7348826B1 (en) Composite field effect transistor
US6633195B2 (en) Hybrid power MOSFET
US7782118B2 (en) Gate drive for wide bandgap semiconductor device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative