DE102020114480A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020114480A1
DE102020114480A1 DE102020114480.6A DE102020114480A DE102020114480A1 DE 102020114480 A1 DE102020114480 A1 DE 102020114480A1 DE 102020114480 A DE102020114480 A DE 102020114480A DE 102020114480 A1 DE102020114480 A1 DE 102020114480A1
Authority
DE
Germany
Prior art keywords
area
sub
electrode film
diode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020114480.6A
Other languages
English (en)
Inventor
Mituharu Tabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020114480A1 publication Critical patent/DE102020114480A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

In einem RC-IGBT-Chip (1) sind ein Anodenelektrodenfilm (21) und ein Emitterelektrodenfilm (17) mit einem Abstand dazwischen angeordnet. Der Anodenelektrodenfilm (21) und der Emitterelektrodenfilm (17) sind durch einen Verdrahtungsleiter (41) mit einer externen Impedanz (27) und einer externen Impedanz (29) elektrisch verbunden. Die externe Impedanz (27) und die externe Impedanz (29) schließen den Widerstand des Verdrahtungsleiters (41) und die Induktivität des Verdrahtungsleiters (41) ein.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Leistungs-Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Als ein Beispiel einer Leistungs-Halbleitervorrichtung gibt es eine Halbleitervorrichtung, in der ein Bipolartransistor mit isoliertem Gate und eine Diode auf einem Halbleitersubstrat ausgebildet sind, um die Baugruppen- bzw. Gehäusegröße zu reduzieren. Solch eine Halbleitervorrichtung wird rückwärts leitender Bipolartransistor mit isoliertem Gate (RC-IGBT) genannt. Solch eine Halbleitervorrichtung ist in beispielsweise PTL 1 ( WO 2018/225571 ), PTL 2 (offengelegtes japanisches Patent Nr. 2012-50065 ), PTL 3 (offengelegtes japanisches Patent Nr. 2011-210800 ) und PTL 4 (offengelegtes japanisches Patent Nr. 2016-72359 ) offenbart.
  • Im RC-IGBT ist eine Anode einer Diode auf der Emitterseite des IGBT angeordnet, und eine Kathode der Diode ist auf der Kollektorseite des IGBT angeordnet. Der RC-IGBT wird vorwiegend als Spannungsinverter, der in einer 2-Pegel-Inverterschaltung (Halbbrückenschaltung), einer Inverterbrückenschaltung mit mehreren Pegeln, die mit der Halbbrückenschaltung integriert ist, und dergleichen genutzt.
  • In einer den Spannungsinverter bildenden Schaltung wird, da die Richtung eines durch die Schaltung fließenden Ausgangsstroms durch eine Last bestimmt wird, bevorzugt, dass die Schaltung so gesteuert wird, dass sie ungeachtet der Richtung des Ausgangsstroms ein gewünschtes Ausgangspotential aufweist. Das einfachste Verfahren zum Realisieren dieser Steuerung besteht darin, ungeachtet der Richtung des fließenden Stroms den IGBT einzuschalten, wenn der IGBT eingeschaltet werden sollte.
  • Aufgrund des Einflusses von der Induktivität oder dergleichen der mit der Schaltung verbundenen Last hinkt die Wellenform eines Stroms der Wellenform einer Spannung hinterher. Folglich kann, unmittelbar nachdem die Polarität der Spannung von Negativ (Positiv) auf Positiv (Negativ) umgeschaltet ist, der Strom in eine der Polarität der Spannung entgegengesetzte Richtung fließen. Dieser Strom wird durch eine mit dem IGBT antiparallel verbundene Diode fließen. Folglich kann der IGBT eingeschaltet werden, wenn es einen durch die Diode fließenden Strom gibt, und dadurch wird ein Kanal im IGBT ausgebildet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In der Diode des RC-IGBT wird, um die Verarmungsschicht auszudehnen, um so eine Durchbruchspannung im Aus-Zustand sicherzustellen, eine PIN-Struktur verwendet, die eine intrinsische Halbleiterschicht enthält, die Störstellen in einer extrem niedrigen Konzentration enthält. Die intrinsische Halbleiterschicht ist zwischen einer p-Schicht (Anode) und einer n-Schicht (Kathode) sandwichartig angeordnet.
  • Um die Diode einzuschalten, wird auf der anderen Seite eine Spannung in der Vorwärts- bzw. Durchlassrichtung zwischen der p-Schicht und der n-Schicht angelegt, so dass Löcher von der p-Schicht in die intrinsische Halbleiterschicht injiziert werden und Elektronen von der n-Schicht in die intrinsische Halbleiterschicht injiziert werden und sich dadurch Elektronen und Löcher in der intrinsischen Halbleiterschicht akkumulieren. Dementsprechend wird die intrinsische Halbleiterschicht in einen Metallzustand versetzt, der den Ein-Widerstand senkt.
  • Die intrinsische Halbleiterschicht enthält im Wesentlichen nahezu keine Elektronen oder Löcher und ist in einem thermisch ausgeglichenen Zustand. Wenn sich Elektronen und Löcher in der intrinsischen Halbleiterschicht akkumulieren und die intrinsische Halbleiterschicht in einen Metallzustand versetzen, ist daher somit die intrinsische Halbleiterschicht in einem thermisch unausgeglichenen Zustand. Falls ein Kanal im IGBT ausgebildet wird, wenn ein Strom durch die Diode fließt, versuchen Elektronen und Löcher in der intrinsischen Halbleiterschicht, den thermisch unausgeglichenen Zustand aufzuheben.
  • Wenn Elektronen vom Emitter des IGBT durch den Kanal in die intrinsische Halbleiterschicht fließen, um die negativen Ladungen der in die intrinsische Halbleiterschicht geflossenen Elektronen zu neutralisieren, fließen mit anderen Worten die in der intrinsischen Halbleiterschicht akkumulierten Löcher in den Kanal. In der Nähe einer Grenze zwischen einem IGBT-Bereich, wo der IGBT ausgebildet ist, und einem Diodenbereich, wo die Diode ausgebildet ist, nimmt somit der Ein-Widerstand der Diode zu, und dadurch nimmt die Ein-Spannung der Diode zu. Die Ein-Spannung einer Diode wird Vorwärts- bzw. Durchlassspannungsabfall genannt.
  • Unter dem Gesichtspunkt einer Unterdrückung einer Zunahme des Ein-Widerstands der Diode ist es vorzuziehen, dass die Länge der Grenze zwischen dem IGBT-Bereich und dem Diodenbereich so kurz wie möglich gemacht wird. Um die Länge der Grenze zu verkürzen, ist es wünschenswert, den IGBT-Bereich und den Diodenbereich nicht zu unterteilen und in kleinen Unterteilungen anzuordnen. In einer Halbleitervorrichtung sind der IGBT-Bereich und der Diodenbereich oft in einer Streifenform angeordnet. Um die Länge der Grenze zu verkürzen, ist es beispielsweise erforderlich, die Breite des Streifens breiter einzustellen bzw. einzurichten.
  • In einem RC-IGBT fließt, wenn ein Strom durch den IGBT fließt, kein Strom durch die Diode; und, wenn ein Strom durch die Diode fließt, fließt kein Strom durch den IGBT. Wenn ein Strom durch den IGBT fließt und im IGBT Wärme erzeugt wird, dient somit der Diodenbereich, wo kein Strom fließt, als Wärmeabstrahlpfad für die Wärme. Wenn ein Strom durch die Diode fließt und Wärme in der Diode erzeugt wird, dient der IGBT-Bereich, wo kein Strom fließt, als Wärmeabstrahlpfad für die Wärme. Unter dem Gesichtspunkt einer Steigerung des Wärmeabstrahleffekts ist es somit vorzuziehen, dass die Länge der Grenze zwischen dem IGBT-Bereich und dem Diodenbereich so lang wie möglich ist. Um die Länge der Grenze zu vergrößern, ist es beispielsweise erforderlich, die Breite des Streifens schmaler einzurichten.
  • Somit ist im RC-IGBT, wenn beispielsweise die Breite des Streifens breit und die Länge der Grenze kurz ist, dies insofern vorteilhaft, als die Zunahme der Ein-Spannung der Diode unterdrückt wird, aber insofern nachteilig, als der Wärmeabstrahleffekt unterdrückt wird. Im Gegensatz dazu ist, wenn die Breite des Streifens schmal ist und die Länge der Grenze lang ist, dies insofern vorteilhaft, als der Wärmeabstrahleffekt gesteigert wird, aber insofern nachteilig, als die Zunahme der Ein-Spannung der Diode nicht unterdrückt wird.
  • Die vorliegende Offenbarung wurde im Hinblick auf die Probleme solch einer Halbleitervorrichtung (RC-IGBT) gemacht, und deren Aufgabe besteht darin, eine Halbleitervorrichtung bereitzustellen, die eine Zunahme der Ein-Spannung einer Diode unterdrücken kann, während ein Wärmeabstrahleffekt sichergestellt wird.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung ist versehen mit einer Halbleiterchip-Einheit, die einen ersten Halbleiterchip enthält. Der erste Halbleiterchip weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche auf, die einander gegenüberliegen. Ein erstes Schaltelement ist in einem ersten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Ein erstes Diodenelement ist im zweiten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Das erste Schaltelement umfasst eine erste Emitterschicht, eine erste Kollektorschicht, eine erste Gateelektrode und einen ersten Elektrodenfilm. Die erste Emitterschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die erste Kollektorschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Die erste Gateelektrode ist auf der Seite der ersten Hauptoberfläche ausgebildet. Der erste Elektrodenfilm ist in Kontakt mit der ersten Emitterschicht ausgebildet. Das erste Diodenelement umfasst eine erste Anodenschicht, eine erste Kathodenschicht und einen zweiten Elektrodenfilm. Die erste Anodenschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die erste Kathodenschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Der zweite Elektrodenfilm ist in Kontakt mit der ersten Anodenschicht ausgebildet. Der erste Elektrodenfilm in dem ersten Schaltelement und der zweite Elektrodenfilm in dem ersten Diodenelement sind durch einen Abstand voneinander getrennt. Die Halbleitervorrichtung ist ferner mit einem Verdrahtungsleiter versehen, der einen Teilbereich enthält, der den ersten Elektrodenfilm und den zweiten Elektrodenfilm elektrisch verbindet, und eine Impedanz aufweist.
  • Eine Halbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Offenbarung ist mit einer Halbleiterchip-Einheit versehen, die einen ersten Halbleiterchip und einen zweiten Halbleiterchip enthält. Der erste Halbleiterchip weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche auf, die einander gegenüberliegen. Ein erstes Schaltelement ist in einem ersten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Ein erstes Diodenelement ist in dem zweiten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Der zweite Halbleiterchip weist eine dritte Hauptoberfläche und eine vierte Hauptoberfläche auf, die einander gegenüberliegen. Ein zweites Schaltelement ist in einem dritten Elementbereich ausgebildet, der auf der dritten Hauptoberfläche definiert ist. Ein zweites Diodenelement ist in einem vierten Elementbereich ausgebildet, der auf der dritten Hauptoberfläche definiert ist. Das erste Schaltelement umfasst eine erste Emitterschicht, eine erste Kollektorschicht, eine erste Gateelektrode und einen ersten Elektrodenfilm. Die erste Emitterschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die erste Kollektorschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Die erste Gateelektrode ist auf der Seite der ersten Hauptoberfläche ausgebildet. Der erste Elektrodenfilm ist in Kontakt mit der ersten Emitterschicht ausgebildet. Das erste Diodenelement umfasst eine erste Anodenschicht, eine erste Kathodenschicht und einen zweiten Elektrodenfilm. Die erste Anodenschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die erste Kathodenschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Der zweite Elektrodenfilm ist in Kontakt mit der ersten Anodenschicht ausgebildet. Das zweite Schaltelement umfasst eine zweite Emitterschicht, eine zweite Kollektorschicht, eine zweite Gateelektrode und einen dritten Elektrodenfilm. Die zweite Emitterschicht ist auf der Seite der dritten Hauptoberfläche ausgebildet. Die zweite Kollektorschicht ist auf der Seite der vierten Hauptoberfläche ausgebildet. Die zweite Gateelektrode ist auf der Seite der dritten Hauptoberfläche ausgebildet. Der dritte Elektrodenfilm ist in Kontakt mit der zweiten Emitterschicht ausgebildet. Das zweite Diodenelement umfasst eine zweite Anodenschicht, eine zweite Kathodenschicht und einen vierten Elektrodenfilm. Die zweite Anodenschicht ist auf der Seite der dritten Hauptoberfläche ausgebildet. Die zweite Kathodenschicht ist auf der Seite der vierten Hauptoberfläche ausgebildet. Der vierte Elektrodenfilm ist in Kontakt mit der zweiten Anodenschicht ausgebildet. Der erste Elektrodenfilm in dem ersten Schaltelement und der zweite Elektrodenfilm in dem ersten Diodenelement sind durch einen Abstand voneinander getrennt. Der dritte Elektrodenfilm im zweiten Schaltelement und der vierte Elektrodenfilm im zweiten Diodenelement sind durch einen Abstand voneinander getrennt. Die erste Kollektorschicht und die erste Kathodenschicht sind elektrisch verbunden. Die zweite Kollektorschicht und die zweite Kathodenschicht sind elektrisch verbunden. Die Halbleitervorrichtung ist ferner mit einem Verdrahtungsleiter versehen, der einen ersten Draht und einen zweiten Draht umfasst. Der erste Draht verbindet den ersten Elektrodenfilm im ersten Schaltelement und den vierten Elektrodenfilm im zweiten Diodenelement elektrisch. Der zweite Draht verbindet den zweiten Elektrodenfilm im ersten Diodenelement und den dritten Elektrodenfilm im zweiten Schaltelement elektrisch.
  • Eine Halbleitervorrichtung gemäß noch einem anderen Aspekt der vorliegenden Offenbarung ist mit einem Halbleiterchip versehen. Der Halbleiterchip weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche auf, die einander gegenüberliegen. Ein Schaltelement ist in dem ersten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Ein Diodenelement ist in einem zweiten Elementbereich ausgebildet, der auf der ersten Hauptoberfläche definiert ist. Das Schaltelement umfasst eine Emitterschicht, eine Kollektorschicht und eine Gateelektrode. Die Emitterschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die Kollektorschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Die Gateelektrode ist auf der Seite der ersten Hauptoberfläche ausgebildet. Das Diodenelement umfasst eine Anodenschicht und eine Kathodenschicht. Die Anodenschicht ist auf der Seite der ersten Hauptoberfläche ausgebildet. Die Kathodenschicht ist auf der Seite der zweiten Hauptoberfläche ausgebildet. Die Halbleitervorrichtung ist ferner mit einem Elektrodenfilm und einem Verdrahtungsleiter versehen. Der Elektrodenfilm ist in Kontakt mit der Emitterschicht und der Anodenschicht ausgebildet und so angeordnet, dass er die erste Hauptoberfläche bedeckt. Der Verdrahtungsleiter ist mit dem Elektrodenfilm elektrisch verbunden. Der Verdrahtungsleiter ist mit einer Position verbunden, die durch einen Abstand von einem Teilbereich des Elektrodenfilms, der unmittelbar über der Grenze zwischen dem ersten Elementbereich und dem zweiten Elementbereich gelegen ist, beabstandet ist.
  • Gemäß der Halbleitervorrichtung in einem Aspekt der vorliegenden Offenbarung sind der erste Elektrodenfilm im ersten Schaltelement und der zweite Elektrodenfilm im ersten Diodenelement durch einen Abstand voneinander getrennt, und die Halbleitervorrichtung ist ferner mit einem Verdrahtungsleiter versehen, der einen Teilbereich enthält, der den ersten Elektrodenfilm und den zweiten Elektrodenfilm elektrisch verbindet, und eine Impedanz aufweist. Wenn das erste Schaltelement eingeschaltet wird, während durch das erste Diodenelement ein Vorwärts- bzw. Durchlassstrom fließt, und dadurch ein Kanal ausgebildet wird, kann somit verhindert werden, dass Träger, die in das erste Diodenelement injiziert werden, in den Kanal fließen. Infolgedessen kann eine Zunahme der Ein-Spannung des ersten Diodenelements unterdrückt werden.
  • Gemäß der Halbleitervorrichtung in einem anderen Aspekt der vorliegenden Offenbarung sind der erste Elektrodenfilm im ersten Schaltelement des ersten Halbleiterchips und der vierte Elektrodenfilm im zweiten Diodenelement des zweiten Halbleiterchips durch den ersten Draht elektrisch verbunden, und der zweite Elektrodenfilm im ersten Diodenelement des ersten Halbleiterchips und der dritte Elektrodenfilm im zweiten Schaltelement des zweiten Halbleiterchips sind durch den zweiten Draht elektrisch verbunden. Wenn das erste Schaltelement eingeschaltet wird, während durch das erste Diodenelement ein Durchlassstrom fließt, und dadurch ein Kanal ausgebildet wird, kann folglich verhindert werden, dass Träger, die in das erste Diodenelement injiziert werden, in den Kanal fließen. Infolgedessen kann eine Zunahme der Ein-Spannung des ersten Diodenelements unterdrückt werden.
  • Gemäß der Halbleitervorrichtung in noch einem anderen Aspekt der vorliegenden Offenbarung ist der mit dem Elektrodenfilm elektrisch verbundene Verdrahtungsleiter mit einer Position verbunden, die durch einen Abstand von einem Teilbereich des Elektrodenfilms, der unmittelbar über der Grenze zwischen dem ersten Elementbereich und dem zweiten Elementbereich gelegen ist, beabstandet ist. Wenn das erste Schaltelement eingeschaltet wird, während ein Durchlassstrom durch das erste Diodenelement fließt, und dadurch ein Kanal ausgebildet wird, kann folglich verhindert werden, dass Träger, die in das erste Diodenelement injiziert werden, in den Kanal fließen. Infolgedessen kann eine Zunahme der Ein-Spannung des ersten Diodenelements unterdrückt werden.
  • Die vorhergehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist ein Diagramm, das Beispiele einer 2-Pegel-Inverterschaltung und einer 3-Pegel-Inverterschaltung veranschaulicht, für die eine Halbleitervorrichtung gemäß jeder Ausführungsform verwendet wird;
    • 2 ist ein Diagramm, um die Operation der Inverterschaltung zu erläutern;
    • 3 ist ein erstes Diagramm, um die Operation der 3-Pegel-Inverterschaltung zu erläutern;
    • 4 ist ein zweites Diagramm, um die Operation der 3-Pegel-Inverterschaltung zu erläutern;
    • 5 ist eine Draufsicht, die ein Beispiel einer planaren Struktur der Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht;
    • 6 ist eine partielle Querschnittsansicht, genommen entlang einer in 5 veranschaulichten Schnittlinie VI-VI, gemäß der ersten Ausführungsform;
    • 7 ist eine Draufsicht, die ein anderes Beispiel der planaren Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 8 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulicht;
    • 9 ist eine partielle Querschnittsansicht, genommen entlang einer in 8 veranschaulichten Schnittlinie IX-IX, gemäß dem Vergleichsbeispiel;
    • 10 ist eine partielle Querschnittsansicht, um die Operation einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel zu erläutern;
    • 11 ist eine partielle Querschnittsansicht, um die Operation der Halbleitervorrichtung gemäß der ersten Ausführungsform zu erläutern;
    • 12 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht;
    • 13 ist eine Draufsicht, die ein erstes Beispiel einer planaren Struktur einer Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht;
    • 14 ist eine Draufsicht, die ein zweites Beispiel der planaren Struktur der Halbleitervorrichtung gemäß der dritten Ausführungsform veranschaulicht;
    • 15 ist eine partielle Draufsicht, die eine Abmessungsbeziehung zwischen einem IGBT-Bereich und einem Diodenbereich gemäß der dritten Ausführungsform veranschaulicht;
    • 16 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht;
    • 17 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht;
    • 18 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht;
    • 19 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer siebten Ausführungsform veranschaulicht;
    • 20 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer achten Ausführungsform veranschaulicht;
    • 21 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulicht;
    • 22 ist ein Diagramm, das ein Beispiel einer Inverterschaltung veranschaulicht, für die eine Halbleitervorrichtung gemäß einer neunten Ausführungsform verwendet wird;
    • 23 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß der neunten Ausführungsform veranschaulicht;
    • 24 ist ein erstes Diagramm, um die Operation einer Inverterschaltung gemäß der neunten Ausführungsform zu erläutern;
    • 25 ist ein zweites Diagramm, um die Operation der Inverterschaltung gemäß der neunten Ausführungsform zu erläutern;
    • 26 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform veranschaulicht;
    • 27 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer elften Ausführungsform veranschaulicht;
    • 28 ist eine Seitenansicht, die einen entlang einer in 27 veranschaulichten Schnittlinie XXVIII-XXVIII genommenen Querschnitt gemäß der elften Ausführungsform enthält;
    • 29 ist eine Querschnittsansicht, die einen Teil in der Nähe einer Grenze zwischen einem IGBT-Bereich und einem Diodenbereich gemäß der elften Ausführungsform veranschaulicht;
    • 30 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform veranschaulicht;
    • 31 ist eine Seitenansicht der in 30 veranschaulichten Halbleitervorrichtung gemäß der zwölften Ausführungsform;
    • 32 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform veranschaulicht;
    • 33 ist eine Seitenansicht der in 32 veranschaulichten Halbleitervorrichtung gemäß der dreizehnten Ausführungsform;
    • 34 ist eine Draufsicht, die eine planare Struktur einer Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform veranschaulicht; und
    • 35 ist eine Seitenansicht der in 34 veranschaulichten Halbleitervorrichtung gemäß der vierzehnten Ausführungsform.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Zunächst wird als eine Spannungsinverterschaltung, für die eine Halbleitervorrichtung verwendet wird, eine 3-Pegel-Inverterschaltung beschrieben, die mit einer 2-Pegel-Inverterschaltung (Halbbrückenschaltung) integriert ist. 1 veranschaulicht eine 3-Pegel-Inverterschaltung und eine Halbbrückenschaltung als Basisschaltung der Halbleitervorrichtung. Als ein Beispiel einer 3-Pegel-Inverterschaltung kann eine Neutralpunkt-Klemmschaltung gegeben werden. Die in 1 veranschaulichte 3-Pegel-Inverterschaltung nutzt beispielsweise das Potential am Neutralpunkt als Referenzpotential.
  • Eine Halbbrückenschaltung enthält zwei IGBTs (T1 und T2) und zwei Dioden (D1 und D2). Die Halbbrückenschaltung gibt zwei Pegel von Spannungen, d.h. +E und -E, als Ausgangsspannungen ab. Auf der anderen Seite enthält eine 3-Pegel-Inverterschaltung vier IGBTs (TR1, TR2, TR3 und TR4) und sechs Dioden (DI1, DI2, DI3, DI4, DI5 und DI6). Die 3-Pegel-Inverterschaltung gibt drei Pegel von Spannungen, d.h. +E, 0 und -E, als Ausgangsspannungen ab.
  • Wie in 2 veranschaulicht ist, werden in der 3-Pegel-Inverterschaltung während einer Periode zum Abgeben von zwei oberen Potentialen (+E, 0), während der IGBT (TR2) konstant EIN gehalten wird und der IGBT (TR4) konstant AUS gehalten wird, der IGBT (TR1) und der IGBT (TR3) als komplementäre Schalter so gesteuert, dass, wenn ein Schalter eingeschaltet ist, der andere Schalter ausgeschaltet ist. Folglich arbeiten der IGBT (TR1) und der IGBT (TR3), die von einem gestrichelten Rahmen umgeben sind, als Halbbrückenschaltung.
  • Auf der anderen Seite werden während einer Periode zum Abgeben zweier niedrigerer Potentiale (0, -E), während der IGBT (TR1) konstant AUS gehalten wird und der IGBT (TR3) konstant EIN gehalten wird, der IGBT (TR2) und der IGBT (TR4) als komplementäre Schalter so gesteuert, dass, wenn ein Schalter eingeschaltet ist, der andere Schalter ausgeschaltet ist. Folglich arbeiten der IGBT (TR2) und der IGBT (TR4), die von einem gestrichelten Rahmen umgeben sind, als Halbbrückenschaltung.
  • Die Ausgangsspannung von einer Halbbrückenschaltung kann ein hohes Potential (Hoch) oder ein niedriges Potential (Niedrig) sein. Die Richtung des Ausgangsstroms kann eine (durch einen Pfeil YP veranschaulichte) Leistungsbetriebs-Richtung oder eine (durch einen YR veranschaulichte) Regenerations-Richtung sein (siehe 1). Die Leistungsbetriebs-Richtung bedeutet, dass die Richtung des Stroms der Beziehung (Polarität) des Ausgangspotentials in Bezug auf das Potential beim Neutralpunkt entspricht. Auf der anderen Seite bedeutet die Regenerations-Richtung, dass die Richtung des Stroms der Beziehung (Polarität) des Ausgangspotentials in Bezug auf das Potential beim Neutralpunkt entgegengesetzt ist.
  • Basierend auf den oben erwähnten Beziehungen ist der Stromfluss in der 3-Pegel-Inverterschaltung in 3 bzw. 4 veranschaulicht. 3 veranschaulicht vier Muster des Stromflusses (Zustand C1, Zustand C2, Zustand C3 und Zustand C4) während einer Periode zum Abgeben von zwei oberen Potentialen (+E, 0). 4 veranschaulicht vier Muster des Stromflusses (Zustand C5, Zustand C6, Zustand C7 und Zustand C8) während einer Periode zum Abgeben zweier niedrigerer Potentiale (0, -E).
  • Unter den vier Mustern des Stromflusses, die in 3 veranschaulicht sind, fließt im Zustand C2 der Strom durch die Diode DI1 und die DI2 in der Durchlassrichtung. Dies gilt, da die Wellenform des Ausgangsstroms aufgrund des Einflusses von der Induktivität einer mit der 3-Pegel-Inverterschaltung verbundenen Last der Wellenform der Ausgangsspannung hinterherhinkt. Die Periode des Zustands C2 entspricht einer Periode, in der der Strom in der entgegengesetzten Richtung zur Polarität der Ausgangsspannung fließt, unmittelbar nachdem die Polarität der Ausgangsspannung von Negativ auf Position umgeschaltet wird.
  • Während dieser Periode werden, obgleich kein Strom durch den IGBT (TR1) und den IGBT (TR2) fließt, sowohl der IGBT (TR1) als auch der IGBT (TR2) für die Steuerung der 3-Pegel-Inverterschaltung eingeschaltet. Wie in 3 veranschaulicht ist, entspricht dieser Zustand C2 einem Zustand, in dem der IGBT (T1) in einer Halbbrückenschaltung während einer Periode, in der ein Strom gerade durch die Diode D1 in der Durchlassrichtung fließt, EIN gehalten wird.
  • Unter den vier Mustern des Stromflusses, die in 4 veranschaulicht sind, fließt im Zustand C8 der Strom durch die Diode DI3 und die Diode DI4 in der Durchlassrichtung. Die Periode des Zustands C8 entspricht einer Periode, in der der Strom in der entgegengesetzten Richtung zur Polarität der Ausgangsspannung fließt, unmittelbar nachdem die Polarität der Ausgangsspannung von Positiv auf Negativ umgeschaltet wird.
  • Während dieser Periode werden, obgleich kein Strom durch den IGBT (TR3) und den IGBT (TR4) fließt, sowohl der IGBT (TR3) als auch der IGBT (TR4) für die Steuerung der 3-Pegel-Inverterschaltung eingeschaltet. Wie in 4 veranschaulicht ist, entspricht dieser Zustand C8 einem Zustand, in dem der IGBT (T2) in einer Halbbrückenschaltung während einer Periode EIN gehalten wird, in der ein Strom gerade durch die Diode D2 in der Durchlassrichtung fließt.
  • Wie oben beschrieben wurde, wird in einer Halbbrückenschaltung und einer Spannungsinverterschaltung mit mehreren Pegeln, die mit einer Halbbrückenschaltung integriert ist, wenn der IGBT während einer Periode eingeschaltet wird, in der ein Strom durch die Diode in der Durchlassrichtung fließt, ein Kanal im IGBT ausgebildet. In dem RC-IGBT versuchen, wenn ein Kanal im IGBT während einer Periode ausgebildet wird, in der ein Strom durch die Diode fließt, die Elektronen und die Löcher, die in die Diode (intrinsische Halbleiterschicht) injiziert werden, den thermisch unausgeglichenen Zustand aufzuheben, und infolgedessen nimmt der Ein-Widerstand der Diode zu und nimmt die Ein-Spannung der Diode zu. Im Folgenden wird ein RC-IGBT, der eine Zunahme der Ein-Spannung der Diode unterdrücken kann, in jeder Ausführungsform im Detail beschrieben.
  • Erste Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer ersten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) einem ersten Schaltelement, und die Diode DI entspricht einem ersten Diodenelement.
  • Wie in 5 und 6 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf einer ersten Hauptoberfläche 2a eines Halbleitersubstrats 2 in einem RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein IGBT (TR) ist im Transistorbereich IR ausgebildet. Eine Diode DI ist im Diodenbereich DR ausgebildet. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt.
  • Im Transistorbereich IR ist eine Emitterschicht 15 von n-Typ auf der Seite der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 ausgebildet. Ein Emitterelektrodenfilm 17 ist in Kontakt mit der Emitterschicht 15 ausgebildet. Eine Graben-Gateelektrode 13 ist in einem Graben 9 mit einem dazwischen angeordneten Gate-Isolierfilm 11 ausgebildet. Ein Gate-Pad 31 ist in elektrischer Verbindung mit der Graben-Gateelektrode 13 ausgebildet.
  • Eine Störstellenschicht 7 vom p-Typ, in der ein Kanal ausgebildet werden soll, ist unterhalb der Emitterschicht 15 ausgebildet. Eine Kollektorschicht 19 vom p-Typ ist auf der Seite einer zweiten Hauptoberfläche 2b des Halbleitersubstrats 2 ausgebildet. Eine (n-)-Schicht 3 ist zwischen der Störstellenschicht 7 vom p-Typ und der Kollektorschicht 19 als intrinsische Halbleiterschicht ausgebildet.
  • Im Diodenbereich DR ist eine Anodenschicht 5 vom (p+)-Typ auf der Seite der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 ausgebildet. Ein Anodenelektrodenfilm 21 ist in Kontakt mit der Anodenschicht 5 ausgebildet. Eine Kathodenschicht 23 von (n+)-Typ ist auf der Seite der zweiten Hauptoberfläche 2b des Halbleitersubstrats 2 ausgebildet. Eine (n-)-Schicht 3 zwischen der Anodenschicht 5 und der Kathodenschicht 23 als intrinsische Halbleiterschicht ausgebildet. Eine rückseitiger Elektrodenfilm 25 ist auf der Seite der zweiten Hauptoberfläche 2b des Halbleitersubstrats 2 so ausgebildet, dass er mit der Kollektorschicht 19 und der Kathodenschicht 23 in Kontakt ist.
  • Im RC-IGBT-Chip 1 sind der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 mit einem Abstand dazwischen angeordnet. Der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 sind durch einen Verdrahtungsleiter 41 mit einer externen Impedanz 27 und einer externen Impedanz 29 elektrisch verbunden. Die externe Impedanz 27 und die externe Impedanz 29 schließen einen Widerstand des Verdrahtungsleiters 41 und die Induktivität des Verdrahtungsleiters 41 ein. Der in 6 veranschaulichte Verdrahtungsleiter 41 wird nur verwendet, um anzuzeigen, dass der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 in einer Schaltung elektrisch verbunden sind, und soll nicht die Struktur des Verdrahtungsleiters 41 einschränken.
  • Man beachte, dass das Anordnungsmuster des Transistorbereichs IR und des Diodenbereichs DR im RC-IGBT-Chip 1 nicht auf das in 5 veranschaulichte Anordnungsmuster beschränkt und es akzeptabel ist, solch ein Anordnungsmuster zu übernehmen, in dem der Transistorbereich IR und der Diodenbereich DR ausgetauscht sind, wie in 7 veranschaulicht ist.
  • In der oben beschriebenen Halbleitervorrichtung SED kann, da der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 mit einem Abstand voneinander getrennt und durch den Verdrahtungsleiter 41 mit den externen Impedanzen 27 und 29 elektrisch verbunden sind, eine Zunahme der Ein-Spannung der Diode DI unterdrückt werden. Dies wird im Vergleich mit der Halbleitervorrichtung gemäß einem Vergleichsbeispiel beschrieben werden. Man beachte, dass die gleichen Bezugsziffern den gleichen Konfigurationen in der Halbleitervorrichtung gemäß dem Vergleichsbeispiel wie jene in der Halbleitervorrichtung gemäß der ersten Ausführungsform gegeben werden, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • Wie in 8 und 9 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 in einem RC-IGBT-Chip 101 der Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel definiert. Im Transistorbereich IR ist ein IGBT (TR) ausgebildet. Im Diodenbereich DR ist eine Diode DI ausgebildet.
  • Auf der ersten Hauptoberfläche 2a ist ein Emitter/Anodenelektrodenfilm 103 in Kontakt mit der Emitterschicht 15 des IGBT (TR) und der Anodenschicht 5 der Diode DI ausgebildet. Der Emitter/Anodenelektrodenfilm 103 ist durch eine Leiterbahn bzw. einen Draht 151 mit einer externen Verdrahtung 143 elektrisch verbunden. Eine Leiterplatte 49, die mit dem rückseitigen Elektrodenfilm 25 elektrisch verbunden ist, ist auf der zweiten Hauptoberfläche 2b ausgebildet. Die Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel ist wie oben beschrieben konfiguriert.
  • Als Nächstes wird die Operation der Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel beschrieben. Wie oben beschrieben wurde, wird in einer Halbbrückenschaltung und einer Spannungsinverterschaltung mit mehreren Pegeln, wenn der IGBT während einer Periode eingeschaltet wird, in der ein Strom durch die Diode in der Durchlassrichtung fließt, ein Kanal im IGBT ausgebildet (Zustand C2 und Zustand C8).
  • Um die Diode DI einzuschalten und einen Strom in der Durchlassrichtung fließen zu lassen, ist es notwendig, eine Leitfähigkeitsmodulation an der als die intrinsische Halbleiterschicht dienenden (n-)-Schicht 3 durchzuführen. Die Leitfähigkeitsmodulation ist ein thermisch unausgeglichener Zustand, in dem die Dichte intrinsischer Träger erhöht ist. Um die Dichte intrinsischer Träger zu erhöhen, ist es erforderlich, dass die als die intrinsische Halbleiterschicht dienende (n-)-Schicht 3 in einem elektrisch schwebenden Zustand ist. Mit anderen Worten ist es erforderlich, ein Quasi-Fermi-Niveau, das vom Fermi-Niveau weit entfernt ist, stabil zu erzeugen.
  • Wie in 10 veranschaulicht ist, wird, wenn eine Durchlassspannung an die Diode DI mit der (n-)-Schicht 3 angelegt wird und Löcher (h) in die (n-)-Schicht 3 injiziert werden, die Quasi-Temperatur der (n-)-Schicht 3 extrem hoch, und dadurch nehmen Träger sowohl der Elektronen (e) als auch der Löcher (h) in der (n-)-Schicht 3 zu. Infolgedessen wird die (n-)-Schicht 3 metallisch, und ihr Widerstand nimmt ab, was einen Strom in einer Durchlassrichtung zwischen der Anodenschicht 5 und der Kathodenschicht 23 fließen lässt.
  • Falls der IGBT (TR) während einer Periode eingeschaltet wird, während ein Strom durch die Diode DI in der Durchlassrichtung fließt, wird ein Kanal ausgebildet. Aufgrund der Ausbildung des Kanals wird das Potential der (n-)-Schicht 3 mit dem Potential des Anodenelektrodenfilms 21, mit anderen Worten dem Potential in der Nähe des Fermi-Niveaus, verbunden.
  • Um den thermisch unausgeglichenen Zustand der (n-)-Schicht 3, die eine intrinsische Halbleiterschicht ist, aufzuheben, fließen folglich Elektronen (e) in die (n-)-Schicht 3, um die Quasi-Temperatur zu senken, was solch ein Phänomen mit sich bringt, dass viele der injizierten Löcher in den Kanal fließen, um so die negativen Ladungen der geflossenen Elektronen zu neutralisieren. Im Teilbereich des Diodenbereichs DR, der nahe dem Kanal gelegen ist, nimmt dadurch der Widerstand der (n-)-Schicht 3 zu. Infolgedessen nimmt die Ein-Spannung der Diode DI nahe der Grenze zwischen dem IGBT (TR) und der Diode DI zu.
  • Im Gegensatz zur Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel sind in der Halbleitervorrichtung SED gemäß der ersten Ausführungsform der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 mit einem Abstand dazwischen angeordnet. Der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 sind durch einen Verdrahtungsleiter 41 mit einer externen Impedanz 27 und einer externen Impedanz 29 elektrisch verbunden.
  • Wie in 11 veranschaulicht ist, wird, wenn ein Durchlassstrom durch die Diode DI fließt, eine Potentialdifferenz im Verdrahtungsleiter 41, der mit dem Anodenelektrodenfilm 21 elektrisch verbunden ist, aufgrund der externen Impedanz 27 erzeugt. Das Potential eines mit dem Emitterelektrodenfilm 17 elektrisch verbundenen Teilbereichs wird höher als das Potential eines mit dem Anodenelektrodenfilm 21 verbundenen Teilbereichs. Da kein Strom durch den IGBT (TR) fließt, wird das Potential des Emitterelektrodenfilms 17, mit dem der Verdrahtungsleiter 41 elektrisch verbunden ist, höher als das Potential des Anodenelektrodenfilms 21.
  • Unter dem Gesichtspunkt der Operation des IGBT (TR) und dem Gesichtspunkt einer weiteren Unterdrückung des Spannungsabfalls ist die externe Impedanz 29 des Verdrahtungsleiters 41, die mit dem Emitterelektrodenfilm 17 elektrisch verbunden ist, vorzugsweise kleiner als die externe Impedanz 27.
  • Wie oben beschrieben wurde, können, da das Potential des Emitterelektrodenfilms 17 höher als das Potential des Anodenelektrodenfilms 21 vorgespannt ist, die in den Kanal fließenden Löcher nur schwer zur Seite des Emitterelektrodenfilms 17 entweichen. Dadurch ist es möglich, zu verhindern, dass die Elektronen (e) und die Löcher (h) in der (n-)-Schicht 3 der Diode DI abnehmen, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken.
  • In der Halbleitervorrichtung SED wird ferner die Zunahme der Ein-Spannung der Diode DI durch das an den Emitterelektrodenfilm 17 angelegte Vorspannungspotential unterdrückt, und somit kann die Länge der Grenze zwischen dem Transistorbereich IR und dem Diodenbereich DR ohne Beeinflussung der Ein-Spannung der Diode DI länger gemacht werden. Infolgedessen ist es möglich, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken, während der Wärmeabstrahleffekt aufrecht erhalten wird, indem die Grenze zwischen dem Transistorbereich IR und dem Diodenbereich DR länger eingerichtet wird.
  • Zweite Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform wird beschrieben. Wie in 12 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein IGBT (TR) ist im Transistorbereich IR ausgebildet. Ein Emitterelektrodenfilm 17 ist in Kontakt mit einer Emitterschicht 15 ausgebildet. Eine Diode DI ist im Diodenbereich DR ausgebildet. Ein Anodenelektrodenfilm 21 ist in Kontakt mit der Anodenschicht 5 ausgebildet.
  • Der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 sind mit einem Abstand dazwischen angeordnet. Der Anodenelektrodenfilm 21 und der Emitterelektrodenfilm 17 sind durch einen Verdrahtungsleiter 41 mit externen Impedanzen 27 und 29 elektrisch verbunden.
  • Der Emitterelektrodenfilm 17 (Transistorbereich IR) und der Anodenelektrodenfilm 21 (Diodenbereich DR) sind auf solch eine Weise ausgebildet, dass ein Bereich in den anderen Bereich eindringt. Der zwischen dem Emitterelektrodenfilm 17 (Transistorbereich IR) und dem Anodenelektrodenfilm 21 (Diodenbereich DR) gelegene Teilbereich weist ein gebogenes Muster auf.
  • Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sondern es nicht notwendig ist.
  • Ähnlich der oben beschriebenen Halbleitervorrichtung SED können in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, da das Potential des Emitterelektrodenfilms 17 höher als das Potential des Anodenelektrodenfilm 21 vorgespannt ist, die in den Kanal fließenden Löcher nur schwer zur Seite des Emitterelektrodenfilms 17 entweichen. Dadurch ist es möglich, zu verhindern, dass die Elektronen (e) und die Löcher (h) in der (n-)-Schicht 3 der Diode DI abnehmen, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken.
  • Außerdem sind der Emitterelektrodenfilm 17 und der Anodenelektrodenfilm 21 auf solch eine Weise ausgebildet, dass der zwischen dem Emitterelektrodenfilm 17 und dem Anodenelektrodenfilm 21 gelegene Grenzteilbereich ein gebogenes Muster aufweist, was die Länge des Grenzteilbereichs länger als die Länge des Grenzteilbereichs, der in einer geraden Linie ausgebildet ist, macht.
  • Wie oben beschrieben wurde, wird in der Halbleitervorrichtung SED die Zunahme der Ein-Spannung der Diode DI durch das an den Emitterelektrodenfilm 17 angelegte Vorspannungspotential unterdrückt, und folglich kann die Länge der Grenze zwischen dem Transistorbereich IR und dem Diodenbereich DR ohne Beeinflussung der Ein-Spannung der Diode DI länger gemacht werden.
  • Dadurch kann Wärme, die aufgrund des durch den IGBT (TR) fließenden Stroms im Transistorbereich IR erzeugt wird, zum Diodenbereich DR, wo kein Strom fließt, effizient abgestrahlt werden. Auf der anderen Seite kann Wärme, die aufgrund des durch die Diode DI fließenden Stroms im Diodenbereich DR erzeugt wird, zum Transistorbereich IR, wo kein Strom fließt, effizient abgestrahlt werden. Infolgedessen ist es möglich, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken, während der Wärmeabstrahleffekt gesteigert wird.
  • Dritte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer dritten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) in der Inverterschaltung einem ersten Teilbereich eines ersten Schaltelements und einem zweiten Teilbereich eines ersten Schaltelements, und die Diode DI in der Wandlerschaltung entspricht einem ersten Teilbereich eines ersten Diodenelements und einem zweiten Teilbereich eines ersten Diodenelements.
  • Wie in 13 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt.
  • Der Schutzringbereich 33 ist entlang der äußeren Peripherie des RC-IGBT-Chips 1 ausgebildet. Die Schutzringbereiche 33 umfassen einen ersten äußeren peripheren Teilbereich 33a und einen zweiten äußeren peripheren Teilbereich 33b, die sich beide in der X-Achsenrichtung erstrecken und durch einen Abstand in der Y-Achsenrichtung getrennt sind. Der erste äußere periphere Teilbereich 33a ist so angeordnet, dass er einem Emitterelektrodenfilm 17 (Transistorbereich IR) gegenüberliegt, und der zweite äußere Teilbereich 33b ist so angeordnet, dass er einem anderen Emitterelektrodenfilm 17 (Transistorbereich IR) gegenüberliegt. Der Diodenbereich DR ist zwischen einem Transistorbereich IR und einem anderen Transistorbereich IR angeordnet.
  • Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • Gemäß der oben beschriebenen Halbleitervorrichtung SED kann zusätzlich zum Effekt einer Unterdrückung einer Zunahme der Ein-Spannung der Diode DI, wie in der ersten Ausführungsform beschrieben wurde, der folgende Effekt erhalten werden.
  • Wenn die den RC-IGBT-Chip 1 enthaltende Halbleitervorrichtung SED für zum Beispiel eine Inverterschaltung verwendet wird, ist die Menge an Wärme, die im IGBT (TR) erzeugt wird, größer als die Menge an Wärme, die in der Diode DI erzeugt wird. Daher wird die Länge des Transistorbereichs IR, der dem Schutzringbereich 33 gegenüberliegt (dem ersten äußeren peripheren Teilbereich 33a oder dem zweiten äußeren peripheren Teilbereich 33b) größer als die Länge des Diodenbereichs DR gemacht, der dem Schutzringbereich 33 gegenüberliegt, was es möglich macht, die größere Menge an Wärme, die im Transistorbereich IR erzeugt wird, aus dem RC-IGBT-Chip 1 leicht abzustrahlen.
  • Wenn auf der anderen Seite die den RC-IGBT-Chip 1 enthaltende Halbleitervorrichtung SED für zum Beispiel eine Wandlerschaltung verwendet wird, ist die Menge an Wärme, die in der Diode DI erzeugt wird, größer als die Menge an Wärme, die im IGBT (TR) erzeugt wird. In diesem Fall wird, wie in 14 veranschaulicht ist, ist die Länge des Diodenbereichs DR, der dem Schutzringbereich 33 gegenüberliegt (dem ersten äußeren peripheren Teilbereich 33a oder dem zweiten äußeren peripheren Teilbereich 33b) länger als die Länge des Transistorbereichs IR gemacht, der dem Schutzringbereich 33 gegenüberliegt, was es möglich macht, die größere Menge an Wärme, die im Diodenbereich DR erzeugt wird, aus dem RC-IGBT-Chip 1 leicht abzustrahlen.
  • Im Fall der Inverterschaltung wird ferner in der Halbleitervorrichtung SED beispielsweise unter Berücksichtigung des Leistungsfaktors eines Induktionsmotors das Wärmeabstrahlvermögen der im Transistorbereich IR erzeugten Wärme im Allgemeinen auf etwa das Doppelte des Wärmeabstrahlvermögens der im Diodenbereich DR erzeugten Wärme ausgelegt. Folglich ist es, wie in 15 veranschaulicht ist, vorzuziehen, dass die Länge L1 des Transistorbereichs IR an einer Seite des RC-IGBT-Chips 1 auf 2/3 oder mehr der Länge L2 des ersten äußeren peripheren Teilbereichs 33a des Schutzringbereichs 33 eingestellt wird.
  • Auf der anderen Seite ist es im Fall der Wandlerschaltung vorzuziehen, dass die Länge L1 des Diodenbereichs DR an einer Seite des RC-IGBT-Chips 1, der eine größere Menge an Wärme erzeugt, auf 2/3 oder mehr der Länge L2 des ersten äußeren peripheren Teilbereichs 33a des Schutzringbereichs 33 eingestellt wird.
  • Vierte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer vierten Ausführungsform wird beschrieben. Wie in 16 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt. Der Schutzringbereich 33 ist entlang der äußeren Peripherie des RC-IGBT-Chips 1 ausgebildet.
  • Der Emitterelektrodenfilm 17 (Transistorbereich IR) liegt dem Schutzringbereich 33 gegenüber. Der Anodenelektrodenfilm 21 (Diodenbereich DR) liegt dem Schutzringbereich 33 nicht gegenüber. Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen, sofern sie nicht notwendig ist.
  • Gemäß der oben beschriebenen Halbleitervorrichtung SED kann zusätzlich zum Effekt einer Unterdrückung einer Zunahme der Ein-Spannung der Diode DI, wie in der ersten Ausführungsform beschrieben wurde, der folgende Effekt erhalten werden.
  • Der Schutzringbereich 33 ist entlang der äußeren Peripherie des RC-IGBT-Chips 1 ausgebildet, um einen Leckstrom zu verhindern. Der Emitterelektrodenfilm 17 (Transistorbereich IR) ist so angeordnet, dass er dem Schutzringbereich 33 gegenüberliegt; der Anodenelektrodenfilm 21 (Diodenbereich DR) ist aber nicht so angeordnet, dass er dem Schutzringbereich 33 gegenüberliegt.
  • Dadurch ist es möglich, zu verhindern, dass die Träger der Diode DI in den Schutzringbereich 33 fließen, um so zu verhindern, dass die Träger im Schutzringbereich 33 akkumuliert werden, was es möglich macht, die Erholungszeit der Diode DI zu verkürzen.
  • Fünfte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer fünften Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) einem dritten Teilbereich eines ersten Schaltelements und einem vierten Teilbereich eines ersten Schaltelements, und die Diode DI entspricht einem dritten Teilbereich eines ersten Diodenelements und einem vierten Teilbereich eines ersten Diodenelements.
  • Wie in 17 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt.
  • Falls die Breite eines Emitterelektrodenfilms 17 (Transistorbereich IR) mit W1 bezeichnet wird und die Breite eines anderen Emitterelektrodenfilms 17 (Transistorbereich IR) mit W3 bezeichnet wird, wird die Breite W1 breiter als die Breite W3 eingerichtet. Die Länge eines Emitterelektrodenfilms 17 (Transistorbereich IR), der die Breite W1 hat und dem Schutzringbereich 33 gegenüberliegt, ist länger als die Länge des anderen Emitterelektrodenfilms 17 (Transistorbereich IR), der die Breite W3 aufweist und dem Schutzringbereich 33 gegenüberliegt. Die Fläche eines Emitterelektrodenfilms 17 (Transistorbereich IR) ist größer als die Fläche des anderen Emitterelektrodenfilms 17 (Transistorbereich IR) eingerichtet.
  • Falls die Breite eines Diodenbereichs DR mit W2 bezeichnet wird und die Breite eines anderen Diodenbereichs DR mit W4 bezeichnet wird, wird die Breite W4 breiter als die Breite W2 eingerichtet. Die Länge eines Anodenelektrodenfilms 21 (Diodenbereich DR), der die Breite W4 hat und dem Schutzringbereich 33 gegenüberliegt, ist länger als die Länge des anderen Anodenelektrodenfilms 21 (Diodenbereich DR), der die Breite W4 hat und dem Schutzringbereich 33 gegenüberliegt. Die Fläche eines Anodenelektrodenfilms 21 (Diodenbereich DR) ist größer als die Fläche des anderen Anodenelektrodenfilms 21 (Diodenbereich DR) eingerichtet.
  • Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • Gemäß der oben beschriebenen Halbleitervorrichtung SED kann zusätzlich zum Effekt einer Unterdrückung einer Zunahme der Ein-Spannung der Diode DI, wie in der ersten Ausführungsform beschrieben wurde, der folgende Effekt erhalten werden.
  • Im RC-IGBT-Chip 1 ist die Länge eines Emitterelektrodenfilms 17 (Transistorbereich IR), der dem Schutzringbereich 33 gegenüberliegt, länger als die Länge eines anderen Emitterelektrodenfilms 17 (Transistorbereich IR), der dem Schutzringbereich 33 gegenüberliegt, eingerichtet. Darüber hinaus ist die Fläche eines Emitterelektrodenfilms 17 (Transistorbereich IR) größer als die Fläche des anderen Emitterelektrodenfilms 17 (Transistorbereich IR) eingerichtet.
  • Die Länge eines Anodenelektrodenfilms 21 (Diodenbereich DR), der dem Schutzringbereich 33 gegenüberliegt, ist länger als die Länge eines anderen Anodenelektrodenfilms 21 (Diodenbereich DR) eingerichtet, der dem Schutzringbereich 33 gegenüberliegt. Darüber hinaus ist die Fläche eines Anodenelektrodenfilms 21 (Diodenbereich DR) größer als die Fläche des anderen Anodenelektrodenfilms 21 (Diodenbereich DR) eingerichtet.
  • Folglich ist ein Emitterelektrodenfilm 17 (Transistorbereich IR), der eine größere Fläche (Breite W1) aufweist, in Bezug auf einen anderen Emitterelektrodenfilm 17 (Transistorbereich IR), der eine kleinere Fläche (Breite W2) aufweist, am Ende des RC-IGBT-Chips 1 gelegen und für eine Wärmeabstrahlung vorteilhaft. Der Anodenelektrodenfilm 21 (Diodenbereich DR), der eine größere Fläche hat (Breite W4), ist in Bezug auf einen anderen Anodenelektrodenfilm 21 (Diodenbereich DR), der eine kleine Fläche hat (Breite W3), am Ende des RC-IGBT-Chips 1 gelegen und für eine Wärmeabstrahlung vorteilhaft.
  • Während der Periode, in der ein Durchlassstrom durch die Diode DI fließt, nimmt somit der Durchlassspannungsabfall (Ein-Spannung) der Diode DI im anderen Diodenbereich DR mit einer kleineren Fläche zu, was es für den Durchlassstrom schwierig macht, durch die Diode DI im anderen Diodenbereich DR zu fließen. Dementsprechend nimmt der Strom zu, der durch die Diode DI in dem einen Diodenbereich DR mit einer größeren Fläche fließt.
  • Da der Diodenbereich DR mit einer größeren Fläche am Ende des RC-IGBT-Chips 1 angeordnet ist, ist es möglich, die Wärme, die durch den durch die Diode DI fließenden Durchlassstrom einschließlich des übermäßigen Durchlassstroms erzeugt wird, aus dem RC-IGBT-Chip 1 abzustrahlen. Das Gleiche gilt für den IGBT (TR).
  • Sechste Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) einem fünften Teilbereich eines ersten Schaltelements und einem sechsten Teilbereich eines ersten Schaltelements, und die Diode DI entspricht einem fünften Teilbereich eines ersten Diodenelements und einem sechsten Teilbereich eines ersten Diodenelements.
  • Wie in 18 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 in dem RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Der Transistorbereich IR und der Diodenbereich DR haben beispielsweise jeweils eine Breite in der Y-Achsenrichtung und erstrecken sich in der X-Achsenrichtung. Der RC-IGBT-Chip 1 ist auf einer Leiterplatte 49 montiert. Die Leiterplatte 49 ist in Kontakt mit dem rückseitigen Elektrodenfilm 25 (siehe 6) angeordnet.
  • Eine erste externe Verdrahtung 43 ist an einer Seite des RC-IGBT-Chips 1 als der Verdrahtungsleiter 41 angeordnet. Ein Emitterelektrodenfilm 17 (IGBT (TR)) und der andere Emitterelektrodenfilm 17 (IGBT (TR)) sind durch einen Draht 53 mit der ersten externen Verdrahtung 43 elektrisch verbunden. Der Draht 53 erstreckt sich in einer Richtung (Y-Achsenrichtung), die die Richtung kreuzt, in der sich der Bereich IR erstreckt.
  • Ein Anodenelektrodenfilm 21 (Diode DI) und der andere Anodenelektrodenfilm 21 (Diode DI) sind durch einen Draht 55 mit der ersten externen Verdrahtung 43 elektrisch verbunden. Der Draht 55 erstreckt sich in einer Richtung (Y-Achsenrichtung), die die Richtung kreuzt, in der sich der Diodenbereich DR erstreckt.
  • Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED wird während einer Periode, in der ein Durchlassstrom durch die Diode DI fließt, an den Emitterelektrodenfilm 17 des IGBT (TR) über den Draht 53 ein Potential angelegt, das der Potentialdifferenz entspricht, die durch die Impedanz des Drahts 55 zwischen der Diode DI und der ersten externen Verdrahtung 43 hervorgerufen wird, und das höher als das Potential des anderen Anodenelektrodenfilms 21 ist. Dadurch ist es verglichen mit dem Fall, in dem der Emitterelektrodenfilm 17 und der Anodenelektrodenfilm 21, die einander benachbart sind, durch einen Draht verbunden sind, möglich, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken.
  • Ferner sind die IGBTs (TR) durch den Draht 53 miteinander elektrisch verbunden. Die Dioden DI sind durch den Draht 55 miteinander elektrisch verbunden. Der Draht 53 erstreckt sich in einer Richtung, die die Richtung kreuzt, in der sich der Transistorbereich IR erstreckt. Der Draht 55 erstreckt sich in einer Richtung, die die Richtung kreuzt, in der sich der Diodenbereich DR erstreckt. Folglich sind die elektrische Verbindung zwischen den IGBTs (TR) und die elektrische Verbindung zwischen den Dioden DI jeweils im Wesentlichen die kürzeste. Infolgedessen ist es möglich, das Stromgleichgewicht zu verbessern.
  • Siebte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer siebten Ausführungsform wird beschrieben.
  • Wie in 19 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 in dem RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Der Transistorbereich IR und der Diodenbereich DR haben jeweils beispielsweise eine Breite in der Y-Achsenrichtung und erstrecken sich in der X-Achsenrichtung. Ein erster Teilbereich 43a einer ersten externen Verdrahtung, ein zweiter Teilbereich 43b einer ersten externen Verdrahtung und ein Verbindungsteilbereich 43c sind an einer Seite des RC-IGBT-Chips 1 als der Verdrahtungsleiter 41 angeordnet. Der erste Teilbereich 43a einer ersten externen Verdrahtung und der zweite Teilbereich 43b einer ersten externen Verdrahtung sind durch den Verbindungsteilbereich 43c miteinander verbunden.
  • Ein Emitterelektrodenfilm 17 (IGBT (TR)) und der andere Emitterelektrodenfilm 17 (IGBT (TR)) sind durch einen Draht 53 mit dem ersten Teilbereich 43a einer ersten externen Verdrahtung elektrisch verbunden. Der Draht 53 erstreckt sich in einer Richtung (Y-Achsenrichtung), die die Richtung kreuzt, in der sich der Transistorbereich IR erstreckt.
  • Ein Anodenelektrodenfilm 21 (Diode DI) und der andere Anodenelektrodenfilm 21 (Diode DI) sind durch einen Draht 55 mit dem zweiten Teilbereich 43b einer ersten externen Verdrahtung elektrisch verbunden. Der Draht 55 erstreckt sich in einer Richtung (Y-Achsenrichtung), die die Richtung kreuzt, in der sich der Diodenbereich DR erstreckt.
  • Da die anderen Konfigurationen die gleichen wie jene der in 5 und 6 oder 18 oder dergleichen veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED ist der Draht 53, der die IGBTs (TR) miteinander elektrisch verbindet, mit dem ersten Teilbereich 43a einer ersten externen Verdrahtung verbunden. Der Draht 55, der die Dioden DI miteinander elektrisch verbindet, ist mit dem zweiten Teilbereich 43b einer ersten externen Verdrahtung verbunden. Der erste Teilbereich 43a einer ersten externen Verdrahtung und der zweite Teilbereich 43b einer ersten externen Verdrahtung sind durch den Verbindungsteilbereich 43c miteinander verbunden.
  • Verglichen mit dem Fall, in dem die erste externe Verdrahtung 43 (siehe 18) angeordnet ist, ist es somit möglich, ein höheres Potential als das Potential des Anodenelektrodenfilms 21 an den Emitterelektrodenfilm 17 des IGBT (TR) anzulegen, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI effektiv zu unterdrücken.
  • Achte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer achten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) eines ersten RC-IGBT-Chips einem ersten Schaltelement, und dessen Diode DI entspricht einem ersten Diodenelement. Der IGBT (TR) eines zweiten RC-IGBT-Chips entspricht einem zweiten Schaltelement, und dessen Diode DI entspricht einem zweiten Diodenelement.
  • Wie in 20 veranschaulicht ist, sind ein erster RC-IGBT-Chip 1a und ein zweiter RC-IGBT-Chip 1b in der Halbleitervorrichtung SED als RC-IGBT-Chip 1 angeordnet. Ein Leiterplatte 49 ist so angeordnet, dass sie mit dem rückseitigen Elektrodenfilm 25 (siehe 6) jedes des ersten RC-IGBT-Chips 1a und des zweiten RC-IGBT-Chips 1b in Kontakt ist.
  • Ein Transistorbereich IR und ein Diodenbereich DR sind auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im ersten RC-IGBT-Chip 1a definiert. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt. Ein Transistorbereich IR und ein Diodenbereich DR sind auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im zweiten RC-IGBT-Chip 1b definiert. Ein Schutzringbereich 33 ist so ausgebildet, dass er den Transistorbereich IR und den Diodenbereich DR umgibt. Eine zweite externe Verdrahtung 45 ist an einer Seite des zweiten RC-IGBT-Chips 1b angeordnet.
  • Der Emitterelektrodenfilm 17 (IGBT (TR)) des ersten RC-IGBT-Chips 1a und der Anodenelektrodenfilm 21 (Diode (DI)) des zweiten RC-IGBT-Chips 1b sind durch einen Draht 52a mit der zweiten externen Verdrahtung 45 elektrisch verbunden. Der Anodenelektrodenfilm 21 (Diode DI) des ersten RC-IGBT-Chips 1a und der Emitterelektrodenfilm 17 (IGBT (TR)) des zweiten RC-IGBT-Chips 1b sind durch einen Draht 52b mit der zweiten externen Verdrahtung 45 elektrisch verbunden.
  • Das Gate-Pad 31 des ersten RC-IGBT-Chips 1a und das Gate-Pad 31 des zweiten RC-IGBT-Chips 1b sind durch einen Draht 57 elektrisch verbunden. Die anderen Konfigurationen sind die gleichen wie jene der in 5 und 6 oder 18 oder dergleichen veranschaulichten Halbleitervorrichtung SED, die gleichen Bauteile werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • Die Halbleitervorrichtung SED weist im Allgemeinen einen verhältnismäßig großen Strombetrag auf, der gesteuert werden soll. In diesem Fall kann eine Halbleitervorrichtung SED verwendet werden, in der eine Vielzahl von RC-IGBT-Chips 1 elektrisch parallel verbunden ist. In der oben beschriebenen Halbleitervorrichtung SED sind der erste RC-IGBT-Chip 1a und der zweite RC-IGBT-Chip 1b in der folgenden Art und Weise elektrisch parallel verbunden.
  • Der Emitterelektrodenfilm 17 des ersten RC-IGBT-Chips 1a und der Anodenelektrodenfilm 21 des zweiten RC-IGBT-Chips 1b sind durch den Draht 52a mit der zweiten externen Verdrahtung 45 elektrisch verbunden. Der Anodenelektrodenfilm 21 des ersten RC-IGBT-Chips 1a und der Emitterelektrodenfilm 17 des zweiten RC-IGBT-Chips 1b sind durch den Draht 52b mit der zweiten externen Verdrahtung 45 elektrisch verbunden.
  • In der oben beschriebenen Halbleitervorrichtung ist es zusätzlich zu den in der ersten Ausführungsform beschriebenen Effekten möglich, ein Stromgleichgewicht zu erreichen. Dies wird im Vergleich mit der Halbleitervorrichtung gemäß einem Vergleichsbeispiel beschrieben werden.
  • Wie in 21 veranschaulicht ist, ist in der Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel die Vielzahl von RC-IGBT-Chips 1 in der folgenden Weise elektrisch parallel verbunden. Der Emitterelektrodenfilm 17 des ersten RC-IGBT-Chips 1a und der Emitterelektrodenfilm 17 des zweiten RC-IGBT-Chips 1b sind durch die Drähte 153a und 153b mit der externen Verdrahtung 143 elektrisch verbunden.
  • Der Emitterelektrodenfilm 17 des ersten RC-IGBT-Chips 1a ist durch den Draht 153a mit dem Emitterelektrodenfilm 17 des zweiten RC-IGBT-Chips 1b elektrisch verbunden. Der Emitterelektrodenfilm 17 des zweiten RC-IGBT-Chips 1b ist durch den Draht 153b mit der externen Verdrahtung 143 elektrisch verbunden. Die Größe des Drahts 153b ist größer als die Größe des Drahts 153a eingerichtet.
  • Der Anodenelektrodenfilm 21 des ersten RC-IGBT-Chips 1a und der Anodenelektrodenfilm 21 des zweiten RC-IGBT-Chips 1b sind durch Drähte 155a und 115b mit der externen Verdrahtung 143 elektrisch verbunden.
  • Der Anodenelektrodenfilm 21 des ersten RC-IGBT-Chips 1a ist durch den Draht 155a mit dem Anodenelektrodenfilm 21 des zweiten RC-IGBT-Chips 1b elektrisch verbunden. Der Anodenelektrodenfilm 21 des zweiten RC-IGBT-Chips 1b ist durch den Draht 155b mit der externen Verdrahtung 143 elektrisch verbunden. Die Größe des Drahts 155b ist größer als die Größe des Drahts 155a eingerichtet.
  • In der Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel fließt insbesondere ein Strom von einem IGBT (TR) des ersten RC-IGBT-Chips 1a und einem IGBT (TR) des zweiten RC-IGBT-Chips 1b durch den Draht 153b, und ein Strom von einem IGBT (TR) des ersten RC-IGBT-Chips 1a fließt durch den Draht 153a. Somit wird der Ausgleich einer Zeitvariation (di/dt) des Stroms verschlechtert, der durch jeden der zwei IGBTs (TR) fließt, die elektrisch parallel verbunden sind.
  • Verglichen mit der Halbleitervorrichtung SEC gemäß dem Vergleichsbeispiel sind in der Halbleitervorrichtung SED gemäß der achten Ausführungsform der Emitterelektrodenfilm 17 des RC-IGBT-Chips 1a und der Anodenelektrodenfilm 21 des zweiten RC-IGBT-Chips 1b durch den Draht 52a mit der zweiten externen Verdrahtung 45 elektrisch verbunden. Der Anodenelektrodenfilm 21 des ersten RC-IGBT-Chips 1a und der Emitterelektrodenfilm 17 des zweiten RC-IGBT-Chips 1b sind durch den Draht 52b mit der zweiten externen Verdrahtung 45 elektrisch verbunden.
  • Dadurch fließt ein Strom von einem IGBT (TR) des ersten RC-IGBT-Chips 1a durch den Draht 52a, und ein Strom von einem IGBT (TR) des zweiten RC-IGBT-Chips 1b fließt durch den Draht 52b. Infolgedessen kann der Ausgleich einer Zeitvariation (di/dt) des Stroms, der durch jeden der zwei IGBTs (TR) fließt, die elektrisch parallel verbunden sind, verglichen mit der Halbleitervorrichtung SED gemäß dem Vergleichsbeispiel verbessert werden.
  • Neunte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer neunten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform entspricht der IGBT (TR) des ersten RC-IGBT-Chips einem ersten Schaltelement, und die Diode DI des ersten RC-IGBT-Chips entspricht einem ersten Diodenelement. Der IGBT (TR) des zweiten RC-IGBT-Chips entspricht einem zweiten Schaltelement, und die Diode DI des zweiten RC-IGBT-Chips entspricht einem zweiten Diodenelement.
  • In der ersten Ausführungsform und dergleichen ist eine Neutralpunkt-Klemmschaltung als ein Beispiel der 3-Pegel-Inverterschaltung angegeben. In der vorliegenden Ausführungsform wird als anderes Beispiel der 3-Pegel-Inverterschaltung ein 3-Pegel-Inverterschaltung vom Neutralpunkt schaltenden Typ beschrieben.
  • 22 veranschaulicht eine 3-Pegel-Inverterschaltung vom Neutralpunkt schaltenden Typ. Wie in 22 veranschaulicht ist, umfasst die 3-Pegel-Inverterschaltung vom Neutralpunkt schaltenden Typ vier IGBTs (TR5, TR6, TR7 und TR8) und vier Dioden (DI7, DI8, DI9 und DI10).
  • Der IGBT (TR (TR5)) und die Diode DI (DI7) sind im ersten RC-IGBT-Chip 1c ausgebildet. Der IGBT (TR (TR6)) und die Diode DI (DI8) sind im zweiten RC-IGBT-Chip 1d ausgebildet.
  • Wie in 23 veranschaulicht ist, sind der Emitterelektrodenfilm 17 des IGBT (TR (TR5)) des ersten RC-IGBT-Chips 1c und der Anodenelektrodenfilm 21 der Diode DI (DI8) des zweiten RC-IGBT-Chips 1d durch einen Draht 52a elektrisch verbunden. Der Anodenelektrodenfilm 21 der Diode DI (DI7) des ersten RC-IGBT-Chips 1c und der Emitterelektrodenfilm 17 des IGBT (TR6) des zweiten RC-IGBT-Chips 1d sind durch einen Draht 52b elektrisch verbunden. Obgleich in 23 nicht dargestellt sind in der Halbleitervorrichtung SED der IGBT (TR6), der IGBT (TR8), die Diode DI9 und die Diode DI10 ebenfalls vorgesehen.
  • Ähnlich der Neutralpunkt-Klemmschaltung wird in der 3-Pegel-Inverterschaltung vom Neutralpunkt schaltenden Typ, wenn der IGBT (TR) eingeschaltet wird, während ein Durchlassstrom durch die Diode DI im RC-IGBT-Chip 1 fließt, ein Kanal ausgebildet. Ein Beispiel dieses Zustands ist in 24 veranschaulicht. 24 veranschaulicht, dass, wenn der IGBT (TR5) beispielsweise während einer Periode eingeschaltet wird, in der der IGBT (TR6) konstant EIN gehalten wird und ein Durchlassstrom durch die Diode DI7 fließt, ein Kanal ausgebildet.
  • Wie in 25 veranschaulicht ist, fließt in diesem Zustand der Strom in der 3-Pegel-Inverterschaltung nacheinander durch den IGBT (TR6) und die Diode DI7, wie durch die dicke durchgezogene Linie veranschaulicht ist. Zu dieser Zeit nimmt das Potential auf der Anodenseite der Diode DI8, die mit dem IGBT (TR6) elektrisch verbunden ist, um einen Betrag (repräsentiert durch Symbol +) entsprechend der Ein-Spannung (VCEsat) des IGBT (TR6) zu.
  • Da durch die Diode DI8 kein Strom fließt, ist sie in einem schwebenden Zustand. Folglich tritt aufgrund eines elektrischen Feldes in der Verarmungsschicht oder dergleichen eine Potentialdifferenz zwischen der Kathode und der Anode der Diode DI8 auf, und das Potential (repräsentiert durch Symbol ++) auf der Anodenseite der Diode DI8 wird höher als das Potential (repräsentiert durch Symbol +) auf der Kathodenseite der Diode DI8.
  • Dadurch ist es möglich, zu verhindern, dass die in die Diode DI7 injizierten Löcher in den Kanal des IGBT (TR5) fließen, der eingeschaltet ist. Infolgedessen kann eine Zunahme der Ein-Spannung des ersten Diodenelements unterdrückt werden.
  • Außerdem kann die Länge der Grenze zwischen dem Transistorbereich IR und dem Diodenbereich DR, wie in 23 veranschaulicht ist, eine Zunahme der Durchlassspannung (engl.: on-state voltage) der Diode DI ohne Beeinflussung der Durchlassspannung unterdrücken, während der Wärmeabstrahleffekt aufrecht erhalten wird.
  • Zehnte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform wird beschrieben.
  • Wie in 26 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein erster Teilbereich 43a einer ersten externen Verdrahtung, ein zweiter Teilbereich 43b einer ersten externen Verdrahtung, ein Verbindungsteilbereich 43c und Messwiderstände 63 und 65 sind an einer Seite des RC-IGBT-Chips 1 als der Verdrahtungsleiter angeordnet. Der Messwiderstand 63 ist zwischen dem ersten Teilbereich 43a einer ersten externen Verdrahtung und dem Verbindungsteilbereich 43c angeordnet. Der Messwiderstand 65 ist zwischen dem zweiten Teilbereich 43b einer ersten externen Verdrahtung und dem Verbindungsteilbereich 43c angeordnet.
  • Da die anderen Konfigurationen die gleichen wie jene der in 19 veranschaulichten Halbleitervorrichtung SED sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED ist der Draht 53, der die IGBTs (TR) miteinander elektrisch verbindet, mit dem ersten Teilbereich 43a einer ersten externen Verdrahtung verbunden, und der Draht 55, der die Dioden DI miteinander elektrisch verbindet, ist mit dem zweiten Teilbereich 43b einer ersten externen Verdrahtung verbunden. Der erste Teilbereich 43a einer ersten externen Verdrahtung und der zweite Teilbereich 43b einer ersten externen Verdrahtung sind zusätzlich zum Verbindungsteilbereich 43c durch die Messwiderstände 63 und 65 als der Messwiderstand 61 miteinander verbunden.
  • Verglichen mit dem Fall, in dem die erste externe Verdrahtung 43 angeordnet ist, ist es somit möglich, ein viel höheres Potential als das Potential des Anodenelektrodenfilms 21 an den Emitterelektrodenfilm 17 des IGBT (TR) anzulegen, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI effektiver zu unterdrücken.
  • Elfte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer elften Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform wird ein erstes Beispiel einer Halbleitervorrichtung beschrieben, die einen Emitterelektrodenfilm und einen Anodenelektrodenfilm enthält, die integriert sind, und in einer Drahtverbindung gekennzeichnet ist. Der IGBT (TR) entspricht einem Schaltelement, und die Diode DI entspricht einem Diodenelement.
  • Wie in 27, 28 und 29 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein IGBT (TR) ist im Transistorbereich IR ausgebildet. Eine Diode DI ist im Diodenbereich DR ausgebildet. Ein Emitter/Anodenelektrodenfilm 71 ist in Kontakt mit sowohl der Emitterschicht 15 als auch der Anodenschicht 5 ausgebildet.
  • Ein Draht 59 ist mit dem Emitter/Anodenelektrodenfilm 71 so verbunden, dass er einen Teilbereich, wo der Transistorbereich IR angeordnet ist, und einen Teilbereich, wo der Diodenbereich DR angeordnet ist, überbrückt. Der Draht 59 ist mit einem Leiterbauteil 48 verbunden. Der Draht 59 ist mit dem Emitter/Anodenelektrodenfilm 71 an einer Position verbunden, die durch einen Abstand von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR beabstandet ist.
  • Konkret ist, wie in 29 veranschaulicht ist, die Position, an der der Draht 59 mit einem Teilbereich des Emitter/Anodenelektrodenfilms 71, wo der Diodenbereich DR angeordnet ist, verbunden ist, durch einen Abstand LW von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR beabstandet. Falls die Dicke der (n-)-Schicht 3, die als die intrinsische Halbleiterschicht in der Diode DI dient, mit LT bezeichnet wird, wird der Abstand LW größer als die Dicke LT eingerichtet.
  • Die zweite Hauptoberfläche 2b des RC-IGBT-Chips 1 ist durch ein Lötmetall 47 an die Leiterplatte 49 gebondet. Die anderen Konfigurationen sind die gleichen wie jene der in 5 und 6 oder dergleichen veranschaulichten Halbleitervorrichtung SED, die gleichen Bauteile werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED ist der Emitter/Anodenelektrodenfilm 71 in Kontakt mit sowohl der Emitterschicht 15 als auch der Anodenschicht 5 angeordnet. Beispielsweise ist ein Aluminiumfilm als der Emitter/Anodenelektrodenfilm 71 aufgebracht. Aluminium ist eines der Materialien, die einen Strom leicht genug hindurchfließen lassen. Da der auf die Halbleitervorrichtung SED aufgebrachte Aluminiumfilm verhältnismäßig dünn ist, wird, wenn ein großer Strom durch den Aluminiumfilm fließt, ein Widerstand in der Oberflächenrichtung des Aluminiumfilms erzeugt.
  • Im Diodenbereich DR ist der Draht 59 mit dem Emitter/Anodenelektrodenfilm 71 an einer Position verbunden, die von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR durch einen Abstand LW, der größer als die Dicke LT der (n-)-Schicht 3 ist, beabstandet ist.
  • Wenn ein Durchlassstrom durch die Diode DI fließt, wird folglich wegen des Widerstands in der Oberflächenrichtung des Emitter/Anodenelektrodenfilms 71 die Anzahl an Trägern, die in einen Bereich CR in der (n-)-Schicht 3 injiziert werden, der zwischen der Position, wo der Draht 59 verbunden ist, und der Grenze BN gelegen ist, kleiner als die Anzahl an Trägern, die in den Teilbereich der (n-)-Schicht 3 unmittelbar unter dem Draht 59 injiziert werden.
  • Selbst wenn der IGBT (TR) während der Periode eingeschaltet wird, in der der Durchlassstrom durch die Diode DI fließt, und dadurch ein Kanal im IGBT (TR) ausgebildet wird, ist es daher möglich, den Betrag an Trägern, die in den Kanal fließen, zu reduzieren, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI zu unterdrücken. Außerdem ist es auch möglich, den Wärmeabstrahleffekt durch den Emitter/Anodenelektrodenfilm 71 in Kontakt mit sowohl der Emitterschicht 15 als auch der Anodenschicht 5 sicherzustellen.
  • Zwölfte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer zwölften Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform wird ein Beispiel beschrieben, in welchem die Drahtverbindung modifiziert ist. Ein IGBT (TR) entspricht einem ersten Teilbereich eines Schaltelements und einem zweiten Teilbereich eines Schaltelements. Eine Diode DI entspricht einem ersten Teilbereich eines Diodenelements und einem zweiten Teilbereich eines Diodenelements.
  • Wie in 30 und 31 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein IGBT (TR) ist im Transistorbereich IR ausgebildet. Eine Diode DI ist im Diodenbereich DR ausgebildet. Ein Emitter/Anodenelektrodenfilm 71 ist in Kontakt mit sowohl der Emitterschicht 15 als auch der Anodenschicht 5 ausgebildet.
  • Im Emitter/Anodenelektrodenfilm 71 sind ein Teilbereich, wo ein Transistorbereich IR angeordnet ist, und ein Teilbereich, wo ein anderer Transistorbereich IR angeordnet ist, durch einen Draht 53 verbunden. Der Draht 53 ist mit einem Leiterbauteil 48 verbunden.
  • Im Emitter/Anodenelektrodenfilm 71 sind ein Teilbereich, wo ein Diodenbereich DR angeordnet ist, und ein Teilbereich, wo ein anderer Diodenbereich DR angeordnet ist, durch einen Draht 55 verbunden. Im Diodenbereich DR ist der Draht 55 mit dem Emitter/Anodenelektrodenfilm 71 an einer Position verbunden, die von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR durch einen Abstand LW, der größer als die Dicke LT der (n-)-Schicht 3 ist, beabstandet ist (siehe 29).
  • Da die anderen Konfigurationen die gleichen wie jene der in 27 und 28 veranschaulichten Halbleitervorrichtung sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED sind der IGBT (TR) und die Diode DI, die einander benachbart sind, nicht direkt durch einen Draht miteinander verbunden, sondern sind durch den Draht 53, das Leiterbauteil 48 und den Draht 55 miteinander elektrisch verbunden. Infolgedessen ist verglichen mit der in der elften Ausführungsform beschriebenen Halbleitervorrichtung SED das Potential auf der Emitterseite des IGBT (TR) aufgrund der Potentialdifferenz, die durch die Impedanz des Drahts 55 verursacht wird, geringfügig erhöht.
  • Wenn der IGBT (TR) während einer Periode eingeschaltet wird, in der ein Durchlassstrom durch die Diode DI fließt, und dadurch ein Kanal im IGBT (TR) ausgebildet wird, ist es folglich möglich, den Betrag an Trägern, die von der (n-)-Schicht 3 in den Kanal fließen, weiter zu reduzieren, was es möglich macht, eine Zunahme der Ein-Spannung der Diode DI effektiv zu unterdrücken.
  • Dreizehnte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform wird ein anderes Beispiel beschrieben, in welchem die Drahtverbindung modifiziert ist. Der IGBT (TR) entspricht einem dritten Teilbereich eines Schaltelements und einem vierten Teilbereich eines Schaltelements. Die Diode DI entspricht einem dritten Teilbereich eines Diodenelements und einem vierten Teilbereich eines Diodenelements.
  • Wie in 32 und 33 veranschaulicht ist, sind ein Transistorbereich IR und ein Diodenbereich DR auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED definiert. Ein IGBT (TR) ist im Transistorbereich IR ausgebildet. Eine Diode DI ist im Diodenbereich DR ausgebildet. Ein Emitter/Anodenelektrodenfilm 71 ist in Kontakt mit sowohl der Emitterschicht 15 als auch der Anodenschicht 5 ausgebildet.
  • Im Emitter/Anodenelektrodenfilm 71 sind ein Teilbereich, wo ein Transistorbereich IR angeordnet ist, und ein Teilbereich, wo ein Diodenbereich DR angeordnet ist, durch einen Draht 59 verbunden. Der Draht 59 ist mit einem Leiterbauteil 48 verbunden.
  • Im Emitter/Anodenelektrodenfilm 71 sind ein Teilbereich, wo der andere Diodenbereich DR angeordnet ist, und ein Teilbereich, wo der andere Transistorbereich IR angeordnet ist, durch einen Draht 59 verbunden. Der Draht 59 ist mit dem Leiterbauteil 48 verbunden.
  • Im Diodenbereich DR ist der Draht 59 mit dem Emitter/Anodenelektrodenfilm 71 an einer Position verbunden, die von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR durch einen Abstand LW, der größer als die Dicke LT der (n-)-Schicht 3 ist, beabstandet ist (siehe 29).
  • Da die anderen Konfigurationen die gleichen wie jene der in 27 und 28 veranschaulichten Halbleitervorrichtung sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • Gemäß der oben beschriebenen Halbleitervorrichtung SED kann zusätzlich zu den in der elften Ausführungsform beschriebenen Effekten der folgende Effekt erhalten werden. Der Draht 59 ist mit einem Teilbereich des Emitter/Anodenelektrodenfilms 71, wo ein Transistorbereich IR angeordnet ist, und dessen Teilbereich, wo ein Diodenbereich DR angeordnet ist, verbunden und ist auch mit dem Leiterbauteil 48 verbunden.
  • Der Draht 59 ist ferner mit einem Teilbereich des Emitter/Anodenelektrodenfilms 71, wo der andere Diodenbereich DR angeordnet ist, und dessen Teilbereich, wo der andere Transistorbereich IR angeordnet ist, verbunden und ist ebenfalls mit dem Leiterbauteil 48 verbunden.
  • Folglich fließt kein Strom zur gleichen Zeit durch den IGBT (TR) und die Diode DI. Deshalb fließt nur ein Strom von einem IGBT (TR) oder von einer Diode DI in jedem Draht 59. Verglichen mit dem Fall, in dem beispielsweise ein Strom von zwei IGBTs (TRs) durch einen Draht fließt, ist der Strom gut ausgeglichen.
  • Vierzehnte Ausführungsform
  • Eine Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform wird eine Halbleitervorrichtung beschrieben, die ermöglicht, dass ein Draht mit einer gewünschten Position in einem Emitter/Anodenelektrodenfilm verbunden wird.
  • Wie in 34 und 35 veranschaulicht ist, ist zum Beispiel ein Polyimidfilm 81 auf der ersten Hauptoberfläche 2a des Halbleitersubstrats 2 im RC-IGBT-Chip 1 der Halbleitervorrichtung SED ausgebildet. Der Polyimidfilm 81 ist mit einer Öffnung ausgebildet, um den Emitter/Anodenelektrodenfilm 71 an einer Position freizulegen, mit der der Draht 51 verbunden werden soll.
  • Da die anderen Konfigurationen die gleichen wie jene der in 27 und 28 veranschaulichten Halbleitervorrichtung sind, werden die gleichen Bauteile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt, sofern sie nicht notwendig ist.
  • In der oben beschriebenen Halbleitervorrichtung SED ist der Polyimidfilm 81 so ausgebildet, dass er den Emitter/Anodenelektrodenfilm 71 bedeckt. Der Polyimidfilm 81 ist mit einer Öffnung zum Freilegen des Emitter/Anodenelektrodenfilms 71 ausgebildet. Die Öffnung ist an einer Position ausgebildet, mit der Draht 51 verbunden werden soll. Dadurch ist es möglich, sicherzustellen, dass der Draht 51 mit der Position (siehe 29) verbunden wird, die durch einen Abstand LW von der Grenze BN zwischen dem Transistorbereich IR und dem Diodenbereich DR beabstandet ist (siehe 29).
  • Man beachte, dass die in den Ausführungsformen beschriebenen Halbleitervorrichtungen nach Bedarf kombiniert werden können.
  • Es sollte sich verstehen, dass die hierin offenbarten Ausführungsform zum Zwecke einer Veranschaulichung und Beschreibung präsentiert, aber in allen Aspekten nicht eingeschränkt wurden. Es ist beabsichtigt, dass der Umfang der vorliegenden Offenbarung nicht auf die obige Beschreibung beschränkt, sondern durch den Umfang der Ansprüche definiert ist und alle Modifikationen umfasst, die in Bedeutung und Umfang den Ansprüchen äquivalent sind.
  • Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann als Leistungs-Halbleitervorrichtung effektiv genutzt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2018/225571 [0002]
    • JP 2012050065 [0002]
    • JP 2011210800 [0002]
    • JP 2016072359 [0002]

Claims (18)

  1. Halbleitervorrichtung, aufweisend: eine Halbleiterchip-Einheit, die einen ersten Halbleiterchip (1, 1a, 1b, 1c, 1d) enthält, der eine erste Hauptoberfläche (2a) und eine zweite Hauptoberfläche (2b) aufweist, die einander gegenüberliegen, wobei ein erstes Schaltelement (TR) in einem ersten Elementbereich (IR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist, und ein erstes Diodenelement (DI) in einem zweiten Elementbereich (DR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist, wobei das erste Schaltelement (TR) umfasst: eine erste Emitterschicht (15), auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; eine erste Kollektorschicht (19), die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet ist; eine erste Gateelektrode (13), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; und einen ersten Elektrodenfilm (17), der in Kontakt mit der ersten Emitterschicht (15) ausgebildet ist, wobei das erste Diodenelement (DI) umfasst: eine erste Anodenschicht (5), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; eine erste Kathodenschicht (23), die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet ist; und einen zweiten Elektrodenfilm (21), der in Kontakt mit der ersten Anodenschicht (5) ausgebildet ist, wobei der erste Elektrodenfilm (17) in dem ersten Schaltelement (TR) und der zweite Elektrodenfilm (21) in dem ersten Diodenelement (DI) durch einen Abstand voneinander getrennt sind, wobei die Halbleitervorrichtung ferner einen Verdrahtungsleiter (41) aufweist, der einen Teilbereich enthält, der den ersten Elektrodenfilm (17) und den zweiten Elektrodenfilm (21) elektrisch verbindet, und eine Impedanz (27, 29) aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der erste Elektrodenfilm (17) und der zweite Elektrodenfilm (21) auf solch eine Weise ausgebildet sind, dass ein Teilbereich, der zwischen dem ersten Elektrodenfilm (17) und dem zweiten Elektrodenfilm (21), die durch den Abstand voneinander getrennt sind, gelegen ist, ein gebogenes Muster aufweist.
  3. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend einen Schutzringbereich (33), der entlang einer äußeren Peripherie des ersten Halbleiterchips (1) so ausgebildet ist, dass er den ersten Elementbereich (IR) und den zweiten Elementbereich (DR) umgibt, wobei der Schutzringbereich (33) einen ersten äußeren peripheren Teilbereich (33a) und einen zweiten äußeren peripheren Teilbereich (33b) umfasst, die sich beide in einer ersten Richtung erstrecken und mit einem Abstand dazwischen in einer zweiten Richtung, die die erste Richtung kreuzt, einander gegenüberliegen, der erste Elementbereich (IR) einen ersten Teilbereich (IR) eines ersten Elementbereichs und einen zweiten Teilbereich (IR) eines ersten Elementbereichs umfasst, der erste Teilbereich (IR) eines ersten Elementbereichs mit einen ersten Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der zweite Teilbereich (IR) eines ersten Elementbereichs mit einen zweiten Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der erste Teilbereich (TR) eines ersten Schaltelements einen ersten Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, der zweite Teilbereich (TR) eines ersten Schaltelements einen zweiten Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, der erste Teilbereich (17) eines ersten Elektrodenfilms so angeordnet ist, dass er dem ersten äußeren peripheren Teilbereich (33a) entlang der ersten Richtung gegenüberliegt, der zweite Teilbereich (17) eines ersten Elektrodenfilms so angeordnet ist, dass er dem zweiten äußeren peripheren Teilbereich (33b) entlang der ersten Richtung gegenüberliegt, und der zweite Elektrodenfilm (21) zwischen dem ersten Teilbereich (17) eines ersten Elektrodenfilms und dem zweiten Teilbereich (17) eines ersten Elektrodenfilms angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei wenn die Länge des ersten äußeren peripheren Teilbereichs (33a) in der ersten Richtung als eine erste Länge (L2) eingerichtet ist und die Länge des ersten Teilbereichs (17) eines ersten Elektrodenfilms in der ersten Richtung als eine zweite Länge (L1) eingerichtet ist, die zweite Länge (L1) 2/3 oder mehr der ersten Länge (L2) beträgt.
  5. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend einen Schutzringbereich (33), der entlang einer äußeren Peripherie des ersten Halbleiterchips (1) so ausgebildet ist, dass er den ersten Elementbereich (IR) und den zweiten Elementbereich (DR) umgibt, wobei der Schutzringbereich (33) einen ersten äußeren peripheren Teilbereich (33a) und einen zweiten äußeren peripheren Teilbereich (33b) umfasst, die sich beide in einer ersten Richtung erstrecken und mit einem Abstand dazwischen in einer die erste Richtung kreuzenden zweiten Richtung einander gegenüberliegen, der zweite Elementbereich (DR) einen ersten Teilbereich (DR) eines zweiten Elementbereichs und einen zweiten Teilbereich (DR) eines zweiten Elementbereichs umfasst, der erste Teilbereich (DR) eines zweiten Elementbereichs mit einem ersten Teilbereich (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der zweite Teilbereich (DR) eines zweiten Elementbereichs mit einem zweiten Teilbereich (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der erste Teilbereich (DI) eines ersten Diodenelements einen ersten Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, der zweite Teilbereich (DI) eines ersten Diodenelements einen zweiten Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, der erste Teilbereich (21) eines zweiten Elektrodenfilms so angeordnet ist, dass er dem ersten äußeren peripheren Teilbereich (33a) entlang der ersten Richtung gegenüberliegt, der zweite Teilbereich (21) eines zweiten Elektrodenfilms so angeordnet ist, dass er dem zweiten äußeren peripheren Teilbereich (33b) entlang der ersten Richtung gegenüberliegt, und der erste Elektrodenfilm (17) zwischen dem ersten Teilbereich (21) eines zweiten Elektrodenfilms und dem zweiten Teilbereich (21) eines zweiten Elektrodenfilms angeordnet ist.
  6. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend einen Schutzringbereich (33), der entlang einer äußeren Peripherie des ersten Halbleiterchips (1) so ausgebildet ist, dass er den ersten Elementbereich (IR) und den zweiten Elementbereich (DR) umgibt, wobei der zweite Elektrodenfilm (21) dem Schutzringbereich (33) nicht gegenüberliegt, und der erste Elektrodenfilm (17) dem Schutzringbereich (33) gegenüberliegt.
  7. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend einen Schutzringbereich (33), der entlang einer äußeren Peripherie des ersten Halbleiterchips (1) so ausgebildet ist, dass er den ersten Elementbereich (IR) und den zweiten Elementbereich (DR) umgibt, wobei der erste Elementbereich (IR) einen dritten Teilbereich (IR) eines ersten Elementbereichs und einen vierten Teilbereich (IR) eines ersten Elementbereichs umfasst, der dritte Teilbereich (IR) eines ersten Elementbereichs mit einem dritten Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der vierte Teilbereich (IR) eines ersten Elementbereichs mit einem vierten Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der dritte Teilbereich (TR) eines ersten Schaltelements einen dritten Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, der vierte Teilbereich (TR) eines ersten Schaltelements einen vierten Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, wenn die Länge eines Teilbereichs des dritten Teilbereichs (17) eines ersten Elektrodenfilms, der dem Schutzringbereich (33) gegenüberliegt, als eine erste Länge (W1) eingerichtet ist und die Länge eines Teilbereichs des vierten Teilbereichs (17) eines ersten Elektrodenfilms, der dem Schutzringbereich (33) gegenüberliegt, als eine zweite Länge (W3) eingerichtet ist, die erste Länge (W1) länger als die zweite Länge (W3) ist, und eine Fläche des dritten Teilbereichs (17) eines ersten Elektrodenfilms so eingerichtet ist, dass sie größer als eine Fläche des vierten Teilbereichs (17) eines ersten Elektrodenfilms ist.
  8. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend einen Schutzringbereich (33), der entlang einer äußeren Peripherie des ersten Halbleiterchips (1) so ausgebildet ist, dass er den ersten Elementbereich (IR) und den zweiten Elementbereich (DR) umgibt, wobei der zweite Elementbereich (DR) einen dritten Teilbereich (DR) eines zweiten Elementbereichs und einen vierten Teilbereich (DR) eines zweiten Elementbereichs umfasst, der dritte Teilbereich (DR) eines zweiten Elementbereichs mit einem dritten Teilbereich (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der vierte Teilbereich (DR) eines zweiten Elementbereichs mit einem vierten Teilbereich (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der dritte Teilbereich (DI) eines ersten Diodenelements einen dritten Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, der vierte Teilbereich (DI) eines ersten Diodenelements einen vierten Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, wenn die Länge eines Teilbereichs des dritten Teilbereichs (21) eines zweiten Elektrodenfilms, der dem Schutzringbereich (33) gegenüberliegt, als eine dritte Länge (W4) eingerichtet ist und die Länge eines Teilbereichs des vierten Teilbereichs (21) eines zweiten Elektrodenfilms, der dem Schutzringbereich (33) gegenüberliegt, als eine vierte Länge (W2) eingerichtet ist, die dritte Länge (W4) länger als die vierte Länge (W2) ist, und eine Fläche des dritten Teilbereichs (21) eines zweiten Elektrodenfilms so eingerichtet ist, dass sie größer als eine Fläche des vierten Teilbereichs (21) eines zweiten Elektrodenfilms ist.
  9. Halbleitervorrichtung nach Anspruch 1, wobei der erste Elementbereich (IR) einen fünften Teilbereich (IR) eines ersten Elementbereichs und einen sechsten Teilbereich (IR) eines ersten Elementbereichs umfasst, der fünfte Teilbereich (IR) eines ersten Elementbereichs mit einem fünften Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der sechste Teilbereich (IR) eines ersten Elementbereichs mit einem sechsten Teilbereich (TR) eines ersten Schaltelements als das erste Schaltelement (TR) ausgebildet ist, der fünfte Teilbereich (TR) eines ersten Schaltelements einen fünften Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, der sechste Teilbereich (TR) eines ersten Schaltelements einen sechsten Teilbereich (17) eines ersten Elektrodenfilms als den ersten Elektrodenfilm (17) enthält, der zweite Elementbereich (DR) einen fünften Teilbereich (DR) eines zweiten Elementbereichs und einen sechsten Teilbereich (DR) eines zweiten Elementbereichs umfasst, der fünfte Teilbereich (DR) eines zweiten Elementbereichs mit einem fünften Teilbereichs (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der sechste Teilbereich (DR) eines zweiten Elementbereichs mit einem sechsten Teilbereich (DI) eines ersten Diodenelements als das erste Diodenelement (DI) ausgebildet ist, der fünfte Teilbereich (DI) eines ersten Diodenelements einen fünften Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, der sechste Teilbereich (DI) eines ersten Diodenelements einen sechsten Teilbereich (21) eines zweiten Elektrodenfilms als den zweiten Elektrodenfilm (21) enthält, der fünfte Teilbereich (17) eines ersten Elektrodenfilms, der sechste Teilbereich (17) eines ersten Elektrodenfilms, der fünfte Teilbereich eines zweiten Elektrodenfilms (21) und der sechste Teilbereich (21) eines zweiten Elektrodenfilms sich alle in einer ersten Richtung erstrecken und entlang einer die erste Richtung kreuzenden zweiten Richtung angeordnet sind, der Verdrahtungsleiter (41) umfasst: eine erste externe Verdrahtung (43); einen ersten Draht (53), der den fünften Teilbereich (17) eines ersten Elektrodenfilms und den sechsten Teilbereich (17) eines ersten Elektrodenfilms mit der ersten externen Verdrahtung (43) entlang der zweiten Richtung elektrisch verbindet; und einen zweiten Draht (55), der den fünften Teilbereich (21) eines zweiten Elektrodenfilms und den sechsten Teilbereich (21) eines zweiten Elektrodenfilms mit der ersten externen Verdrahtung (43) entlang der zweiten Richtung elektrisch verbindet.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die erste externe Verdrahtung (43) umfasst: einen ersten Teilbereich (43a) einer ersten externen Verdrahtung; einen zweiten Teilbereich (43b) einer ersten externen Verdrahtung; und einen Verbindungsteilbereich (43c), der den ersten Teilbereich (43a) einer ersten externen Verdrahtung und den zweiten Teilbereich (43b) einer ersten externen Verdrahtung verbindet, der erste Draht (53) mit dem ersten Teilbereich (43a) einer ersten externen Verdrahtung verbunden ist, und der zweite Draht (55) mit dem zweiten Teilbereich (43b) einer ersten externen Verdrahtung verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei ein Messwiderstand (61) zwischen den ersten Teilbereich (43a) einer ersten externen Verdrahtung und den zweiten Teilbereich (43b) einer ersten externen Verdrahtung geschaltet ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei eine Halbleiterchip-Einheit einen zweiten Halbleiterchip (1, 1b) enthält, der eine dritte Hauptoberfläche (2a) und eine vierte Hauptoberfläche (2b) aufweist, die einander gegenüberliegen, wobei das zweite Schaltelement (TR) in einem dritten Elementbereich (IR) ausgebildet ist, der auf der dritten Hauptoberfläche (2a) definiert ist, und ein zweites Diodenelement (DI) in einem vierten Elementbereich (DR) ausgebildet ist, der auf der dritten Hauptoberfläche (2a) definiert ist, wobei das zweite Schaltelement (TR) umfasst: eine zweite Emitterschicht (15), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist; eine zweite Kollektorschicht (19), die auf der Seite der vierten Hauptoberfläche (2b) ausgebildet ist; eine zweite Gateelektrode (13), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist; und einen dritten Elektrodenfilm (17), der in Kontakt mit der zweiten Emitterschicht (15) ausgebildet ist, wobei das zweite Diodenelement (DI) umfasst: eine zweite Anodenschicht (5), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist; eine zweite Kathodenschicht (23), die auf der Seite der vierten Hauptoberfläche (2b) ausgebildet ist; und einen vierten Elektrodenfilm (21), der in Kontakt mit der zweiten Anodenschicht (5) ausgebildet ist, wobei der dritte Elektrodenfilm (17) im zweiten Schaltelement (TR) und der vierte Elektrodenfilm (21) im zweiten Diodenelement (DI) durch einen Abstand voneinander getrennt sind, die erste Kollektorschicht (19), die erste Kathodenschicht (23), die zweite Kollektorschicht (19) und die zweite Kathodenschicht (23) elektrisch verbunden sind, der Verdrahtungsleiter (41) einen dritten Draht (52a), einen vierten Draht (52b) und eine zweite externe Verdrahtung (45) umfasst, der dritte Draht (52a) den ersten Elektrodenfilm (17) des ersten Schaltelements (TR) und den vierten Elektrodenfilm (21) des zweiten Diodenelements (DI) mit der zweiten externen Verdrahtung (45) elektrisch verbindet, und der vierte Draht (52b) den zweiten Elektrodenfilm (21) des ersten Diodenelements (DI) und den dritten Elektrodenfilm (17) des zweiten Schaltelements (TR) mit der zweiten externen Verdrahtung (45) elektrisch verbindet.
  13. Halbleitervorrichtung, aufweisend: eine Halbleiterchip-Einheit, die einen ersten Halbleiterchip (1, 1c) enthält, der eine erste Hauptoberfläche (2a) und eine zweite Hauptoberfläche (2b) aufweist, die einander gegenüberliegen, wobei ein erstes Schaltelement (TR, TR5) in einem ersten Elementbereich (IR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist, und ein erstes Diodenelement (DI, DI7) in einem zweiten Elementbereich (DR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist; und einen zweiten Halbleiterchip (1, 1d), der eine dritte Hauptoberfläche (2a) und eine vierte Hauptoberfläche (2b) aufweist, die einander gegenüberliegen, wobei ein zweites Schaltelement (TR, TR6) in einem dritten Elementbereich (IR) ausgebildet ist, der auf der dritten Hauptoberfläche (2a) definiert ist, und ein zweites Diodenelement (DI, DI8) in einem vierten Elementbereich (DR) ausgebildet ist, der auf der dritten Hauptoberfläche (2a) definiert ist, wobei das erste Schaltelement (TR, TR5) umfasst: eine erste Emitterschicht (15), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; eine erste Kollektorschicht (19), die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet ist; eine erste Gateelektrode (13), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; und einen ersten Elektrodenfilm (17), der in Kontakt mit der ersten Emitterschicht (15) ausgebildet ist, wobei das erste Diodenelement (DI, DI7) umfasst: eine erste Anodenschicht (5), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; eine erste Kathodenschicht (23), die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet ist; und einen zweiten Elektrodenfilm (21), der in Kontakt mit der ersten Anodenschicht (5) ausgebildet ist, wobei das zweite Schaltelement (TR, TR6) umfasst: eine zweite Emitterschicht (15), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist; eine zweite Kollektorschicht (19), die auf der Seite der vierten Hauptoberfläche (2b) ausgebildet ist; eine zweite Gateelektrode (13), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist; und einen dritten Elektrodenfilm (17), der in Kontakt mit der zweiten Emitterschicht (15) ausgebildet ist, wobei das zweite Diodenelement (DI, DI8) umfasst: eine zweite Anodenschicht (5), die auf der Seite der dritten Hauptoberfläche (2a) ausgebildet ist, eine zweite Kathodenschicht (23), die auf der Seite der vierten Hauptoberfläche (2b) ausgebildet ist; und einen vierten Elektrodenfilm (21), der in Kontakt mit der zweiten Anodenschicht (5) ausgebildet ist, wobei der erste Elektrodenfilm (17) im ersten Schaltelement (TR, TR5) und der zweite Elektrodenfilm (21) im ersten Diodenelement (DI, DI7) durch einen Abstand voneinander getrennt sind, wobei der dritte Elektrodenfilm (17) im zweiten Schaltelement (TR, TR6) und der vierte Elektrodenfilm (21) im zweiten Diodenelement (DI, DI8) durch einen Abstand voneinander getrennt sind, wobei die erste Kollektorschicht (19) und die erste Kathodenschicht (23) elektrisch verbunden sind, wobei die zweite Kollektorschicht (19) und die zweite Kathodenschicht (23) elektrisch verbunden sind, wobei die Halbleitervorrichtung ferner einen Verdrahtungsleiter aufweist, der einen ersten Draht (52a), der den ersten Elektrodenfilm (17) des ersten Schaltelements (TR, TR5) und den vierten Elektrodenfilm (21) des zweiten Diodenelements (DI, DI8) elektrisch verbindet, und einen zweiten Draht (52b) umfasst, der den zweiten Elektrodenfilm (21) des ersten Diodenelements (DI, DI7) und den dritten Elektrodenfilm (17) des zweiten Schaltelements (TR, TR6) elektrisch verbindet.
  14. Halbleitervorrichtung, aufweisend: einen Halbleiterchip (1), der eine erste Hauptoberfläche (2a) und eine zweite Hauptoberfläche (2b) aufweist, die einander gegenüberliegen, wobei ein Schaltelement (TR) in einem ersten Elementbereich (IR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist, und ein Diodenelement (DI) in einem zweiten Elementbereich (DR) ausgebildet ist, der auf der ersten Hauptoberfläche (2a) definiert ist, wobei das Schaltelement (TR) umfasst: eine Emitterschicht (15), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; eine Kollektorschicht, die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet ist; und eine Gateelektrode, die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist, wobei das Diodenelement (DI) umfasst: eine Anodenschicht (5), die auf der Seite der ersten Hauptoberfläche (2a) ausgebildet ist; und eine Kathodenschicht (23), die auf der Seite der zweiten Hauptoberfläche (2b) ausgebildet, wobei die Halbleitervorrichtung ferner aufweist: einen Elektrodenfilm (71), der in Kontakt mit der Emitterschicht (15) und der Anodenschicht (5) ausgebildet und so angeordnet ist, das er die erste Hauptoberfläche (2a) bedeckt; und einen Verdrahtungsleiter (51, 59), der mit dem Elektrodenfilm (71) elektrisch verbunden ist, wobei der Verdrahtungsleiter (51, 59) mit einer Position verbunden ist, die durch einen Abstand (LW) von einem Teilbereich des Elektrodenfilms (71), der unmittelbar über einer Grenze (BN) zwischen dem ersten Elementbereich (IR) und dem zweiten Elementbereich (DR) gelegen ist, beabstandet ist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der Halbleiterchip eine Halbleiterschicht (3, CR) eines ersten Leitfähigkeitstyps enthält, die zwischen der Anodenschicht (5) und der Kathodenschicht (23) ausgebildet ist und eine erste Dicke (LT) aufweist, der Verdrahtungsleiter (51, 59) mit einer Position verbunden ist, die durch einen längeren Abstand als die erste Dicke (LT) als der Abstand (LW) von dem Teilbereich des Elektrodenfilms (71), der unmittelbar über der Grenze (BN) gelegen ist, beabstandet ist.
  16. Halbleitervorrichtung nach Anspruch 14, wobei der erste Elementbereich (IR) einen ersten Teilbereich (IR) eines ersten Elementbereichs und einen zweiten Teilbereich (IR) eines ersten Elementbereichs umfasst, der erste Teilbereich (IR) eines ersten Elementbereichs mit einem ersten Teilbereich (TR) eines Schaltelements als das Schaltelement (TR) ausgebildet ist, der zweite Teilbereich (IR) eines ersten Elementbereichs mit einem zweiten Teilbereich (TR) eines Schaltelements als das Schaltelement (TR) ausgebildet ist, der zweite Elementbereich (DR) einen ersten Teilbereich (DR) eines zweiten Elementbereichs und einen zweiten Teilbereich (DR) eines zweiten Elementbereichs umfasst, der erste Teilbereich (DR) eines zweiten Elementbereichs mit einem ersten Teilbereich (DI) eines Diodenelements als das Diodenelement (DI) ausgebildet ist, der zweite Teilbereich (DR) eines zweiten Elementbereichs mit einem zweiten Teilbereich (DI) eines Diodenelements als das Diodenelement (DI) ausgebildet ist, der erste Teilbereich (IR) eines ersten Elementbereichs und der zweite Teilbereich (IR) eines ersten Elementbereichs mit einem Abstand dazwischen angeordnet sind, der erste Teilbereich (DR) eines zweiten Elementbereichs und der zweite Teilbereich (DR) eines zweiten Elementbereichs mit einem Abstand dazwischen angeordnet sind, der Verdrahtungsleiter (51, 53, 55) umfasst: einen ersten Draht (51, 53), der einen ersten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem ersten Teilbereich (IR) eines ersten Elementbereichs gelegen ist, und einen zweiten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem zweiten Teilbereich (IR) eines ersten Elementbereichs gelegen ist, elektrisch verbindet; einen zweiten Draht (51, 55), der einen dritten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem ersten Teilbereich (DR) eines zweiten Elementbereichs gelegen ist, und einen vierten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem zweiten Teilbereich (DR) eines zweiten Elementbereichs gelegen ist, elektrisch verbindet; und eine erste externe Verdrahtung (48), die den ersten Draht (51, 53) und den zweiten Draht (51, 55) elektrisch verbindet.
  17. Halbleitervorrichtung nach Anspruch 14, wobei der erste Elementbereich (IR) einen dritten Teilbereich (IR) eines ersten Elementbereichs und einen vierten Teilbereich (IR) eines ersten Elementbereichs umfasst, der dritte Teilbereich (IR) eines ersten Elementbereichs mit einem dritten Teilbereich (TR) eines Schaltelements als das Schaltelement (TR) ausgebildet ist, der vierte Teilbereich (IR) eines ersten Elementbereichs mit einem vierten Teilbereich (TR) eines Schaltelements als das Schaltelement (TR) ausgebildet ist, der zweite Elementbereich (DR) einen dritten Teilbereich (DR) eines zweiten Elementbereichs und einen vierten Teilbereich (DR) eines zweiten Elementbereichs umfasst, der dritte Teilbereich (DR) eines zweiten Elementbereichs mit einem dritten Teilbereich (DI) eines Diodenelements als das Diodenelement (DI) ausgebildet ist, der vierte Teilbereich (DR) eines zweiten Elementbereichs mit einem vierten Teilbereich (DI) eines Diodenelements als das Diodenelement (DI) ausgebildet ist, der dritte Teilbereich (IR) eines ersten Elementbereichs und der vierte Teilbereich (IR) eines ersten Elementbereichs mit einem Abstand dazwischen angeordnet sind, der dritte Teilbereich (DR) eines zweiten Elementbereichs und der vierte Teilbereich (DR) eines zweiten Elementbereichs mit einem Abstand dazwischen angeordnet sind, der Verdrahtungsleiter (51, 59) umfasst: einen dritten Draht (51, 59), der einen fünften Teilbereich des Elektrodenfilms (71), der unmittelbar über dem dritten Teilbereich (IR) eines ersten Elementbereichs gelegen ist, und einen sechsten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem dritten Teilbereich (DR) eines zweiten Elementbereichs gelegen ist, elektrisch verbindet; einen vierten Draht (51, 59), der einen siebten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem vierten Teilbereich (IR) eines ersten Elementbereichs gelegen ist, und einen achten Teilbereich des Elektrodenfilms (71), der unmittelbar über dem vierten Teilbereich (DR) eines zweiten Elementbereichs gelegen ist, elektrisch verbindet; und eine zweite externe Verdrahtung (48), die den dritten Draht (51, 59) und den vierten Draht (51, 59) elektrisch verbindet.
  18. Halbleitervorrichtung nach einem der Ansprüche 14 bis 17, wobei ein Schutzfilm (81) ausgebildet ist, um die erste Hauptoberfläche (2a) zu bedecken, und der Schutzfilm (81) an einer Position, mit der der Verdrahtungsleiter (51, 59) verbunden ist, mit einer Öffnung ausgebildet ist.
DE102020114480.6A 2019-06-07 2020-05-29 Halbleitervorrichtung Pending DE102020114480A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-107156 2019-06-07
JP2019107156A JP7149899B2 (ja) 2019-06-07 2019-06-07 半導体装置

Publications (1)

Publication Number Publication Date
DE102020114480A1 true DE102020114480A1 (de) 2020-12-10

Family

ID=73460161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020114480.6A Pending DE102020114480A1 (de) 2019-06-07 2020-05-29 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US11538802B2 (de)
JP (1) JP7149899B2 (de)
DE (1) DE102020114480A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894839B2 (en) 2021-09-17 2024-02-06 Mitsubishi Electric Corporation Bidirectional switch circuit and power conversion device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751707B2 (ja) * 1992-01-29 1998-05-18 株式会社日立製作所 半導体モジュール及びそれを使った電力変換装置
JP4761644B2 (ja) 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
JP4413482B2 (ja) * 2002-09-27 2010-02-10 三菱電機株式会社 電力用半導体素子の駆動回路
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2010135646A (ja) 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2011082220A (ja) 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
JP2011210800A (ja) 2010-03-29 2011-10-20 Toyota Motor Corp 半導体装置
JP5267616B2 (ja) 2010-07-29 2013-08-21 株式会社デンソー 駆動制御装置
JP2014103376A (ja) 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6197773B2 (ja) 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
US9972618B2 (en) * 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6335829B2 (ja) 2015-04-06 2018-05-30 三菱電機株式会社 半導体装置
JP6941502B2 (ja) 2016-09-30 2021-09-29 ローム株式会社 半導体装置および半導体パッケージ
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
WO2018225571A1 (ja) 2017-06-09 2018-12-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7000971B2 (ja) * 2018-04-17 2022-01-19 三菱電機株式会社 半導体装置
JP7006547B2 (ja) * 2018-09-10 2022-01-24 三菱電機株式会社 半導体装置
JP7044049B2 (ja) * 2018-12-20 2022-03-30 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894839B2 (en) 2021-09-17 2024-02-06 Mitsubishi Electric Corporation Bidirectional switch circuit and power conversion device

Also Published As

Publication number Publication date
JP7149899B2 (ja) 2022-10-07
US20200388613A1 (en) 2020-12-10
JP2020202250A (ja) 2020-12-17
US11538802B2 (en) 2022-12-27
CN112054019A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE112016006255T5 (de) Halbleitervorrichtung
DE102007008568B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE4235175C2 (de) Halbleitervorrichtung
DE102015221061A1 (de) Halbleitervorrichtung
DE102005031139B4 (de) Halbleitervorrichtung
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102019215127A1 (de) Halbleitervorrichtung
DE112013007376T5 (de) Halbleitervorrichtung
DE102013219499A1 (de) Halbleitervorrichtung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102016110035B4 (de) Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst
DE112019003336T5 (de) Halbleitervorrichtung
DE102014115225A1 (de) RC-IGBT mit SiC-Freilaufdiode
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102020112338A1 (de) Halbleitervorrichtung
DE3521079A1 (de) Rueckwaerts leitende vollsteuergate-thyristoranordnung
DE102019202108A1 (de) Halbleitervorrichtung
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE102020114480A1 (de) Halbleitervorrichtung
DE102020119169B4 (de) Schaltkomponenten
DE112013007220B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence