DE102005031139B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102005031139B4
DE102005031139B4 DE102005031139A DE102005031139A DE102005031139B4 DE 102005031139 B4 DE102005031139 B4 DE 102005031139B4 DE 102005031139 A DE102005031139 A DE 102005031139A DE 102005031139 A DE102005031139 A DE 102005031139A DE 102005031139 B4 DE102005031139 B4 DE 102005031139B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor region
region
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005031139A
Other languages
English (en)
Other versions
DE102005031139A1 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102005031139A1 publication Critical patent/DE102005031139A1/de
Application granted granted Critical
Publication of DE102005031139B4 publication Critical patent/DE102005031139B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Abstract

Halbleitervorrichtung mit
einem Halbleitersubstrat (3) eines ersten Leitungstyps,
einer Halbleiterschicht (5) eines zweiten Leitungstyps, die auf einer Hauptoberfläche des Halbleitersubstrats (3) ausgebildet ist,
einem ersten Halbleiterbereich (9) des ersten Leitungstyps, der in einer Oberfläche der Halbleiterschicht (5) ausgebildet ist und über einen Halbleiterbereich (7) des ersten Leitungstyps mit dem Halbleitersubstrat (3) verbunden ist,
einem zweiten Halbleiterbereich (11) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten Halbleiterbereich (9) ausgebildet ist,
einem dritten Halbleiterbereich (13) des zweiten Leitungstyps, der in einer Oberfläche des ersten Halbleiterbereichs (9) so ausgebildet ist, dass er von dem ersten Halbleiterbereich (9) umgeben ist,
einer ersten Gateelektrode (17), die mit einer dazwischenliegenden ersten Gateisolierschicht (15) auf einem Oberflächenabschnitt des ersten Halbleiterbereichs (9) bereitgestellt ist, der zwischen dem dritten Halbleiterbereich (13) und der Halbleiterschicht (5) liegt,
einer ersten Kollektorelektrode (19a), die auf dem zweiten Halbleiterbereich...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung wie beispielsweise einen Integrated-Gate-Bipolartransistor (IGBT) und eine integrierte Schaltung (IC) mit einem eingebauten IGBT.
  • Im allgemeinen ist das Ersatzschaltbild eines kollektorkurzgeschlossenen IGBT so aufgebaut, dass die Basis und der Kollektor eines pnp-Transistors, zwischen denen Drain und Source eines n-Kanal-MOSFETs angeschlossen sind, über einen Widerstand kurzgeschlossen sind (erstes bekanntes Beispiel).
  • Um den IGBT dieser Art einzuschalten, wird an das Gate des IGBT (das Gate des n-Kanal-MOSFET) eine vorbestimmte positive Spannung angelegt, wenn der Kollektor des IGBT (der Emitter des pnp-Transistors) auf einem höheren Potential liegt als der Emitter des IGBT (die Source des n-Kanal-MOSFET). Dadurch wird der n-Kanal-MOSFET eingeschaltet, wodurch Elektronen von dem Emitter des IGBT über den n-Kanal-MOSFET in die Basis des pnp-Transistors eingespeist werden, und Löcher werden von dem Kol lektor des IGBT über den Emitter des pnp-Transistors in die Basis des pnp-Transistors eingespeist. Dieses Einspeisen von Elektronen und Löchern bewirkt eine Leitfähigkeitsmodulation des pnp-Transistors und verringert die Einschaltspannung des pnp-Transistors, wodurch der pnp-Transistor eingeschaltet wird.
  • Zum Ausschalten eines IGBT dagegen wird das Anlegen einer vorbestimmten positiven Spannung an das Gate des IGBT beendet. Das beendet das Einspeisen von Elektronen und Löchern in den pnp-Transistor, wodurch die Elektronen- und Löcherdichten in dem pnp-Transistor verringert werden und die Einschaltspannung des pnp-Transistors steigt. Dementsprechend wird der pnp-Transistor ausgeschaltet.
  • Wenn der Emitter des IGBT auf einem höheren Potential als der Kollektor des IGBT liegt, leitet der IGBT dieser Art einen Strom von seinem Emitter zu dem Kollektor über eine parasitären Diode in dem n-Kanal-MOSFET und über den Widerstand zwischen der Basis und dem Emitter des pnp-Transistors (Rückwärtsleitfähigkeit). Diese Rückwärtsleitfähigkeit ist wesentlich, wenn der IGBT als Induktivitätslast verwendet wird.
  • In einem Fall, in dem ein IGBT ohne Rückwärtsleitfähigkeit (d. h. ein nicht kollektorkurzgeschlossener IGBT) als Induktivitätslast verwendet wird, muss eine externe Diode umgekehrt parallel zwischen den Kollektor und den Emitter des IGBT geschaltet werden (zweites bekanntes Beispiel).
  • Solche bekannten Beispiele können in der bekannten Technik gefunden werden, beispielsweise in JP 09-82961 A (1997).
  • Das oben dargestellte erste bekannte Beispiel hat den Nachteil, dass ein höherer Wert des Widerstands zwischen der Basis und dem Emitter des pnp-Transistors einen höheren Leitwiderstand während der Rückwärtsleitung ergibt und somit die Rückwärtsleitfähigkeit behindert.
  • Dagegen bewirkt ein niedrigerer Wert des Widerstands während des Einschaltens des IGBT nachteilhafterweise, dass sowohl Elektronen von der Emitterseite des IGBT als auch Löcher von der Kollektorseite des IGBT in den Widerstand fließen, ohne dass sie in die Basis des pnp-Transistors fließen. Das macht die Elektronen- und Locheinspeisung in den pnp-Transistor schwierig und verlangsamt den Abfall der Einschaltspannung des pnp-Transistors, wodurch das Einschalten des IGBT verzögert wird.
  • Andererseits bewirkt ein niedrigerer Wert des Widerstands während des Ausschaltens des IGBT vorteilhafterweise, dass Elektronen und Löcher, die in der Basis des pnp-Transistors angesammelt sind, schneller über den Widerstand von der Basis des pnp-Transistors abgegeben werden. Das ergibt ein schnelles Abfallen der Einschaltspannung des pnp-Transistors, wodurch das Ausschalten des IGBT beschleunigt wird.
  • Das oben erwähnte zweite bekannte Beispiel hat einen Nachteil höherer Kosten, da es eine externe Diode erfordert, deren Durchbruchspannung und Betriebsstrom denen des IGBT gleichwertig sein müssen und die somit etwa die gleiche Größe wie der IGBT aufweist.
  • DE 196 14 522 C2 offenbart eine Halbleitervorrichtung zum Bereitstellen einer vorbestimmte Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung in Reaktion auf ein intern erzeugtes Signal. Die Halbleitervorrichtung enthält u. a. einen MOS-Transistor, der in einem ersten Bereich eines Halbleitrsubstrats gebildet ist, und eine Zener-Diode, die in einem zweiten Bereich des Halbleitrsubstrats gebildet ist. Der zweite Bereich ist elektrisch von dem ersten Bereich isoliert.
  • US 2002/0053717 A1 offenbart eine Halbleitervorrichtung, bei der ein lateraler IGBT und eine laterale Diode in demselben isolierten Bereich gebildet sind. Ein Halbleiterbereich eines ersten Leitungstyps, der an der Oberfläche einer Halbleiterschicht eines zweiten Leitungstyps gebildet ist und auf dem eine Gateelektrode gebildet ist, ist durch die Halbleiterschicht eines zweiten Leitungstyps von dem Substrat des ersten Leitungstyps getrennt.
  • Auch bei der in der GB 2 286 484 A gezeigten Halbleitervorrichtung ist ein p-Halbleiterbereich, der an der Oberfläche einer n-Halbleiterschicht und auf dem eine Gateelektrode gebildet ist, durch die Halbleiterschicht von dem p-Substrat getrennt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die gleichzeitig den Betrieb und die Rückwärtsleitfähigkeit eines IGBT verbessern kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1.
  • Die Halbleitervorrichtung enthält: ein Halbleitersubstrat eines ersten Leitungstyps; eine Halbleiterschicht eines zweiten Leitungstyps; erste und zweite Halbleiterabschnitte des ersten Leitungstyps; einen dritten Halbleiterbereich des zweiten Leitungstyps; eine erste Gateelektrode; eine erste Kollektorelektrode; eine Emitterelektrode; einen vierten Halbleiterbereich des ersten Leitungstyps; einen fünften Halbleiterbereich des zweiten Leitungstyps; eine zweite Kollektorelektrode und eine Elektrode. Die Halbleiterschicht ist auf einer Hauptoberfläche des Halbleitersubstrats ausgebildet. Der erste Halbleiterbereich ist in einer Oberfläche der Halbleiterschicht ausgebildet und über einen Halbleiterbereich des ersten Leitungstyps mit dem Halbleitersubstrat verbunden. Der zweite Halbleiterbereich ist in der Oberfläche der Halbleiterschicht getrennt von dem ersten Halbleiterbereich ausgebildet. Der dritte Halbleiterbereich ist in einer Oberfläche des ersten Halbleiterbereichs so ausgebildet, dass er von dem ersten Halbleiterbereich umgeben ist. Die erste Gateelektrode ist auf einem Oberflächenabschnitt des ersten Halbleiterbereichs bereitgestellt, der zwischen dem dritten Halbleiterbereich und der Halbleiterschicht liegt, wobei eine erste Gateisolierschicht dazwischen liegt. Die erste Kollektorelektrode ist auf dem zweiten Halbleiterbereich bereitgestellt. Die Emitterelektrode ist bereitgestellt auf und erstreckt sich über dem ersten und dritten Halbleiterbereich. Der vierte Halbleiterbereich ist in der Oberfläche der Halbleiterschicht getrennt von dem ersten und zweiten Halbleiterbereich ausgebildet. Der fünfte Halbleiterbereich ist in einer Oberfläche des vierten Halbleiterbereichs so ausgebildet, dass er von dem vierten Halbleiterbereich umgeben ist. Die zweite Kollektorelektrode ist auf dem fünften Halbleiterbereich bereitgestellt und mit der ersten Kollektorelektrode verbunden. Die Elektrode ist bereitgestellt auf und erstreckt sich über dem vierten Halbleiterbereich und der Halbleiterschicht zum Bilden eines Leitpfades von der Halbleiterschicht zu dem vierten Halbleiterbereich.
  • Der vierte Halbleiterbereich ist in der Oberfläche der Halbleiterschicht ausgebildet; der fünfte Halbleiterbereich ist in der Oberfläche des vierten Halbleiterbereichs so ausgebildet, dass er von dem vierten Halbleiterbereich umgeben ist; und die zweite Kollektorelektrode, die mit der ersten Kollektorelektrode verbunden ist, ist auf dem fünften Halbleiterbereich bereitgestellt. Somit kann eine aus dem vierten und fünften Halbleiterbereich gebildete Diode verhindern, dass Elektronen, die beim Einschalten der Halbleitervorrichtung von der Seite der Emitterelektrode aus in die Halbleiterschicht eingebracht werden, von der Halbleiterschicht aus in die zweite Kollektorelektrode abfließen. Dementsprechend können mehr Elektronen und Löcher schnell in der Halbleiterschicht angesammelt werden, was zu der Leitfähigkeitsmodulation der Halbleiterschicht beiträgt und ein schnelles Einschalten der Halbleitervorrichtung ermöglicht.
  • Da der vierte Halbleiterbereich in der Oberfläche der Halbleiterschicht ausgebildet ist und der fünfte Halbleiterbereich in der Oberfläche des vierten Halbleiterbereichs so ausgebildet ist, dass er von dem vierten Halbleiterbereich umgeben ist, kann weiter ein parasitärer Thyristor, der aus diesen vierten und fünften Halbleiterbereichen, der Halbleiterschicht und dem Halbleitersubstrat gebildet ist, in einem Rückwärtsleitpfad gebildet werden. Durch Verwenden eines niedrigen Leitwiderstands während des Einschaltzustands des parasitären Thyristors kann die Halbleitervorrichtung somit eine Rückwärtsleitfähigkeit mit geringem Rückwärtsleitwiderstand erzielen.
  • Da die Elektrode bereitgestellt ist auf und sich erstreckt über dem vierten Halbleiterbereich und die Halbleiterschicht zum Bilden eines Leitpfades von der Halbleiterschicht zu dem vierten Halbleiterbereich, kann weiter der Durchgang von Strom von der Halbleiterschicht zu dem vierten Halbleiterbereich während des Rückwärtsleitens der Halbleitervorrichtung sichergestellt sein. Das stabilisiert das Einschalten des parasitären Thyristors.
  • Die Aufgabe wird ebenfalls gelöst durch eine Halbleitervorrichtung gemäß Anspruch 8, 9 oder 11. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 ein Ersatzschaltbild der in 1 gezeigten Halbleitervorrichtung;
  • 3 eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 4 eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 5 ein Ersatzschaltbild der in 4 gezeigten Halbleitervorrichtung;
  • 6 eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform;
  • 7 ein Ersatzschaltbild der in 6 gezeigten Halbleitervorrichtung;
  • 8 eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform;
  • 9 eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform;
  • 10 eine Schnittansicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform;
  • 11 eine Schnittansicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform;
  • 12 eine Schnittansicht einer Halbleitervorrichtung gemäß einer neunten Ausführungsform;
  • Eine Halbleitervorrichtung 1A gemäß einer ersten Ausführungsform ist ein lateraler kollektorkurzgeschlossener IGBT. Er enthält wie in 1 dargestellt ein p-Substrat 3 (Halbleitersubstrat eines ersten Leitungstyps); eine n-Epitaxieschicht 5 (Halbleiterschicht eines zweiten Leitungstyps), die auf einer Hauptoberfläche des p-Substrats 3 ausgebildet ist; einen p-Diffusionsbereich 9 (erster Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 ausgebildet ist und über einen p-Diffusionsbereich 7 (Halbleiterbereich des ersten Leitungstyps) mit dem p-Substrat 3 verbunden ist; einen p-Diffusionsbereich 11 (zweiter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 entfernt von dem p-Diffusionsbereich 9 ausgebildet ist; einen n+-Diffusionsbereich 13 (dritter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche des p-Diffusionsbereichs 9 so ausgebildet ist, dass er von dem p-Diffusionsbereich 9 umgeben ist; eine erste Gateelektrode 17, die auf einem Oberflächenabschnitt des p-Diffusionsbereiches 9, der zwischen dem n+-Diffusionsbereich 13 und der n-Epitaxieschicht 5 eingeschlossen ist, so bereitgestellt ist, dass eine erste Gateisolierschicht 15 dazwischen liegt; eine erste Kollektorelektrode 19a, die auf dem p-Diffusionsbereich 11 bereitgestellt ist; und eine Emitterelektrode 21, die bereitgestellt ist auf und sich erstreckt über dem p-Diffusionsbereich 9 und dem n+-Diffusionsbereich 13.
  • Zusätzlich zu diesem Grundaufbau enthält die Halbleitervorrichtung 1A weiter einen p-Diffusionsbereich 23 (vierter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 entfernt von den p-Diffusionsbereichen 9 und 11 bereitgestellt ist; einen n+-Diffusionsbereich 25 (fünfter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet ist, dass er von dem p-Diffusionsbereich 23 umgeben ist; eine zweite Kollektorelektrode 19b, die auf dem n+-Diffusionsbereich 25 bereitgestellt ist und mit der ersten Kollektorelektrode 19a verbunden ist; und eine Elektrode 27, die bereitgestellt ist auf und sich erstreckt über dem p-Diffusionsbereich 23 und der n-Epitaxieschicht 5 zum Bilden eines Leitpfades von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23. In dieser Ausführungsform ist die Elektrode 27 auf der n-Epitaxieschicht 5 so bereitgestellt, dass ein in der Oberfläche der n-Epitaxieschicht 5 ausgebildeter n+-Diffusionsbereich 29 dazwischen liegt, so dass ein Ohm'scher Kontakt mit der n-Epitaxieschicht 5 gebildet wird.
  • Die erste Gateelektrode 17 ist mit einem Gateanschluss Tg verbunden, die erste und zweite Kollektorelektrode 19a, 19b sind gemeinsam mit einem Kollektoranschluss Tc verbunden, und die Emitterelektrode ist mit einem Emitteranschluss Te verbunden.
  • Die p-Diffusionsbereiche 7 und 9 liegen an einem Ende h1 der n-Epitaxieschicht 5, der p-Diffusionsbereich 11 etwa in einem Mittelabschnitt der n-Epitaxieschicht 5 und der p-Diffusionsbereich 23 an dem anderen Ende h2 der n-Epitaxieschicht 5. Der n+-Diffusionsbereich 29 ist angegrenzend an die Seite des p-Diffusionsbereichs 23 auf der Seite des anderen Endes h2 der n-Epitaxieschicht 5 angeordnet.
  • Die Halbleitervorrichtung 1A hat als Ganzes einen kreisförmigen Aufbau, der durch Drehen des Querschnitts aus 1 um das andere Ende h2 der n-Epitaxieschicht 5 gewonnen werden kann.
  • Das Ersatzschaltbild der Halbleitervorrichtung 1A ist wie in 2 dargestellt so, dass ein pnp-Transistor Tr1 zwischen den Kollektoranschluss Tc und den Emitteranschluss Te geschaltet ist, eine Diode D1 umgekehrt parallel zwischen die Basis und den Emitter des pnp-Transistors Tr1 geschaltet ist und Drain und Source eines n-Kanal-MOSFETs Q1 zwischen Basis und Kollektor des pnp-Transistors Tr1 geschaltet sind. Eine Diode D2 ist eine parasitäre Diode in dem n-Kanal-MOSFET Q1.
  • Bei dem pnp-Transistor Tr1 sind wie aus 1 zu ersehen der Emitter auf dem p-Diffusionsbereich 11 gebildet, die Basis aus der n-Epitaxieschicht 5 gebildet und der Kollektor aus dem p-Substrat 3 und den p-Diffusionsbereichen 7 und 9 gebildet. Bei der Diode D1 sind wie aus 1 ersichtlich die Kathode aus dem n+-Diffusionsbereich 25 gebildet und die Anode aus dem p-Diffusionsbereich 23 gebildet. Bei dem n-Kanal-MOSFET Q1 sind wie aus 1 ersichtlich die Wanne aus den p-Diffusionsbereichen 7 und 9 und dem p-Substrat 3 gebildet, der Drain aus der n-Epitaxieschicht 5 gebildet, die Source aus dem n+-Diffusionsbereich 13 gebildet, die Gateisolierschicht aus der ersten Gateisolierschicht 15 gebildet und die Gateelektrode aus der ersten Gateelektrode 17 gebildet. Bei der parasitären Diode D2 sind wie aus 1 ersichtlich die Diode aus den p-Diffusionsbereichen 7 und 9 und dem p-Substrat 3 und die Kathode aus der n-Epitaxieschicht 5 gebildet.
  • In dieser Ausführungsform bilden die Dioden D1 und D2 (d. h. die komponenten 25, 23, 5, 3, 7 und 9 in 1) einen parasitären npnp-Thyristor.
  • Als nächstes wird mit Bezug auf 1 und 2 der Betrieb der Halbleitervorrichtung 1A beschrieben.
  • Um die Halbleitervorrichtung (den IGBT) 1A einzuschalten, wird eine vorbestimmte positive Spannung an den Gateanschluss Tg angelegt, wenn der Kollektoranschluss Tc auf einem höheren Potential liegt als der Emitteranschluss Te. Das erzeugt eine Inversionsschicht in einem Oberflächenabschnitt S1 des p-Diffusionsbereichs 9, der direkt unterhalb der ersten Gateelektrode 17 liegt und bewirkt eine Elektroneneinspeisung von dem Emitteranschluss Te über die Komponenten 21, 13 und S1 in die n-Epitaxieschicht 5 (dieser Elektronenfluss geht in 2 von dem Emitteranschluss Te über die Diode D2 in die Basis des pnp-Transistors Tr1). Bei dieser Elektroneneinspeisung werden zum Sicherstellen der Ladungsneutralität der n-Epitaxieschicht 5 Löcher von dem Kollektoranschluss Tc über die Komponenten 19a und 11 in die n-Epitaxieschicht 5 eingespeist (dieser Löcherfluss geht in 2 von dem Kollektoranschluss Tc über den Emitter des pnp-Transistors Tr1 in die Basis des pnp-Transistors Tr1. Das Einspeisen von Elektronen und Löchern erhöht die Leitfähigkeit der n-Epitaxieschicht 5 (d. h. bewirkt eine Leitfähigkeitsmodulation) und verringert die Einschaltspannung des pnp-Transistors Tr1, der aus den Komponenten 11, 5, 3, 7 und 9 besteht, wodurch der pnp-Transistor Tr1 eingeschaltet wird (d. h. die Halbleitervorrichtung 1A wird eingeschaltet). Durch dieses Einschalten fließt ein Strom von dem Kollektoranschluss Tc nacheinander über die Komponenten 19a, 11 und 5, über die Komponente(n) 3 und/oder 7 und/oder 9 und über die Komponente 21 der Reihe nach in den Emitteranschluss Te (dieser Stromfluss geht in 2 von dem Kollektoranschluss Tc über den pnp-Transistor Tr1 in den Emitteranschluss Te).
  • Dabei verhindert die Diode D1, die aus den Komponenten 23 und 25 besteht, dass die Elektronen, die in die n-Epitaxieschicht 5 eingespeist werden, von der n-Epitaxieschicht 5 über die Kollektorelektrode 19b in den Kollektoranschluss Tc abfließen. Dementsprechend werden mehr Elektronen und Löcher schnell in der n-Epitaxieschicht 5 angesammelt, was zu der Leitfähigkeitsmodulation der n-Epitaxieschicht 5 beiträgt und das schnelle Einschalten der Halbleitervorrichtung 1A ermöglicht (mit einer Einschaltgeschwindigkeit, die der eines nicht kollektorkurzgeschlossenen IGBT entspricht).
  • Andererseits wird zum Abschalten der Halbleitervorrichtung (des IGBT) 1A das Anlegen einer vorbestimmten positiven Spannung an den Gateanschluss Tg beendet. Das beseitigt die Inversionsschicht in dem Oberflächenabschnitt S1 des p-Diffusionsbereichs 9 und beendet die Elektroneneinspeisung von dem Emitteranschluss Te über die Inversionsschicht in die n-Epitaxieschicht 5 sowie die Löchereinspeisung von dem Kollektoranschluss Tc in die n-Epitaxieschicht 5. Das verringert allmählich die durch die Elektronen- und Löchereinspeisung bewirkte Leitfähigkeitsmodulation der n-Epitaxieschicht 5 und erhöht die Einschaltspannung des aus den Komponenten 11, 5, 3, 7 und 9 bestehenden pnp-Transistors Tr1, wodurch der pnp-Transistor Tr1 ausgeschaltet wird (d. h. die Halbleitervorrichtung 1A wird ausgeschaltet). Durch dieses Ausschalten hört der Strom auf, von dem Kollektoranschluss Tc nacheinander über die Komponenten 19a, 11 und 5, über die Komponente(n) 3 und/oder 7 und/oder 9 und über die Komponente 21 in den Emitteranschluss Te zu fließen.
  • Wenn der Emitteranschluss Te auf einem höheren Potential liegt als der Kollektoranschluss Tc, fließt anfänglich ein Rückwärtsstrom von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 9 und/oder 7 und/oder 3, über die Komponenten 5, 29, 27, 23, 25 und 19b in den Kollektoranschluss Tc (dieser Rückwärtsstromfluss geht in 2 von dem Emitteranschluss Te über die Dioden D2 und D1 in den Kollektoranschluss Tc). Dadurch wird der aus den Komponenten 25, 23, 5, 3, 7 und 9 gebildete parasitäre npnp-Thyristor (der in 2 aus den Dioden D1 und D2 gebildete Thyristor) eingeschaltet. Durch dieses Einschalten wird der obige Rückwärtsstromfluss letztendlich ein Fluss von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 9 und/oder 7 und/oder 3 und über die Komponenten 5, 23, 25 und 19b in den Kollektoranschluss Tc (dieser Rückwärtsstromfluss geht in 2 von dem Emitteranschluss Te über die Dioden D2 und D1 in den Kollektoranschluss Tc). Da die Komponenten 25, 23, 5 und 3 jeweils während des eingeschalteten Zustands des parasitären Thyristors einen niedrigen Leitwiderstand aufweisen, kann der endgültige Rückwärtsstrom mit nur geringem Einfluss von dem Leitwiderstand von dem Emitteranschluss Te in den Kollektoranschluss Tc fließen. Das erzielt die Rückwärtsleitfähigkeit mit geringem Rückwärtsleitwiderstand.
  • In der Halbleitervorrichtung 1A des obigen Aufbaus ist der p-Diffusionsbereich 23 in der Oberfläche der n-Epitaxieschicht 5 ausgebildet; der n+-Diffusionsbereich 25 ist in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet, dass er von dem p-Diffusionsbereich 23 umgeben ist; und die mit der ersten Kollektorelektrode 19a verbundene zweite Kollektorelektrode 19b ist auf dem n+-Diffusionsbereich 25 ausgebildet. Somit kann die aus den Komponenten 23 und 25 bestehende Diode D1 verhindern, dass Elektronen, die von der Emitterelektrode 21 während des eingeschalteten Zustands der Halbleitervorrichtung 1A in die n-Epitaxieschicht 5 eingespeist werden, aus der n-Epitaxieschicht 5 zu der zweiten Kollektorelektrode 19b abfließen. Dementsprechend können mehr Elektronen und Löcher schnell in der n-Epitaxieschicht 5 angesammelt werden, was zu der Leitfähigkeitsmodulation der n-Epitaxieschicht 5 beiträgt und ein schnelles Einschalten der Halbleitervorrichtung 1A ermöglicht.
  • Da der p-Diffusionsbereich 23 in der Oberfläche der n-Epitaxieschicht 5 ausgebildet ist und der n+-Diffusionsbereich 25 in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet ist, dass er von dem p-Diffusionsbereich 23 umgeben ist, kann weiter ein aus diesen Komponenten 23, 25 und den bestehenden Komponenten 5, 3, 7 und 9 gebildeter parasitärer Thyristor in dem Rückwärtsleitpfad gebildet werden (von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 9 und/oder 7 und/oder 3 und über die Komponenten 5, 23, 25 und 19b zu dem Kollektoranschluss Tc). Durch Verwenden eines niedrigen Leitwiderstands während des eingeschalteten Zustands des parasitären Thyristors kann die Halbleitervorrichtung 1A somit die Rückwärtsleitfähigkeit mit einem niedrigen Rückwärtsleitwiderstand erzielen.
  • Da weiter die Elektrode 27 bereitgestellt ist auf und sich erstreckt über dem p-Diffusionsbereich 23 und der n-Epitaxieschicht 5 zum Bilden eines Leitpfades von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23, kann weiter der Durchgang des Stroms von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23 während der Rückwärtsleitung der Halbleitervorrichtung sichergestellt sein. Das stabilisiert das Einschalten des parasitären Thyristors. Da in dieser Ausführungsform die Elektrode 27 auf der n-Epitaxieschicht so bereitgestellt ist, dass der n+-Diffusionsbereich 29 dazwischen liegt, kann eine gute elektrische Verbindung zwischen der Elektrode 27 und der n-Epitaxieschicht 5 sichergestellt werden.
  • Weiterhin kann die Halbleitervorrichtung 1A mit geringen Kosten hergestellt werden, weil die Diode D1 für die Rückwärtsleitung keine externe Vorrichtung ist.
  • Während in dieser Ausführungsform der p-Diffusionsbereich 9 an einem Ende h1 der n-Epitaxieschicht 5 ausgebildet ist, der p-Diffusionsbereich 11 in dem Mittelabschnitt der n-Epitaxieschicht 5 ausgebildet ist und der p-Diffusionsbereich 25 und der n+-Diffusionsbereich 29 an dem anderen Ende h2 der n-Epitaxieschicht 5 bereitgestellt sind, kann der Aufbau auch so sein, dass die p-Diffusionsbereiche 9 und 11 an dem einen Ende h1 der n-Epitaxieschicht 5 ausgebildet sind und der p-Diffusionsbereich 25 und der n+-Diffusionsbereich 29 in dem Mittelabschnitt der n-Epitaxieschicht 5 ausgebildet sind. Das verkürzt den Zwischenraum zwischen dem p-Diffusionsbereich 9 und dem n+-Diffusionsbereich 29 und verringert dementsprechend einen Leitabstand in der n-Epitaxieschicht 5 während der Rückwärtsleitung (von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 9 und/oder 7 und/oder 3 und über die Komponenten 5, 29, 27, 23, 25 und 19b in den Kollektoranschluss Tc), wodurch die Rückwärtsleitfähigkeit mit einem geringeren Rückwärtsleitwiderstand erreicht wird.
  • Eine Halbleitervorrichtung 1B gemäß einer zweiten Ausführungsform ist wie in 3 dargestellt so aufgebaut, dass in der oben beschriebenen ersten Ausführungsform weiter ein n-Diffusionsbereich (Halbleiterbereich des zweiten Leitungstyps) 35 mit einer höheren Trägerdichte als in der n-Epitaxieschicht 5 zwischen der n-Epitaxieschicht 5 (Halbleiterschicht) und dem p-Diffusionsbereich 23 (vierter Halbleiterbereich) so ausgebildet ist, dass sie den p-Diffusionsbereich 23 umgibt.
  • In der Halbleitervorrichtung 1A der ersten Ausführungsform erzeugt das Bilden der aus den Komponenten 23 und 25 bestehenden Diode für die Rückwärtsleitung in der n-Epitaxieschicht 5 mit Bezug auf 1 und 2 einen parasitären pnp-Transistor, dessen Emitter, Basis und Kollektor jeweils aus den Komponenten 11, 5 und 23 gebildet sind (eine gestrichelte Linie 55 in 2 zeigt den Kollektor dieses parasitären pnp-Transistors an). Wenn der Kollektoranschluss Tc auf einem höheren Potential liegt als der Emitteranschluss Te, wird eine Vorwärtsvorspannung angelegt, um diesen parasitären pnp-Transistor einzuschalten. Durch dieses Einschalten fließen einige der Löcher, die von dem Kollektoranschluss Tc über die Elektrode 19a in den p-Diffusionsbereich 11 fließen, über die Komponenten 11, 5, 23 des parasitären pnp-Transistors in die Elektrode 27. Diese Lö cher verschwinden dann in der Elektrode 27 nach der Rekombination mit Elektronen, die von dem Emitteranschluss Te über die Komponenten 21, 13, S1, 5 und 29 in die Elektrode 27 geflossen sind. Das behindert in der Halbleitervorrichtung 1A das Ansammeln von Löchern von dem Kollektoranschluss Tc und von Elektronen von dem Emitteranschluss Te in der n-Epitaxieschicht 5 und bewirkt eine unzureichende Leitfähigkeitsmodulation der n-Epitaxieschicht 5, wodurch das Einschalten des aus den Komponente 11, 5 und 3 bestehenden Transistors Tr1 verlangsamt wird. Wie in 3 dargestellt, schneidet dagegen in dieser Ausführungsform das Vorhandensein des n-Diffusionsbereichs 35 den Löcherfluss in den Komponenten 11, 5 und 23 ab und verhindert das oben beschriebene Verschwinden von Löchern, wodurch das schnelle Einschalten des Transistors Tr1 ermöglicht wird.
  • Dementsprechend kann die Halbleitervorrichtung 1B mit dem obigen Aufbau zusätzlich zu der oben erwähnten von der ersten Ausführungsform erzielten Wirkung auch das Einschaltverhalten des Transistors Tr1 mit einem einfachen Aufbau verbessern, da der n-Diffusionsbereich 35 mit einer höheren Trägerdichte als in der n-Epitaxieschicht 5 zwischen der n-Epitaxieschicht 5 und dem p-Diffusionsbereich 23 so ausgebildet ist, dass sie den p-Diffusiosnbereich 23 umgibt.
  • Eine Halbleitervorrichtung 1C gemäß einer dritten Ausführungsform ist wie in 4 dargestellt so aufgebaut, dass in der oben beschriebenen ersten Ausführungsform weiter eine zweite Gateelektrode 41 auf einem Oberflächenabschnitt der n-Epitaxieschicht 5 (Halbleiterschicht) bereitgestellt ist, die zwischen den p-Diffusionsbereichen 11 und 23 (zweiter und vierter Halbleiterbereich) liegen, wobei eine zweite Gateisolierschicht 39 dazwischen liegt, und dass ein zweiter Gateanschluss Tg2 mit der zweiten Gateelektrode 41 verbunden ist. Diese Halbleitervorrichtung 1C ist also so aufgebaut, dass zu der ersten Ausführungsform ein p-Kanal-MOSFET Q2 (s. 5), hinzugefügt ist, dessen Drain und Source jeweils aus den p-Diffusionsbereichen 11 und 23 gebildet sind.
  • Dabei ist die zweite Gateisolierschicht 39 annähernd mit einer Dicke einer Feldoxidschicht ausgebildet, so dass die Halbleitervorrichtung 1C eine hohe Spannung aushalten kann.
  • Das Ersatzschaltbild der Halbleitervorrichtung 1C ist wie in 5 dargestellt eine Schaltung, bei der der obige p-Kanal-MOSFET Q2 zu dem Ersatzschaltbild der ersten Ausführungsform (2) so hinzugefügt ist, dass die Diode D1 parallel zwischen Drain und Source des p-Kanal-MOSFET Q2 geschaltet ist.
  • Wenn mit Bezug auf 4 und 5 bei dieser Halbleitervorrichtung 1C keine vorbestimmte negative Spannung an den zweiten Gateanschluss Tg2 angelegt ist (d. h. wenn der p-Kanal-MOSFET Q2 ausgeschaltet ist), gibt es keine Kontinuität zwischen den p-Diffusionsbereichen 11 und 23. Somit ist die Halbleitervorrichtung 1C in diesem Fall im wesentlichen identisch im Aufbau und arbeitet in derselben Weise wie die Halbleitervorrichtung 1A der ersten Ausführungsform. Das bedeutet, dass die Halbleitervorrichtung (IGBT) 1C schnell einschaltet, aber relativ langsam ausschaltet.
  • Wenn dagegen an den zweiten Gateanschluss Tg2 eine vorbestimmte negative Spannung angelegt ist (d. h. der p-Kanal-MOSFET Q2 eingeschaltet ist), wird in einem Oberflächenabschnitt S2 der n-Epitaxieschicht 5, der direkt unter der zweiten Gateelektrode 41 liegt, eine Inversionsschicht gebildet zum Bereitstellen einer Kontinuität zwischen den p-Diffusionsbereichen 11 und 23. Somit ist die Halbleitervorrichtung 1C in diesem Fall im wesentlichen identisch im Aufbau und arbeitet in derselben Weise wie der kollektorkurzgeschlossene IGBT des bekannten Aufbaus (erstes bekanntes Beispiel). Das bedeutet, dass die Halbleitervorrichtung (IGBT) 1C wie vorher bei dem ersten bekannten Bei spiel beschrieben schnell ausschaltet, aber relativ langsam einschaltet.
  • Zum Einschalten der Halbleitervorrichtung 1C (d. h., wenn der Kollektoranschluss Tc auf einem höheren Potential liegt als der Emitteranschluss Te und eine vorbestimmte Spannung an den Gateanschluss Tg angelegt wird bzw. wenn der n-Kanal-MOSFET Q1 eingeschaltet wird), wird der p-Kanal-MOSFET Q2 ausgeschaltet, indem keine vorbestimmte negative Spannung an den zweiten Gateanschluss Tg2 angelegt wird. Dadurch wird der Aufbau der Halbleitervorrichtung 1C zu dem der Halbleitervorrichtung 1A umgeschaltet, so dass die Halbleitervorrichtung 1C genauso eingeschaltet werden kann wie die Halbleitervorrichtung 1A. Das ermöglicht es, dass die Halbleitervorrichtung 1C schnell eingeschaltet wird.
  • Zum Ausschalten der Halbleitervorrichtung 1C (d. h. wenn das Anlegen einer vorbestimmten positiven Spannung an den Gateanschluss Tg beendet wird bzw. wenn der n-Kanal-MOSFET Q1 ausgeschaltet wird), wird dagegen der p-Kanal-MOSFET Q2 eingeschaltet, indem eine vorbestimmte negative Spannung an den zweiten Gateanschluss Tg2 angelegt wird. Dadurch wird der Aufbau der Halbleitervorrichtung 1C zu dem bekannten Aufbau des kollektorkurzgeschlossenen IGBT (erstes bekanntes Beispiel) umgeschaltet, so dass die Halbleitervorrichtung 1C genauso wie der kollektorkurzgeschlossene IGBT des bekannten Aufbaus ausgeschaltet werden kann. Das ermöglicht es, die Halbleitervorrichtung 1C schnell auszuschalten.
  • Das Anlegen einer vorbestimmten negativen Spannung an den zweiten Gateanschluss Tg2 und das Beenden des Anlegens dieser Spannung (d. h. die Ein-Aus-Steuerung des p-Kanal-MOSFET Q2), wie es oben beschrieben ist, kann von einer vorbestimmten externen Schaltung verwirklicht werden. Sie kann aber auch automatisch verwirklicht werden gleichzeitig mit dem Anlegen einer vorbe stimmten positiven Spannung an den ersten Gateanschluss Tg bzw. mit dem Beenden des Anlegens dieser Spannung (d. h. der Ein-Aus-Steuerung des n-Kanal-MOSFET Q1), indem die Anschlüsse Tg2 und Te wie in 5 durch eine gestrichelte Linie 43 dargestellt kurzgeschlossen werden, um beide Anschlüsse Tg2 und Te auf demselben Potential zu halten.
  • Genauer gesagt wird der Stromfluss von dem Kollektoranschluss Tg zu dem Emitteranschluss Te beendet, wenn beide Anschlüsse Tg2 und Te wie durch die gestrichelte Linie 43 von 5 dargestellt kurzgeschlossen sind, um auf demselben Potential gehalten zu werden, und wenn mit Bezug auf 5 der n-Kanal-MOSFET Q1 ausgeschaltet wird. Das erhöht das Potential des Kollektoranschlusses Tc und dementsprechend das Potential des Drains D des p-Karial-MOSFETs Q2. Dieses Ansteigen des Potentials des Drains D bewirkt eine relative Verringerung des Potentials des zweiten Gateanschlusses Tg2 und bringt den zweiten Gateanschluss Tg2 in denselben Zustand als wenn eine vorbestimmte negative Spannung angelegt würde. Dementsprechend wird der p-Kanal-MOSFET Q2 eingeschaltet. Durch dieses Einschalten wird das Ersatzschaltbild von 5 im wesentlichen identisch mit dem bekannten Aufbau des kollektorkurzgeschlossenen IGBT (erstes bekanntes Beispiel), so dass der Transistor Tr1 schnell ausgeschaltet werden kann.
  • Andererseits fließt ein Strom von dem Kollektoranschluss Tc zu dem Emitteranschluss Te, wenn der n-Kanal-MOSFET Q1 eingeschaltet wird. Das verringert das Potential des Kollektoranschlusses Tc und dementsprechend das Potential des Drains D des p-Kanal-MOSFET Q2. Diese Verringerung des Potentials des Drains D beendet die Verringerung des Potentials des zweiten Gateanschlusses Tg2 relativ zu dem Potential des Drains D und bringt den zweiten Gateanschluss Tg2 in denselben Zustand, als wenn das Anlegen einer vorbestimmten negativen Spannung beendet würde. Dementsprechend wird der p-Kanal-MOSFET Q2 ausgeschaltet. Durch dieses Ausschalten wird das Äquivalenzschaltbild von 5 im wesentlichen identisch mit dem der Halbleitervorrichtung 1A der ersten Ausführungsform (2), so dass der Transistor Tr1 schnell eingeschaltet werden kann.
  • Wenn beide Anschlüsse Tg2 und Te kurzgeschlossen sind, um auf demselben Potential gehalten zu werden, kann die Steuerung der an den zweiten Gateanschluss Tg2 angelegten Spannung durch eine einfache Verbindung und ohne Verwendung einer externen Schaltung verwirklicht werden.
  • In der Halbleitervorrichtung 1C mit dem obigen Aufbau ist die zweite Gateelektrode 41 auf dem Oberflächenabschnitt der n-Epitaxieschicht 5 bereitgestellt, die zwischen den p-Diffusionsbereichen 11 und 23 liegt, wobei die zweite Gateisolierschicht 39 dazwischen liegt, d. h. der p-Kanal-MOSFET Q2 ist bereitgestellt, dessen Drain und Source jeweils aus den p-Diffusionsbereichen 11 und 23 gebildet sind. Somit kann die Halbleitervorrichtung 1C durch Steuern der Kontinuität und Nichtkontinuität zwischen den p-Diffusionsbereichen 11 und 23 durch die Ein-Aus-Steuerung des p-Kanal-MOSFET Q2 zusätzlich zu der erwähnten Wirkung der ersten Ausführungsform auch selektiv zwischen zwei Aufbauten umschalten: einer, die im wesentlich identisch mit dem bekannten Aufbau des kollektorkurzgeschlossenen IGBT (erstes bekanntes Beispiel) ist, und einer, die im wesentlichen identisch mit dem der Halbleitervorrichtung 1A gemäß der ersten Ausführungsform ist. Daher wird beim Einschalten der Halbleitervorrichtung 1C der p-Kanal-MOSFET Q2 ausgeschaltet, so dass die Halbleitervorrichtung 1C wie die Halbleitervorrichtung 1A schnell eingeschaltet werden kann, während beim Ausschalten der Halbleitervorrichtung 1C der p-Kanal-MOSFET Q2 eingeschaltet wird, so dass die Halbleitervorrichtung 1C wie der kollektorkurzgeschlossene IGBT mit dem bekannten Aufbau schnell ausgeschaltet werden kann. Das erzielt einen lateralen kollektorkurzgeschlossenen IGBT, der schnell ein- und ausgeschaltet werden kann.
  • Eine Halbleitervorrichtung 1D gemäß einer vierten Ausführungsform ist wie in 6 dargestellt so aufgebaut, dass in der ersten Ausführungsform weiter eine zweite Gateelektrode 49 über Oberflächenabschnitten der n-Epitaxieschicht 5 (Halbleiterschicht) und des p-Diffusionsbereichs 23 (vierter Halbleiterbereich) bereitgestellt ist, die zwischen dem p-Diffusionsbereich 11 (zweiter Halbleiterbereich) und dem n+-Diffusionsbereich 25 (fünfter Halbleiterbereich) liegen, wobei eine Gateisolierschicht 47 dazwischen liegt, und der zweite Gateanschluss Tg2 mit der zweiten Gateelektrode 49 verbunden ist.
  • Anders ausgedrückt ist diese Halbleitervorrichtung 1D so aufgebaut, dass in der oben erwähnten dritten Ausführungsform die zweite Gateisolierschicht 39 und die zweite Gateelektrode 41 sich über Oberflächenabschnitte der n-Epitaxieschicht 5 und des p-Diffusionsbereichs 23 erstrecken, die zwischen dem p-Diffusionsbereich 11 und dem n+-Diffusionsbereich 25 liegen. Die Halbleitervorrichtung 1D ist also gebildet durch Hinzufügen eines n-Kanal-MOSFET Q3, dessen Drain D und Source S jeweils aus den Komponenten 25 und 5 gebildet sind und der ein gemeinsames Gate mit dem p-Kanal-MOSFET Q2 aufweist, dessen Drain D, Source S und Gate Tg2 jeweils aus den Komponenten 11, 23 und 41 gebildet sind zu der dritten Ausführungsform (4).
  • Dabei ist die zweite Gateisolierschicht 47 annähernd mit der Dicke einer Feldoxidschicht ausgebildet, so dass die Halbleitervorrichtung 1D eine hohe Spannung aushalten kann.
  • Das Ersatzschaltbild der Halbleitervorrichtung 1D ist wie in 7 dargestellt eine Schaltung, bei der der n-Kanal-MOSFET Q3 zu dem Ersatzschaltbild der dritten Ausführungsform (5) so hinzugefügt wird, dass die Diode D1 parallel zwischen Drain und Source des n-Kanal-MOSFET Q3 geschaltet ist und dass der zweite Gateanschluss Tg2 mit dem Gate des n-Kanal-MOSFET Q3 verbunden ist.
  • Wenn der Kollektoranschluss Tc bei dieser Halbleitervorrichtung 1D auf einem höheren Potential liegt als der Emitteranschluss Te, wird die Steuerung der an die Anschlüsse Tg und Tg2 angelegten Spannung in derselben Weise durchgeführt wie in der oben erwähnten dritten Ausführungsform (d. h. wenn eine vorbestimmte positive Spannung an den ersten Gateanschluss Tg angelegt wird, um den n-Kanal-MOSFET Q1 einzuschalten, wird der p-Kanal-MOSFET Q2 ausgeschaltet, indem keine Spannung an den zweiten Gateanschluss Tg2 angelegt wird; während nach Beendigen des Anlegens einer vorbestimmten positiven Spannung an den ersten Gateanschluss Tg der p-Kanal-MOSFET Q2 eingeschaltet wird, indem eine vorbestimmte negative Spannung an den zweiten Gateanschluss Tg2 angelegt wird). Während dieser Steuerung ist der n-Kanal-MOSFET Q3 aus. Somit wird die Halbleitervorrichtung 1D im wesentlichen identisch im Aufbau mit der Halbleitervorrichtung 1C der dritten Ausführungsform und schaltet genauso wie die Halbleitervorrichtung 1C ein bzw. aus. Das ermöglicht es, die Halbleitervorrichtung 1D schnell ein- und auszuschalten.
  • Wenn dagegen der Emitteranschluss Te auf einem höheren Potential liegt als der Kollektoranschluss Tc (in dem Fall der Rückwärtsleitung), wird eine vorbestimmte positive Spannung an den zweiten Gateanschluss Tg2 angelegt, um den n-Kanal-MOSFET Q3 einzuschalten (d. h. eine Inversionsschicht wird in einem Oberflächenabschnitt S3·des p-Diffusionsbereichs 23 gebildet, der direkt unter der zweiten Gateelektrode 49 liegt, so dass durch die Inversionsschicht eine Kontinuität zwischen den Komponenten 5 und 25 gebildet wird. Das stellt mit Bezug auf 7 zusätzlich einen zweiten Rückwärtsleitpfad bereit von dem Emitteranschluss Te über die Diode D2 und den n-Kanal-MOSFET Q3 zu dem Kollektoranschluss C parallel zu einem ersten Leitpfad von dem Emitteranschluss Te über die Dioden D2 und D1 zu dem Kollektoranschluss Tc. Dieser erste und zweite Leitpfad erzielen die Rückwärtsleitfähigkeit mit einem geringeren Rückwärtsleitwiderstand.
  • In 6 führt der oben beschriebene erste Rückwärtsleitpfad von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 7 und/oder 9 und/oder 3 und über die Komponenten 5, 29, 27, 23, 25 und 19B zu dem Kollektoranschluss Tc, und der oben beschriebene zweite Rückwärtsleitpfad führt von dem Emitteranschluss Te über die Komponente 21, über die Komponente(n) 7 und/oder 9 und/oder 3 und über die Komponenten 5, S3, 25 und 19b zu dem Kollektoranschluss Tc.
  • Das Anlegen der Spannung an den zweiten Gateanschluss Tg2 kann durch eine vorbestimmte externe Schaltung durchgeführt werden, oder sie kann wie in der dritten Ausführungsform automatisch durch Kurzschließen der Anschlüsse Tg2 und Te durchgeführt sein, wie es in 7 durch eine gestrichelte Linie 51 dargestellt ist, um beide Anschlüsse Tg2 und Te auf demselben Potential zu halten.
  • Wenn in dem letzteren Fall mit Bezug auf 7 der Kollektoranschluss Tc auf einem höheren Potential liegt als der Emitteranschluss Te, und wenn der n-Kanal-MOSFET Q1 durch Anlegen einer vorbestimmten positiven Spannung an den ersten Gateanschluss Tg bzw. durch Beenden des Anlegens dieser Spannung ein- bzw. ausgeschaltet wird, wird der p-Kanal-MOSFET Q2 ein- oder ausgeschaltet, und dementsprechend wird der Transistor Tr1 ebenso wie bei der dritten Ausführungsform schnell ein- bzw. ausgeschaltet. Wenn der Emitteranschluss Te dagegen auf einem höheren Potential liegt als der Kollektoranschluss Tc, wird das Potential des Gates Tg2 des n-Kanal-MOSFET Q3 höher als das des Drains D des n-Kanal-MOSFET Q3, und der zweite Gateanschluss wird im wesentlichen in denselben Zustand gebracht, als wenn eine vorbestimmte positive Spannung angelegt würde. Dementsprechend wird der n-Kanal-MOSFET Q3 eingeschaltet. Das stellt den zweiten Rückwärtsleitpfad bereit (in 7 von dem Emitteranschluss Te über die Diode D2 und den n-Kanal-MOSFET Q3 zu dem Kollektoranschluss Tc) parallel zu dem ersten Rückwärtsleitpfad (in 7 von dem Emitteranschluss Te über die Dioden D2 und D1 zu dem Kollektoranschluss Tc). In dem letzteren Fall kann die Steuerung der an den zweiten Gateanschluss Tg2 angelegten Spannung somit durch eine einfachen Verbindung und ohne Verwendung einer externen Schaltung verwirklicht werden.
  • In der Halbleitervorrichtung 1D mit dem obigen Aufbau ist die zweite Gateelektrode 49 auch auf dem Oberflächenabschnitt des p-Diffusionsbereichs 23 bereitgestellt, der zwischen der n-Epitaxieschicht 5 und dem n+-Diffusionsbereich 25 liegt, wobei die zweite Gateisolierschicht 47 dazwischen liegt, d. h. der n-Kanal-MOSFET Q3 ist bereitgestellt, dessen Drain und Source jeweils aus den Komponenten 25 und 5 gebildet sind. Durch Steuern einer Kontinuität oder Nichtkontinuität zwischen den Komponenten 25 und 5 durch die Ein-Aus-Steuerung des n-Kanal-MOSFET Q3 kann somit der zweite Rückwärtsleitpfad, der durch den n-Kanal-MOSFET Q3 führt, parallel zu dem ersten Rückwärtsleitpfad gebildet werden, der durch die Diode D1 führt, die aus den Komponenten 23 und 25 gebildet ist. Wenn der Emitteranschluss Te auf einem höheren Potential liegt als der Kollektoranschluss Tc, kann das Vorhandensein der parallelen ersten und zweiten Rückwärtsleitpfade somit die Rückwärtsleitfähigkeit mit einem geringeren Rückwärtsleitwiderstand erzielen.
  • Da die zweite Gateelektrode 49 auch auf dem Oberflächenabschnitt der n-Epitaxieschicht 5 bereitgestellt ist, die zwischen den p-Diffusionsbereichen 11 und 23 liegt, wobei die zweite Gateisolierschicht 47 dazwischen liegt, d. h. der p-Kanal-MOSFET Q2 bereitgestellt ist, dessen Drain und Source jeweils aus den p-Diffusionsbereichen 11 und 23 gebildet ist, kann die Halbleitervorrichtung 1D weiter dieselbe Wirkung erzielen wie die Halbleitervorrichtung 1C der dritten Ausführungsform.
  • Weiter können die MOSFETS Q2 und Q3 mit einem einfachen Aufbau und einem geringen Platz gebildet werden, weil sie durch das Bilden der zweiten Gateelektrode 49 gebildet werden, die sich über die Oberflächenabschnitte der n-Epitaxieschicht 5 und des p-Diffusionsbereichs 23 erstrecken, die zwischen dem p-Diffusionsbereich 11 und dem n+-Diffusionsbereich 25 liegen, wobei die zweite Gateisolierschicht 47 dazwischen liegt.
  • Während in dieser Ausführungsform beide MOSFETS Q2 und Q3 ausgebildet sind, kann auch nur der MOSFET Q3 alleine ausgebildet sein.
  • Eine Halbleitervorrichtung 1E gemäß einer fünften Ausführungsform ist wie in 8 dargestellt so aufgebaut, dass in der ersten Ausführungsform der p-Diffusionsbereich 23 (vierter Halbleiterbereich) und der n+-Diffusionsbereich 25 (fünfter Halbleiterbereich), die beide die Diode D1 für die Rückwärtsleitung bilden, in der Schicht unter einer Anschlussfläche 19c ausgebildet sind, die auf der n-Epitaxieschicht 5 (Halbleiterschicht) zum Verbinden mit dem Kollektoranschluss Tc ausgebildet ist.
  • Die Anschlussfläche 19c zur Verbindung mit dem Kollektoranschluss Tc ist von der Emitterelektrode 21 umgeben und typischerweise auf der n-Epitaxieschicht 5 ausgebildet, ohne von der Kollektorelektrode 19a aus nach außerhalb der Emitterelektrode 21 hinausgezogen zu sein. Somit ist die unter der Anschlussfläche 19c liegende Schicht als Vorrichtung nutzlos und daher verschwendet. In der Halbleitervorrichtung 1E wird daher die unter der Anschlussfläche 19c liegende Schicht als Bereich zum Bilden der Komponenten 23 und 25 für die Diode D1 für die Rückwärtsleitung genutzt. Das beseitigt die Anforderung, die Fläche der Halbleitervorrichtung 1E zum Bilden der Komponenten 23 und 25 zu erhöhen, und verhindert somit eine Verringerung des Anteils des IGBT in der Halbleitervorrichtung 1E. Das verringert wesentlich den Leitwiderstand in der Halbleitervorrichtung 1E und verbessert das Einschalt- und Ausschaltverhalten der Halbleitervorrichtung 1E.
  • Dementsprechend kann die Halbleitervorrichtung 1E mit dem obigen Aufbau zusätzlich zum Erzielen der oben genannten Wirkung der ersten Ausführungsform auch ihr Einschalt- und Ausschaltverhalten verbessern, weil die Komponenten 23 und 25, die die Diode für die Rückwärtsleitung bilden, in der unter der Anschlussfläche 19c liegenden Schicht ausgebildet sind, die auf der n-Epitaxieschicht 5 zum Verbinden mit dem Kollektoranschluss Tc ausgebildet ist.
  • Eine Halbleitervorrichtung 1F gemäß einer sechsten Ausführungsform enthält wie in 9 dargestellt: das p-Substrat 3 (Halbleitersubstrat eines ersten Leitungstyps); die n-Epitaxieschicht 5 (Halbleiterschicht eines zweiten Leitungstyps), die in einer Hauptoberfläche des p-Substrats 3 ausgebildet ist; den p-Diffusionsbereich 9 (erster Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 ausgebildet ist und über den p-Diffusionsbereich 7 (Halbleiterbereich des ersten Leitungstyps) mit dem p-Substrat verbunden ist; den p-Diffusionsbereich 11 (zweiter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 entfernt von dem p-Diffusionsbereich 9 ausgebildet ist; den n+-Diffusionsbereich 13 (dritter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche des p-Diffusionsbereichs 9 so ausgebildet ist, dass er von dem p-Diffusionsbereich 9 umgeben ist; die erste Gateelektrode 17, die auf dem Oberflächenabschnitt des p-Diffusionsbereichs 9 bereitgestellt ist, der zwischen dem n+-Diffusionsbereich 13 und der n-Epi taxieschicht 5 liegt, wobei die erste Gateisolierschicht 15 dazwischen liegt; eine Kollektorelektrode 19, die mit dem p-Diffusionsbereich 11 verbunden ist; und die Emitterelektrode 21, die mit dem p-Diffusionsbereich 9 und dem n+-Diffusionsbereich 13 verbunden ist. Zusätzlich zu diesem Grundaufbau enthält die Halbleitervorrichtung 1F weiter einen n-Diffusionsbereich 25 (vierter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche der p-Diffusionsbereichs 11 so ausgebildet ist, dass er von dem p-Diffusionsbereich 11 umgeben ist, und der mit der Kollektorelektrode 19 verbunden ist; einen p+-Diffusionsbereich 23 (fünfter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche des n-Diffusionsbereichs 25 so ausgebildet ist, dass er von dem n-Diffusionsbereich 25 umgeben ist, und Elektroden 27a und 27b, die jeweils mit der n-Epitaxieschicht 5 (Halbleiterschicht) und dem p+-Diffusionsbereich 23 verbunden sind, um einen Leitpfad von der n-Epitaxieschicht 5 zu dem p+-Diffusionsbereich 23 zu bilden. Die Elektrode 27a ist auf der n-Epitaxieschicht 5 so bereitgestellt, dass ein in der Oberfläche der n-Epitaxieschicht 5 gebildeter Diffusionsbereich 29 dazwischen liegt, so dass ein Ohm'scher Kontakt mit der n-Epitaxieschicht 5 gebildet wird. Die Elektrode 27b ist auf dem p+-Diffusionsbereich 23 bereitgestellt und elektrisch mit der Elektrode 27a verbunden. In dieser Ausführungsform sind die Komponenten, die denen der ersten Ausführungsform entsprechen, durch dieselben Bezugszeichen gekennzeichnet.
  • Die Halbleitervorrichtung 1F ist anders ausgedrückt so aufgebaut, dass in der ersten Ausführungsform die Komponenten 23 und 25, die die Diode D1 für die Rückwärtsleitung bilden, in dem p-Diffusionsbereich 11 ausgebildet sind.
  • Die Elektroden 27a und 27b dieser Ausführungsform entsprechen in der ersten Ausführungsform (1) jeweils einem Abschnitt der Elektrode 27, der auf dem n+-Diffusionsbereich 29 bereitge stellt ist, und einem Abschnitt der Elektrode 27, der auf dem p-Diffusionsbereich 23 bereitgestellt ist. Ebenso entsprechen ein Abschnitt der Elektrode 19, die auf dem p-Diffusionsbereich 11 bereitgestellt ist, und ein Abschnitt der Elektrode 19, die auf dem n-Diffusionsbereich 25 bereitgestellt ist, in dieser Ausführungsform jeweils den Elektroden 19a und 19b in der ersten Ausführungsform. Unter Berücksichtigung dieser Entsprechungen ist der Betrieb der Halbleitervorrichtung 1F identisch zu dem der Halbleitervorrichtung 1A der ersten Ausführungsform, so dass seine Beschreibung weggelassen wird.
  • In dieser Halbleitervorrichtung 1F erzeugt das Bilden der aus den Komponenten 23 und 25 bestehenden Diode für die Rückwärtsleitung in dem p-Diffusionsbereich 11 einen parasitären pnp-Transistor, dessen Emitter, Basis und Kollektor jeweils aus den Komponenten 11, 25 und 23 gebildet sind. Da Basis und Emitter dieses parasitären pnp-Transistors jedoch über die Elektrode 19 kurzgeschlossen sind, wird der parasitäre pnp-Transistor nie eingeschaltet. Somit tritt während des Einschaltens der Halbleitervorrichtung 1F kein Fall auf, in dem einige von dem Kollektoranschluss Tc über die Elektrode 19 in den p-Diffusionsbereich 11 fließende Löcher über die Komponenten 11, 25 und 23 in die Elektrode 27b fließen und dann in der Elektrode 27b verschwinden nach der Rekombination mit Elektronen, die von dem Emitteranschluss Te über die Komponenten 21, S1, 5, 29 und 27a in die Elektrode 27b geflossen sind. Dementsprechend ergibt das Bilden der aus den Komponenten 23 und 25 für die Rückwärtsleitung gebildeten Diode nicht das oben beschrieben Verschwinden von Löchern. Das erleichtert das Ansammeln von Löchern und Elektronen in der nEpitaxieschicht 5 und ermöglicht somit das schnelle Einschalten des aus den Komponenten 11, 5 und 3 gebildeten Transistors Tr1.
  • In der Halbleitervorrichtung 1F mit dem obigen Aufbau ist der n-Diffusionsbereich 25 in der Oberfläche des p-Diffusionsbe reichs 11 so ausgebildet, dass er von dem p-Diffusionsbereich 11 umgeben ist; der p+-Diffusionsbereich 23 ist in der Oberfläche des n-Diffusionsbereichs 25 so ausgebildet, dass er von dem n-Diffusionsbereich 25 umgeben ist; und die Kollektorelektrode 19 ist bereitgestellt auf und erstreckt sich über die Komponenten 11 und 25, so dass diese Komponenten 11 und 25 kurzgeschlossen werden. Somit kann die Halbleitervorrichtung 1F zusätzlich zum Erzielen der erwähnten Wirkung der ersten Ausführungsform die aus den Komponenten 23 und 25 für die Rückwärtsleitung gebildete Diode aufweisen, ohne dass das Einschalten des aus den Komponenten 11, 5, 3, 7 und 9 gebildeten Transistors behindert wird.
  • Eine Halbleitervorrichtung 1G gemäß einer siebten Ausführungsform ist ein vertikaler kollektorkurzgeschlossener IGBT. Er enthält wie in 10 dargestellt die n-Epitaxieschicht 5 (Halbleiterschicht eines zweiten Leitungstyps); die p-Diffusionsbereiche 9 (erste Halbleiterbereiche eines ersten Leitungstyps), die in einer Hauptoberfläche der n-Epitaxieschicht 5 ausgebildet sind; die n+-Diffusionsbereiche 13 (zweite Halbleiterbereiche des zweiten Leitungstyps), die in den Oberflächen der p-Diffusionsbereiche 9 so ausgebildet sind, dass sie von dem p-Diffusionsbereich 9 umgeben sind; die erste Gateelektrode 17, die auf Oberflächenabschnitten der p-Diffusionsbereiche 9 bereitgestellt ist, die zwischen der n-Epitaxieschicht 5 und den n+-Diffusionsbereichen 13 liegen, wobei die erste Gateisolierschicht 15 dazwischen liegt; einen p-Diffusionsbereich 11a (dritter Halbleiterbereich des ersten Leitungstyps), der an der anderen Hauptoberfläche der n-Epitaxieschicht 5 ausgebildet ist; die erste Kollektorelektrode 19a, die auf der Oberfläche des p-Diffusionsbereichs 11a ausgebildet ist; und die Emitterelektroden 21, die mit den p-Diffusionsbereichen 9 und den n+-Diffusionsbereichen 13 verbunden sind.
  • Zusätzlich zu diesem Grundaufbau enthält diese Halbleitervorrichtung 1G weiter den p-Diffusionsbereich 23 (vierter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 entfernt von den p-Diffusionsbereichen 9 ausgebildet ist; den n+-Diffusionsbereich 25 (fünfter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet ist, dass er von dem p-Diffusionsbereich 23 umgeben ist; die zweite Kollektorelektrode 19b, die auf dem n+-Diffusionsbereich 25 bereitgestellt ist und an die dieselbe Spannung angelegt ist wie an die erste Kollektorelektrode 19a; und die Elektrode 27, die mit dem p-Diffusionsbereich 23 und der n-Epitaxieschicht 5 verbunden ist, um einen Leitpfad von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23 zu bilden. Die Elektrode 27 ist so auf der n-Epitaxieschicht 5 bereitgestellt, dass der in der Oberfläche der n-Epitaxieschicht 5 ausgebildete n+-Diffusionsbereich 29 dazwischen liegt, so dass ein Ohm'scher Kontakt mit der n-Epitaxieschicht 5 gebildet wird. In dieser Ausführungsform sind die Komponenten, die denen in der ersten Ausführungsform entsprechen, durch dieselben Bezugszeichen gekennzeichnet.
  • Die erste Gateelektrode 17 ist mit dem Gateanschluss Tg verbunden, die Emitterelektrode 21 mit dem Emitteranschluss Te und die erste und zweite Kollektorelektrode 19a und 19b jeweils mit dem ersten und zweiten Kollektoranschluss Tc1 und Tc2.
  • Die Halbleitervorrichtung 1g ist anders ausgedrückt so aufgebaut, dass die oben erwähnte erste Ausführungsform auf einen lateralen IGBT angewendet ist.
  • Der p-Diffionsbereich 11a entspricht dem p-Diffusionsbereich 11 in der ersten Ausführungsform, und die erste Kollektorelektrode 19a entspricht der Kollektorelektrode 19a in der ersten Ausführungsform. Der erste und zweite Kollektoranschluss Tc1 und Tc2 entsprechen beide dem Kollektoranschluss Tc in der ersten Aus führungsform, und an sie wird die gleiche Spannung angelegt. Diese Halbleitervorrichtung 1G enthält keine Komponenten, die dem p-Diffusionsbereich 7 und dem p-Substrat 3 in der ersten Ausführungsform entsprechen. Unter Berücksichtigung dieser Entsprechungen ist der Betrieb der Halbleitervorrichtung 1F identisch dem der Halbleitervorrichtung 1A der ersten Ausführungsform, so dass seine Beschreibung unterbleibt.
  • In der Halbleitervorrichtung 1G mit dem obigen Aufbau ist wie in der ersten Ausführungsform der p-Diffusionsbereich 23 in der Oberfläche der n-Epitaxieschicht 5 ausgebildet; der n+-Diffusionsbereich 25 ist in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet, dass er von dem p-Diffusionsbereich 23 umgeben ist, und die zweite Kollektorelektrode 19b, an die dieselbe Spannung angelegt ist wie an die erste Kollektorelektrode 19a, ist auf dem n+-Diffusionsbereich 25 bereitgestellt. Somit verhindert die aus den Komponenten 23 und 25 gebildete Elektrode, dass Elektronen, die von der Emitterelektrode 21 während des Einschaltens der Halbleitervorrichtung 1G in die n-Epitaxieschicht 5 eingebracht werden, von der n-Epitaxieschicht 5 in die zweite Kollektorelektrode 19b abfließen. Dementsprechend werden mehr Elektronen und Löcher schnell in der n-Epitaxieschicht 5 angesammelt, was zu der Leitfähigkeitsmodulation der n-Epitaxieschicht 5 beiträgt und das schnelle Einschalten der Halbleitervorrichtung 1G ermöglicht.
  • Da der p-Diffusionsbereich 23 in der Oberfläche der n-Epitaxieschicht 5 ausgebildet ist und der n+-Diffusionsbereich 25 in der Oberfläche des p-Diffusionsbereichs 23 so ausgebildet ist, dass er von dem p-Diffusionsbereich 23 umgeben ist, kann ein aus diesen Komponenten 23 und 25 und aus den bestehenden Komponenten 5 und 9 bestehender parasitärer Thyristor in einem Rückwärtsleitpfad gebildet werden (von dem Emitteranschluss Te über die Komponenten 21, 9, 5, 23, 25 und 19b zu dem Kollektor anschluss Tc). Durch Verwenden eines niedrigen Leitwerts während des eingeschalteten Zustands des parasitären Thyristors kann die Halbleitervorrichtung 1G somit die Rückwärtsleitfähigkeit mit geringem Rückwärtsleitwiderstand erzielen.
  • Da die Elektrode 27 bereitgestellt ist auf und sich erstreckt über dem p-Diffusionsbereich 23 und der n-Epitaxieschicht 5 zum Bilden eines Leitpfades von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23, kann das Durchtreten von Strom von der n-Epitaxieschicht 5 zu dem p-Diffusionsbereich 23 während der Rückwärtsleitung der Halbleitervorrichtung 1G sichergestellt sein. Das stabilisiert das Einschalten des parasitären Thyristors. Da die Elektrode 27 in dieser Ausführungsform auf der n-Epitaxieschicht 5 so bereitgestellt ist, dass der n+-Diffusionsbereich 29 dazwischen liegt, kann eine gute elektrische Verbindung zwischen der Elektrode 27 und der n-Epitaxieschicht 5 sichergestellt sein.
  • In dieser Ausführungsform kann wie in der zweiten Ausführungsform der n-Diffusionsbereich 35 mit einer höheren Trägerdichte als die n-Epitaxieschicht 5 zwischen der n-Epitaxieschicht 5 (zweite Schicht) und dem p-Diffusionsbereich 23 so ausgebildet sein, dass er den p-Diffusionsbereich 23 umgibt.
  • Eine Halbleitervorrichtung 1H gemäß einer achten Ausführungsform ist wie in 11 dargestellt so aufgebaut, dass die Halbleitervorrichtung 1G gemäß der siebten Ausführungsform (10) weiter enthält: einen p-Diffusionsbereich 11b (sechster Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 (Halbleiterschicht) entfernt von den p-Diffusionsbereichen 9 und 23 (erste und vierte Halbleiterbereiche) ausgebildet ist; eine dritte Kollektorelektrode 19a_2, die auf dem p-Diffusionsbereich 11b bereitgestellt ist und mit der zweiten Kollektorelektrode 19b verbunden ist; die zweite Gateelektrode 41, die auf einem Oberflächenabschnitt der n-Epitaxieschicht 5 bereitgestellt ist, die zwischen den p-Diffusionsbereichen 23 und 11b liegt, wobei die zweite Gateisolierschicht 39 dazwischen liegt; und den zweiten Gateanschluss Tg2, der mit der zweiten Gateelektrode 41 verbunden ist. In dieser Ausführungsform sind die Komponenten, die denen der ersten Ausführungsform entsprechen, durch dieselben Bezugszeichen gekennzeichnet.
  • Diese Halbleitervorrichtung 1H ist anders ausgedrückt so aufgebaut, dass die oben erwähnte dritte Ausführungsform auf einen lateralen IGBT angewendet ist.
  • Die p-Diffusionsbereiche 11a und 11b entsprechen beide dem p-Diffusionsbereich 11 in der dritten Ausführungsform; die erste und zweite Kollektorelektrode 19a_1 (19a) und 19a_2 entsprechen beide der Kollektorelektrode 19a in der dritten Ausführungsform; und der erste und zweite Kollektoranschluss entsprechen beide dem Kollektoranschluss Tc in der dritten Ausführungsform. Diese Halbleitervorrichtung 1H enthält keine Komponenten, die dem p-Diffusionsbereich 7 und dem p-Substrat in der dritten Ausführungsform entsprechen. Unter Berücksichtigung dieser Entsprechungen ist der Betrieb der Halbleitervorrichtung 1H identisch dem der Halbleitervorrichtung 1D der dritten Ausführungsform, so dass seine Beschreibung unterbleibt.
  • In der Halbleitervorrichtung 1H mit dem obigen Aufbau ist wie in der dritten Ausführungsform die zweite Gateelektrode 41 auf dem Oberflächenabschnitt der n-Epitaxieschicht 5 bereitgestellt, die zwischen den p-Diffusionsbereichen 11b und 23 liegt, wobei die zweite Gateisolierschicht 39 dazwischen liegt, d. h. ein p-Kanal-MOSFET ist bereitgestellt, dessen Drain und Source jeweils aus den p-Diffusionsbereichen 11b und 23 gebildet ist.
  • Durch Steuern der Kontinuität und Nichtkontinuität zwischen den p-Diffusionsbereichen 11b und 23 durch die Ein-Aus-Steuerung dieses p-Kanal-MOSFETs kann die Halbleitervorrichtung 1A somit selektiv zwischen zwei Aufbauten schalten; einem, der im wesentlichen identisch mit dem bekannten Aufbau des kollektorkurzgeschlossenen IGBT (erstes bekanntes Beispiel) ist; und einem, der im wesentlichen identisch dem der Halbleitervorrichtung 1G gemäß der siebten Ausführungsform ist. Demzufolge wird beim Einschalten der Halbleitervorrichtung 1H der oben erwähnte p-Kanal-MOSFET ausgeschaltet, so dass die Halbleitervorrichtung 1H ebenso wie die Halbleitervorrichtung 1G schnell eingeschaltet werden kann, während beim Ausschalten der Halbleitervorrichtung 1H der oben erwähnte p-Kanal-MOSFET eingeschaltet wird, so dass die Halbleitervorrichtung 1H ebenso wie der kollektorkurzgeschlossene IGBT mit dem bekannten Aufbau schnell ausgeschaltet werden kann. Das erzielt einen vertikalen kollektorkurzgeschlossenen IGBT, der schnell ein- und ausgeschaltet werden kann.
  • Eine Halbleitervorrichtung 1I gemäß einer neunten Ausführungsform enthält wie in 12 dargestellt: die n-Epitaxieschicht 5 (Halbleiterschicht eines zweiten Leitungstyps); die p-Diffusionsbereiche 9 (erste Halbleiterbereiche eines ersten Leitungstyps), die in einer Hauptoberfläche der n-Epitaxieschicht 5 ausgebildet sind; die n+-Diffusionsbereiche 13 (zweite Halbleiterbereiche des zweiten Leitungstyps), die in den Oberflächen der p-Diffusionsbereiche 9 so ausgebildet sind, dass sie von den p-Diffusionsbereichen 9 umgeben sind; die Gateelektrode 17, die auf den Oberflächenabschnitten der p-Diffusionsbereiche 9 bereitgestellt ist, die zwischen der n-Epitaxieschicht 5 und den n+-Diffusionsbereichen 13 liegen, wobei die Gateisolierschicht 15 dazwischen liegt; den p-Diffusionsbereich 11a (dritter Halbleiterbereich des ersten Leitungstyps), der auf der anderen Hauptoberfläche der n-Epitaxieschicht 5 bereitgestellt ist; die erste Kollektorelektrode 19a, die auf der Oberfläche des p-Diffusionsbereichs 11a bereitgestellt ist; und die Emitterelektrode 21, die mit den p-Diffusionsbereichen 9 und den n+-Diffusionsbereichen 13 verbunden ist.
  • Zusätzlich zu diesem Grundaufbau enthält die Halbleitervorrichtung 1I weiter: den p-Diffusionsbereich 11b (vierter Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche der n-Epitaxieschicht 5 entfernt von den p-Diffusionsbereichen 9 bereitgestellt ist; den n-Diffusionsbereich 25 (fünfter Halbleiterbereich des zweiten Leitungstyps), der in der Oberfläche des p-Diffusionsbereichs 11b so ausgebildet ist, dass er von dem p-Diffusionsbereich 11b umgeben ist; den p+-Diffusionsbereich 23 (sechster Halbleiterbereich des ersten Leitungstyps), der in der Oberfläche des n-Diffusionsbereichs 25 so ausgebildet ist, dass er von dem n-Diffusionsbereich 25 umgeben ist; die zweite Kollektorelektrode 19b, die bereitgestellt ist auf und sich erstreckt über dem n-Diffusionsbereich 25 und dem p-Diffusionsbereich 11b und an die dieselbe Spannung angelegt ist wie an die erste Kollektorelektrode 19a; und die Elektroden 27a und 27b, die jeweils mit der n-pitaxieschicht 5 und dem p+-Diffusionsbereich 23 verbunden sind zum Bilden eines Leitpfades von der n-Epitaxieschicht 5 zu dem p+-Diffu-sionsbereich 23.
  • Die Elektrode 27a ist auf der n-Epitaxieschicht 5 so bereitgestellt, dass der in der Oberfläche der n-Epitaxieschicht 5 ausgebildete n+-Diffusionsbereich 29 dazwischen liegt, so dass ein Ohm'scher Kontakt mit der n-Epitaxieschicht 5 gebildet wird. Die Elektrode 27b ist auf dem p+-Diffusionsbereich 23 ausgebildet und elektrisch mit der Elektrode 27a verbunden. Die erste Gateelektrode 17 ist mit dem Gateanschluss Tg verbunden, die Emitterelektrode 21 mit dem Emitteranschluss Te und die erste und zweite Kollektorelektrode 19a und 19b jeweils mit dem ersten und zweiten Kollektoranschluss Tc1 und Tc2. In dieser Ausführungsform sind die Komponenten, die denen der ersten Aus führungsform entsprechen, durch dieselben Bezugszeichen gekennzeichnet.
  • Die Halbleitervorrichtung 1I ist anders ausgedrückt so aufgebaut, dass die sechste Ausführungsform auf einen lateralen IGBT angewendet ist.
  • Die p-Diffusionsbereiche 11a und 11b entsprechen den p-Diffusionsbereichen 11 in der sechsten Ausführungsform, und die erste und zweite Kollektorelektrode 19a und 19b entsprechen der Kollektorelektrode 19 in der sechsten Ausführungsform. Der erste und zweite Kollektoranschluss Tc1 und Tc2 entsprechen dem Kollektoranschluss Tc in der sechsten Ausführungsform, und an sie wird dieselbe Spannung angelegt. Diese Halbleitervorrichtung 1I enthält keine Komponenten, die dem p-Diffusionsbereich 7 und dem p-Substrat 3 in der sechsten Ausführungsform entsprechen. Unter Berücksichtigung dieser Entsprechungen ist der Betrieb der Halbleitervorrichtung 1I identisch dem der Halbleitervorrichtung 1F der sechsten Ausführungsform, so dass seine Beschreibung unterbleibt.
  • In der Halbleitervorrichtung 1I mit dem obigen Aufbau ist wie in der sechsten Ausführungsform der n-Diffusionsbereich 25 in der Oberfläche des p-Diffusionsbereichs 11b so ausgebildet, dass er von dem p-Diffusionsbereich 11b umgeben ist; der p+-Diffusionsbereich 23 ist in der Oberfläche des n-Diffusionsbereichs 25 so ausgebildet, dass er von dem n-Diffusionsbereich 25 umgeben ist; und die Kollektorelektrode 19b ist bereitgestellt auf und erstreckt sich über die Komponenten 11b und 25, so dass diese Komponenten 11b und 25 kurzgeschlossen sind. Somit kann die Halbleitervorrichtung 1I die aus den Komponenten 23 und 25 bestehende Diode für die Rückwärtsleitung aufweisen, ohne das Einschalten des aus den Komponenten 11b, 5 und 9 gebildeten Transistors und des aus den Komponenten 11a, 5 und 9 gebildeten Transistors zu behindern.

Claims (10)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (3) eines ersten Leitungstyps, einer Halbleiterschicht (5) eines zweiten Leitungstyps, die auf einer Hauptoberfläche des Halbleitersubstrats (3) ausgebildet ist, einem ersten Halbleiterbereich (9) des ersten Leitungstyps, der in einer Oberfläche der Halbleiterschicht (5) ausgebildet ist und über einen Halbleiterbereich (7) des ersten Leitungstyps mit dem Halbleitersubstrat (3) verbunden ist, einem zweiten Halbleiterbereich (11) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten Halbleiterbereich (9) ausgebildet ist, einem dritten Halbleiterbereich (13) des zweiten Leitungstyps, der in einer Oberfläche des ersten Halbleiterbereichs (9) so ausgebildet ist, dass er von dem ersten Halbleiterbereich (9) umgeben ist, einer ersten Gateelektrode (17), die mit einer dazwischenliegenden ersten Gateisolierschicht (15) auf einem Oberflächenabschnitt des ersten Halbleiterbereichs (9) bereitgestellt ist, der zwischen dem dritten Halbleiterbereich (13) und der Halbleiterschicht (5) liegt, einer ersten Kollektorelektrode (19a), die auf dem zweiten Halbleiterbereich (11) bereitgestellt ist, einer Emitterelektrode (21), die bereitgestellt ist auf und sich erstreckt über dem ersten und dritten Halbleiterbereich (9, 13), einem vierten Halbleiterbereich (23) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) ge trennt von dem ersten und zweiten Halbleiterbereich (9, 11) ausgebildet ist, einem fünften Halbleiterbereich (25) des zweiten Leitungstyps, der in einer Oberfläche des vierten Halbleiterbereichs (23) so ausgebildet ist, dass er von dem vierten Halbleiterbereich (23) umgeben ist, einer zweiten Kollektorelektrode (19b), die auf dem fünften Halbleiterbereich (25) bereitgestellt ist und mit der ersten Kollektorelektrode (19a) verbunden ist, und einer Elektrode (27), die bereitgestellt ist auf und sich erstreckt über dem vierten Halbleiterbereich (23) und der Halbleiterschicht (5) zum Bilden eines Leitpfads von der Halbleiterschicht (5) zu dem vierten Halbleiterbereich (23).
  2. Halbleitervorrichtung nach Anspruch 1, bei der ein Halbleiterbereich (35) des zweiten Leitungstyps mit einer höheren Trägerdichte als die Halbleiterschicht (5) zwischen der Halbleiterschicht (5) und dem vierten Halbleiterbereich (23) so ausgebildet ist, dass sie den vierten Halbleiterbereich (23) umgibt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der eine zweite Gateelektrode (41) mit einer dazwischenliegenden zweiten Gateisolierschicht (39) auf einem Oberflächenabschnitt der Halbleiterschicht (5) bereitgestellt ist, der zwischen dem zweiten und vierten Halbleiterbereich (11, 23) liegt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der eine dritte Gateelektrode (49) mit einer dazwischenliegenden dritten Gateisolierschicht (47) auf einem Oberflächenabschnitt des vierten Halbleiterbereichs (23) bereitgestellt ist, der zwischen der Halbleiterschicht (5) und dem fünften Halbleiterbereich (25) liegt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine dritte Gateelektrode (49) mit einer dazwischenliegenden dritten Gateisolierschicht (47) bereitgestellt ist auf und sich erstreckt über Oberflächenabschnitten der Halbleiterschicht (5) und des vierten Halbleiterbereichs (23), die zwischen dem zweiten und fünften Halbleiterbereich (11, 25) liegen.
  6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, bei der die dritte Gateisolierschicht (47) annähernd mit der Dicke einer Feldoxidschicht ausgebildet ist.
  7. Halbleitervorrichtung mit einem Halbleitersubstrat (3) eines ersten Leitungstyps, einer Halbleiterschicht (5) eines zweiten Leitungstyps, die auf einer Hauptoberfläche des Halbleitersubstrats (3) ausgebildet ist, einem ersten Halbleiterbereich (9) des ersten Leitungstyps, der in einer Oberfläche der Halbleiterschicht (5) ausgebildet ist und über einen Halbleiterbereich (7) des ersten Leitungstyps mit dem Halbleitersubstrat (3) verbunden ist, einem zweiten Halbleiterbereich (11) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten Halbleiterbereich (9) ausgebildet ist, einem dritten Halbleiterbereich (13) des zweiten Leitungstyps, der in einer Oberfläche des ersten Halbleiterbereichs (9) so ausgebildet ist, dass er von dem ersten Halbleiterbereich (9) umgeben ist, einer ersten Gateelektrode (17), die mit einer dazwischenliegenden ersten Gateisolierschicht (15) auf einem Oberflächenabschnitt des ersten Halbleiterbereichs (9) bereitgestellt ist, der zwischen dem dritten Halbleiterbereich (13) und der Halbleiterschicht (5) liegt, einer Kollektorelektrode (19), die auf dem zweiten Halbleiterbereich (11) bereitgestellt ist, einer Emitterelektrode (21), die mit dem ersten und dritten Halbleiterbereich (9, 13) verbunden ist, einem vierten Halbleiterbereich (25) des zweiten Leitungstyps, der in einer Oberfläche des zweiten Halbleiterbereichs (11) so ausgebildet ist, dass er von dem zweiten Halbleiterbereich (11) umgeben ist, und der mit der Kollektorelektrode (19) verbunden ist, einem fünften Halbleiterbereich (23) des ersten Leitungstyps, der in einer Oberfläche des vierten Halbleiterbereichs (25) so ausgebildet ist, dass er von dem vierten Halbleiterbereich (25) umgeben ist, einer Elektrode (27a, 27b), die mit dem fünften Halbleiterbereich (23) und der Halbleiterschicht (5) verbunden ist zum Bilden eines Leitpfads von der Halbleiterschicht (5) zu dem fünften Halbleiterbereich (23).
  8. Halbleitervorrichtung mit einer Halbleiterschicht (5) eines zweiten Leitungstyps, einem ersten Halbleiterbereich (9) eines ersten Leitungstyps, der in einer Hauptoberfläche der Halbleiterschicht (5) ausgebildet ist, einem zweiten Halbleiterbereich (13) des zweiten Leitungstyps, der in einer Oberfläche des ersten Halbleiterbereichs (9) so ausgebildet ist, dass er von dem ersten Halbleiterbereich (9) umgeben ist, einer ersten Gateelektrode (17), die auf einem Oberflächenabschnitt des ersten Halbleiterbereichs (9) bereitge stellt ist, der zwischen der Halbleiterschicht (5) und dem zweiten Halbleiterbereich (13) liegt, mit einer dazwischenliegenden ersten Gateisolierschicht (15), einem dritten Halbleiterbereich (11a) des ersten Leitungstyps, der auf der anderen Hauptoberfläche der Halbleiterschicht (5) ausgebildet ist, einer ersten Kollektorelektrode (19a), die auf einer Oberfläche des dritten Halbleiterbereichs (11a) bereitgestellt ist, einer Emitterelektrode (21), die bereitgestellt ist auf und sich erstreckt über dem ersten und zweiten Halbleiterbereich (9, 13), einem vierten Halbleiterbereich (23) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten Halbleiterbereich (9) ausgebildet ist, einem fünften Halbleiterbereich (25) des zweiten Leitungstyps, der in einer Oberfläche des vierten Halbleiterbereichs (23) so ausgebildet ist, dass er von dem vierten Halbleiterbereich (23) umgeben ist, einer zweiten Kollektorelektrode (19b), die auf dem fünften Halbleiterbereich (25) bereitgestellt ist und an die dieselbe Spannung angelegt ist wie an die erste Kollektorelektrode (19a), und einer Elektrode (27), die mit dem vierten Halbleiterbereich (23) und der Halbleiterschicht (5) verbunden ist zum Bilden eines Leitpfads von der Halbleiterschicht (5) zu dem vierten Halbleiterbereich (23).
  9. Halbleitervorrichtung nach Anspruch 8 mit einem sechsten Halbleiterbereich (11) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten und vierten Halbleiterbereich (9, 23) ausgebildet ist, einer dritten Kollektorelektrode (19a_2), die auf dem sechsten Halbleiterbereich (11b) bereitgestellt ist und mit der zweiten Kollektorelektrode (19b) verbunden ist, und einer zweiten Gateelektrode (41), die mit einer dazwischenliegenden zweiten Gateisolierschicht (39) auf einem Oberflächenabschnitt der Halbleiterschicht (5) bereitgestellt ist, der zwischen dem vierten und sechsten Halbleiterbereich (23, 11b) liegt.
  10. Halbleitervorrichtung mit einer Halbleiterschicht (5) eines zweiten Leitungstyps, einem ersten Halbleiterbereich (9) eines ersten Leitungstyps, der in einer Hauptoberfläche der Halbleiterschicht (5) ausgebildet ist, einem zweiten Halbleiterbereich (13) des zweiten Leitungstyps, der in einer Oberfläche des ersten Halbleiterbereichs (9) so ausgebildet ist, dass er von dem ersten Halbleiterbereich (9) umgeben ist, einer Gateelektrode (17), die mit einer dazwischenliegenden Gateisolierschicht (15) auf einem Oberflächenabschnitt des ersten Halbleiterbereichs (9) bereitgestellt ist, der zwischen der Halbleiterschicht (5) und dem zweiten Halbleiterbereich (13) liegt, einem dritten Halbleiterbereich (11a) des ersten Leitungstyps, der auf der anderen Hauptoberfläche der Halbleiterschicht (5) ausgebildet ist, einer ersten Kollektorelektrode (19a), die auf einer Oberfläche des dritten Halbleiterbereichs (11a) bereitgestellt ist, einer Emitterelektrode (21), die bereitgestellt ist auf und sich erstreckt über dem ersten und zweiten Halbleiterbereich (9, 13), einem vierten Halbleiterbereich (11b) des ersten Leitungstyps, der in der Oberfläche der Halbleiterschicht (5) getrennt von dem ersten Halbleiterbereich (9) ausgebildet ist, einem fünften Halbleiterbereich (25) des zweiten Leitungstyps, der in einer Oberfläche des vierten Halbleiterbereichs (11b) so ausgebildet ist, dass er von dem vierten Halbleiterbereich (11b) umgeben ist, einem sechsten Halbleiterbereich (23) des ersten Leitungstyps, der in einer Oberfläche des fünften Halbleiterbereichs (25) so ausgebildet ist, dass er von dem fünften Halbleiterbereich (25) umgeben ist, einer zweiten Kollektorelektrode (19b), die bereitgestellt ist auf und sich erstreckt über dem vierten und fünften Halbleiterbereich (11b, 25) und an die dieselbe Spannung angelegt ist wie an die erste Kollektorelektrode (19a), und einer Elektrode (27a, 27b), die mit der Halbleiterschicht (5) und dem sechsten Halbleiterbereich (23) verbunden ist zum Bilden eines Leitpfads von der Halbleiterschicht (5) zu dem sechsten Halbleiterbereich (23).
DE102005031139A 2004-08-27 2005-07-04 Halbleitervorrichtung Active DE102005031139B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-248214 2004-08-27
JP2004248214A JP4440040B2 (ja) 2004-08-27 2004-08-27 半導体装置

Publications (2)

Publication Number Publication Date
DE102005031139A1 DE102005031139A1 (de) 2006-03-30
DE102005031139B4 true DE102005031139B4 (de) 2009-09-03

Family

ID=35941849

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005031139A Active DE102005031139B4 (de) 2004-08-27 2005-07-04 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US7723802B2 (de)
JP (1) JP4440040B2 (de)
KR (1) KR100689728B1 (de)
CN (1) CN100485957C (de)
DE (1) DE102005031139B4 (de)
TW (1) TWI261925B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557386B2 (en) * 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
JP5047653B2 (ja) 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
JP5092174B2 (ja) * 2007-04-12 2012-12-05 三菱電機株式会社 半導体装置
JP4959596B2 (ja) * 2008-02-07 2012-06-27 セイコーインスツル株式会社 絶縁膜の評価方法および測定回路
JP4632068B2 (ja) * 2008-05-30 2011-02-16 三菱電機株式会社 半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP4822292B2 (ja) * 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
WO2012046329A1 (ja) * 2010-10-07 2012-04-12 株式会社日立製作所 半導体装置およびその製造方法
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
CN106663658B (zh) * 2015-02-18 2020-01-10 富士电机株式会社 半导体集成电路
US10218349B2 (en) * 2016-05-17 2019-02-26 Littelfuse, Inc. IGBT having improved clamp arrangement
EP3279935B1 (de) * 2016-08-02 2019-01-02 ABB Schweiz AG Leistungshalbleitermodul
US9905558B1 (en) 2016-12-22 2018-02-27 Texas Instruments Incorporated Conductivity modulated drain extended MOSFET
CN111261698B (zh) * 2020-02-14 2021-08-06 电子科技大学 一种消除电压折回现象的rc-ligbt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286484A (en) * 1994-02-11 1995-08-16 Fuji Electric Co Ltd Conductivity modulated semiconductor device
JPH0982961A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd 半導体装置
US20020053717A1 (en) * 1997-01-09 2002-05-09 Hitoshi Sumida Semiconductor apparatus
DE19614522C2 (de) * 1995-10-30 2003-03-20 Mitsubishi Electric Corp Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513874B2 (ja) * 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
JP3132587B2 (ja) 1990-11-26 2001-02-05 富士電機株式会社 パワーデバイスの過熱検出回路
JP3203814B2 (ja) * 1992-10-19 2001-08-27 富士電機株式会社 半導体装置
JP3085037B2 (ja) * 1993-08-18 2000-09-04 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
JP4437655B2 (ja) 2003-10-02 2010-03-24 三菱電機株式会社 半導体装置及び半導体装置の駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286484A (en) * 1994-02-11 1995-08-16 Fuji Electric Co Ltd Conductivity modulated semiconductor device
JPH0982961A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd 半導体装置
DE19614522C2 (de) * 1995-10-30 2003-03-20 Mitsubishi Electric Corp Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
US20020053717A1 (en) * 1997-01-09 2002-05-09 Hitoshi Sumida Semiconductor apparatus

Also Published As

Publication number Publication date
TW200608572A (en) 2006-03-01
US20060043475A1 (en) 2006-03-02
CN100485957C (zh) 2009-05-06
CN1741282A (zh) 2006-03-01
US7723802B2 (en) 2010-05-25
DE102005031139A1 (de) 2006-03-30
TWI261925B (en) 2006-09-11
JP4440040B2 (ja) 2010-03-24
KR20060049818A (ko) 2006-05-19
KR100689728B1 (ko) 2007-03-08
JP2006066692A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
DE102005031139B4 (de) Halbleitervorrichtung
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
DE3838962C2 (de)
DE3443854A1 (de) Halbleiteranordnung
DE102010008617A1 (de) Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102005047055A1 (de) Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
DE3145230A1 (de) "halbleiteranordnung"
DE102016109235A1 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE4028524A1 (de) Halbleiterbauelement mit isoliertem gate
DE4216810C2 (de) Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
DE4318205C2 (de) Halbleitervorrichtungen
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE102005047101B3 (de) Halbleiterschalteranordnung und Ansteuerverfahren
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE102016111127A1 (de) Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
DE1464983C2 (de) in zwei Richtungen schaltbares und steuerbares Halbleiterbauelement
DE3905434A1 (de) Bipolare halbleiterschalteinrichtung und verfahren zu ihrer herstellung
DE19534388B4 (de) IGBT-Transistorbauteil
DE19521751A1 (de) MOS-gesteuerter Thyristor
WO1998012749A2 (de) Emittergesteuerter thyristor
DE2531249A1 (de) Vielschicht-thyristor
DE3838964A1 (de) Kaskoden bimos-treiberschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R084 Declaration of willingness to licence