CN100485957C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100485957C
CN100485957C CNB2005100821004A CN200510082100A CN100485957C CN 100485957 C CN100485957 C CN 100485957C CN B2005100821004 A CNB2005100821004 A CN B2005100821004A CN 200510082100 A CN200510082100 A CN 200510082100A CN 100485957 C CN100485957 C CN 100485957C
Authority
CN
China
Prior art keywords
mentioned
semiconductor region
semiconductor
conduction type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100821004A
Other languages
English (en)
Other versions
CN1741282A (zh
Inventor
寺岛知秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1741282A publication Critical patent/CN1741282A/zh
Application granted granted Critical
Publication of CN100485957C publication Critical patent/CN100485957C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Abstract

本发明的课题是，提供可同时改善IGBT的工作和逆向导通功能这两者的特性的半导体器件。该半导体器件(1A)包括：在N-外延层(5)的表面层上隔开各P扩散区(9、11)而形成的P扩散区(23)；在P扩散区(23)的表面层上被P扩散区(23)包围而形成的N+扩散区(25)；在设置在N+扩散区(25)上的同时，与第1集电极电极(19a)连接的第2集电极电极(19b)；以及跨设在P扩散区(23)和N-外延层(5)上，构成从N-外延层(5)到P扩散区(23)的导电路径的电极(27)。

Description

半导体器件
技术领域
本发明涉及IGBT和内置了IGBT的IC等的半导体器件。
背景技术
一般来说，集电极短路型的IGBT如用等效电路来看，是一种在PNP晶体管的基极·集电极之间连接了N沟道MOSFET的漏·源的结构，其中，上述PNP晶体管的基极·集电极之间经电阻短路(第1现有例)。
为使这种IGBT导通，在IGBT的集电极(PNP晶体管的发射极)的电位比IGBT的发射极(N沟道MOSFET的源)的电位高的情况下，对IGBT的栅(N沟道MOSFET的栅)施加规定的正电压。由此，N沟道MOSFET导通，借助于该导通，电子从IGBT的发射极通过N沟道MOSFET被注入到PNP晶体管的基极中，与此同时，空穴从IGBT的集电极通过PNP晶体管的发射极被注入到PNP晶体管的基极中。这些注入的电子和空穴使PNP晶体管的电导率发生调制，降低了PNP晶体管的导通电压，从而使PNP晶体管导通。
另一方面，为使这种IGBT关断，停止向IGBT的栅施加规定的正电压。由此停止了上述电子和上述空穴向PNP晶体管的注入，因此PNP晶体管内的电子和空穴减少，PNP晶体管的导通电压上升，从而使PNP晶体管关断。
另外，在IGBT的发射极的电位比IGBT的集电极的电位高的情况下，使这种IGBT的电流从IGBT的发射极通过N沟道MOSFET的寄生二极管和PNP晶体管的基极·发射极之间的上述电阻流到IGBT的集电极中(逆向导通功能)。在将IGBT用作电感负载的情况下，该逆向导通功能是必需的功能。
在不具有这种逆向导通功能的IGBT(非集电极短路型的IGBT)中，在将该IGBT用作电感负载的情况下，在该IGBT的集电极·发射极之间必须逆向并联连接外部二极管(第2现有例)。
作为与这种现有例有关的现有技术文献，例如有专利文献1。
[专利文献1]特开平9-82961号公报
发明内容
在上述第1现有例中，如PNP晶体管的基极·发射极之间的上述电阻的值大，则有逆向导通时的导通电阻增大、妨碍逆向导通功能的缺点。
反之，如上述电阻的值小，则在IGBT导通时，其缺点是来自IGBT的发射极一侧的电子流到上述电阻一侧，而不流到PNP晶体管的基极一侧，与此同时，来自IGBT的集电极一侧的空穴流到上述电阻一侧，而不流到PNP晶体管一侧，电子和空穴难以注入到PNP晶体管中，PNP晶体管的导通电压的下降趋缓，IGBT的导通工作变慢。
再有，反之，如上述电阻的值小，则在IGBT关断时，其优点是由于蓄积在PNP晶体管的基区的上述电子和上述空穴通过上述电阻从PNP晶体管的基区加速发射，PNP晶体管的导通电压快速下降，从而IGBT的关断工作加速。
另外，在上述第2现有例中，其缺点是由于必须使用与IGBT有相等的耐压并可耐受相等的工作电流的二极管作为外部二极管，故必须使用与IGBT有相等的面积的二极管，从而成本增加。
因此，本发明的课题在于：第1，提供可同时改善IGBT的工作和逆向导通功能这两者的特性的半导体器件，第2，以低成本提供可实现第1课题的半导体器件。
为了解决上述课题，第1方面所述的发明是一种包括：第1导电类型的半导体衬底；在上述半导体衬底的一侧主面上所形成的第2导电类型的半导体层；在上述半导体层的表面层上形成，同时经上述第1导电类型的半导体区与上述半导体衬底连接的第1导电类型的第1半导体区；在上述半导体层的表面层上隔开上述第1半导体区而形成的第1导电类型的第2半导体区；在上述第1半导体区的表面层上被上述第1半导体区包围而形成的第2导电类型的第3半导体区；在被上述第3半导体区和上述半导体层夹持的上述第1半导体区的表面部分隔着第1栅绝缘膜而设置的第1栅电极；在上述第2半导体区上设置的第1集电极电极；以及跨设在上述第1半导体区和上述第3半导体区上的发射极电极的半导体器件，它包括：在上述半导体层的表面层上隔开上述第1半导体区和上述第2半导体区而形成的第1导电类型的第4半导体区；在上述第4半导体区的表面层上被上述第4半导体区包围而形成的第2导电类型的第5半导体区；在上述第5半导体区上设置，同时与上述第1集电极电极连接的第2集电极电极；以及跨设在上述第4半导体区和上述半导体层上，构成从上述半导体层到上述第4半导体区的导电路径的电极。
按照第1方面所述的发明，由于在半导体层的表面层上形成第4半导体区，在该第4半导体区的表面层上被第4半导体区包围形成第5半导体区，在该第5半导体区上设置与第1集电极电极连接的第2集电极电极，利用由上述第4半导体区和上述第5半导体区构成的二极管，可防止在该半导体器件导通时从发射极电极一侧注入到半导体层中的电子从上述半导体层流出到上述第2集电极电极上，由此，相应地众多的电子和空穴可快速地蓄积在上述半导体层上，可对上述半导体层的电导率调制作出贡献，实现该半导体器件的快捷的导通工作。
另外，由于在半导体层的表面层上形成第4半导体区，在该第4半导体区的表面层上被第4半导体区包围形成第5半导体区，故在该导通路径上，可形成由这些第4半导体区及第5半导体区和上述半导体层及半导体衬底构成的寄生晶闸管，利用在该寄生晶闸管处于导通状态下的低导通电阻，可实现逆向导通电阻小的逆向导通功能。
另外，由于为了构成从半导体层到第4半导体区的导电路径，电极跨设在上述第4半导体区和上述半导体层上，故在该半导体器件逆向导通时，可确保从上述半导体层到上述第4半导体区的导电，利用该导电可使寄生晶闸管稳定地导通。
附图说明
图1是实施例1的半导体器件的剖面图。
图2是图1的半导体器件的等效电路图。
图3是实施例2的半导体器件的剖面图。
图4是实施例3的半导体器件的剖面图。
图5是图4的半导体器件的等效电路图。
图6是实施例4的半导体器件的剖面图。
图7是图6的半导体器件的等效电路图。
图8是实施例5的半导体器件的剖面图。
图9是实施例6的半导体器件的剖面图。
图10是实施例7的半导体器件的剖面图。
图11是实施例8的半导体器件的剖面图。
图12是实施例9的半导体器件的剖面图。
具体实施方式
<实施例1>
本实施例的半导体器件1A是集电极短路型的横型IGBT，如图1那样，包括：P-衬底3(第1导电类型的半导体衬底)；在P-衬底3的一侧主面上所形成的N-外延层5(第2导电类型的半导体层)；在N-外延层5的表面层上形成，同时经P扩散区7(第1导电类型的半导体区)与P-衬底3连接的P扩散区9(第1导电类型的第1半导体区)；在N外延层5的表面层上隔开P扩散区9而形成的P扩散区11(第1导电类型的第2半导体区)；在P扩散区9的表面层上被P扩散区9包围而形成的N+扩散区13(第2导电类型的第3半导体区)；在被N+扩散区13和N-外延层5夹持的P扩散区9的表面部分隔着第1栅绝缘膜15而设置的第1栅电极17；在P扩散区11上设置的第1集电极电极19a；以及跨设在P扩散区9和N+扩散区13上的发射极电极21，在该基本结构中，还包括：在N-外延层5的表面层上隔开各P扩散区9、11而形成的P扩散区23(第1导电类型的第4半导体区)；在P扩散区23的表面层上被P扩散区23包围而形成的N+扩散区25(第2导电类型的第5半导体区)；在N+扩散区25上设置，同时与第1集电极电极19a连接的第2集电极电极19b；以及跨设在P扩散区23和N-外延层5上，构成从N-外延层5到P扩散区23的导电路径的电极27而构成。此处，为了与N-外延层5形成欧姆接触，电极27经在N-外延层5的表面层上所形成的N+扩散区29，被设置在N-外延层5上。
栅端子Tg与第1栅电极17连接，集电极端子Tc与第1集电极电极19a和第2集电极电极19b共同连接，发射极端子Te与发射极电极21连接。
此处，各P扩散区7、9被配置在N-外延层5的一端h1一侧，各P扩散区11、23分别被配置在N-外延层5的大致中央部分，被配置在另一端h2一侧。另外，N+扩散区29被配置在靠近P扩散区23中的N-外延层5的另一端h2一侧。
本半导体器件1A作为整体，形成以N-外延层5的另一端h2为中心使图1的剖面图旋转而得到的圆形的器件结构。
本半导体器件1A的等效电路如图2那样，形成PNP晶体管Tr1被插接在集电极端子Tc与发射极端子Te之间、二极管D1被逆向并联连接在PNP晶体管Tr1的基极·发射极之间、N沟道MOSFETQ1的漏·源被连接在PNP晶体管Tr1的基极·集电极之间的电路。二极管D2是N沟道MOSFETQ1内的寄生二极管。
在图1中，PNP晶体管Tr1的发射极由P扩散区11构成，其基极由N-外延层5构成，其集电极由P-衬底3和P扩散区7、9构成。在图1中，二极管D1的阴极由N+扩散区25构成，其阳极由P扩散区23构成。在图1中，N沟道MOSFETQ1的阱由P扩散区7、9和P-衬底3构成，其漏由N-外延层5构成，其源由N+扩散区13构成，其栅绝缘膜由第1栅绝缘膜15构成，其栅电极由第1栅电极17构成。在图1中，寄生二极管D2的阳极由P扩散区7、9和P-衬底3构成，其阴极由N-外延层5构成。此处，由二极管D1和D2(即由图1的各部分25、23、5、3、7、9)形成NPNP寄生晶闸管。
接着，根据图1和图2说明上述半导体器件1A的工作。
为了使本半导体器件(IGBT)1A导通，在集电极端子Tc的电位比发射极端子Te的电位高的情况下，对栅端子Tg施加规定的正电压。由此，在第1栅电极17的正下方的P扩散区9的表面层的部分S1形成反型层，电子从发射极端子Te通过各部分21→13→S1注入到N-外延层5中(该电子流在图2中形成Te→D2→Tr1的基极的流)。伴随该电子的注入，为了保持N-外延层5的电中性，空穴从集电极端子Tc通过各部分19a→11注入到N-外延层5中(该空穴流在图2中形成Tc→Tr1的发射极→Tr1的基极的流)。借助于该电子和空穴的注入，N-外延层5的电导率增大(电导率调制)，借助于该电导率调制，由各部分11、5、3、7、9构成的PNP晶体管Tr1的导通电压降低，PNP晶体管Tr1变为导通(即，半导体器件1A变为导通)。借助于该导通，电流从集电极端子Tc依次通过各部分19a→11→5→3、7和9→21流到发射极端子Te中(该电流的流动在图2中形成Tc→Tr1→Te的流动)。
此时，由于由各部分23、25构成的二极管D1可防止注入到N-外延层5中的上述电子从N-外延层5通过集电极电极19b流出到集电极端子Tc上，故相应地众多的电子和空穴快速地蓄积在N-外延层5上，对N-外延层5的电导率调制作出贡献，实现半导体器件1A的快捷的导通工作(与不是集电极短路型的IGBT相同的接通速度的导通工作)。
另一方面，为了使本半导体器件(IGBT)1A关断，停止对栅端子Tg施加规定的正电压。由此，P扩散区9的表面层的部分S1的反型层消失，电子向通过来自发射极端子Te一侧的上述反型层的N-外延层5的注入停止，与此同时，伴随该停止，空穴从集电极端子Tc一侧向N-外延层5的注入也停止。由此，因该电子和空穴的注入引起的N-外延层5的电导率调制渐次消失，与此相伴，由各部分11、5、3、7、9构成的PNP晶体管Tr1的导通电压上升，PNP晶体管Tr1变为关断(即，半导体器件1A变为关断)。借助于该关断，从集电极端子Tc依次通过各部分19a→11→5→3、7和9→21流到发射极端子Te中的电流停止。
另外，在发射极端子Te的电位比集电极端子Tc的电位高的情况下，在初期，逆向电流从发射极端子Te通过各部分21→9、7和3→5→29→27→23→25→19b流到集电极端子Tc中(该逆向电流的流动在图2中形成Te→D2→D1→Tc的流动)，借助于该逆向电流，由各部分25、23、5、3、7、9构成的NPNP寄生晶闸管(在图2中，为由各部分D1、D2构成的晶闸管)成为导通状态。借助于该导通状态，上述逆向电流的流动最终被移至从发射极端子Te通过各部分21→9、7和3→5→23→25→19b流到集电极端子Tc中的流动(该逆向电流的流动在图2中形成Te→D2→D1→Tc的流动)。在寄生晶闸管为导通的状态下，由于各部分25、23、5、3的导通电阻降低，故最终的逆向电流从发射极端子Te一侧流到集电极端子Tc一侧而不太受导通电阻的影响。由此，实现了逆向导通电阻小的逆向导通功能。
按照如以上那样构成的半导体器件1A，由于在N外延层5的表面层上形成P扩散区23，在该P扩散区23的表面层上被P扩散区23包围形成N+扩散区25，在该N+扩散区25上设置与第1集电极电极19a连接的第2集电极电极19b，故借助于由各部分23、25构成的二极管D1，防止了在该半导体器件1A导通时从发射极电极21一侧注入到N外延层5中的电子再从N-外延层5流出到第2集电极电极19b中，由此，相应地众多的电子和空穴可快速地蓄积在N-外延层5上，对N-外延层5的电导率调制作出贡献，实现半导体器件1A的快捷的导通工作。
另外，由于在N-外延层5的表面层上形成P扩散区23，在该P扩散区23的表面层上被P扩散区23包围形成N扩散区25，故在该导通路径(Te→21→9、7和3→5→23→25→19b→Tc)上，可形成由这些部分25、23和现有的各部分5、3、7、9构成的寄生晶闸管，可利用在该寄生晶闸管的导通状态下的低导通电阻，实现逆向导通电阻小的逆向导通功能。
另外，由于为了构成从N-外延层5到P扩散区23的导电路径，电极27被跨设在P扩散区23和N-外延层5上，在该半导体器件1A逆向导通时，可确保从N-外延层5到P扩散区23的导电，利用该导电可使上述寄生晶闸管稳定地导通。此处，由于电极27经N+扩散区29被设置在N-外延层5上，故可确保电极27与N-外延层5的良好的电连接。
另外，由于没有外接该逆向导通用的二极管D1，能以低成本构成该半导体器件1A。
再有，在本实施例中，P扩散区9在N-外延层5的一端h1一侧形成，P扩散区11在N-外延层5的中央部分形成，P扩散区25和N+扩散区29在N-外延层5的另一端h2一侧形成，但P扩散区9也可在N-外延层5的一端h1一侧形成，P扩散区11也可在N-外延层5的一端h1一侧形成，P扩散区25和N+扩散区29也可在中央部分形成。如果这样做，P扩散区9与N+扩散区29的间隔缩短，从而在逆向导通(Te→21→9、7和3→5→29→27→23→25→19b→Tc)时的N-外延层5间的导通距离缩短，可实现逆向导通电阻更小的逆向导通功能。
<实施例2>
本实施例的半导体器件1B如图3那样，在上述实施例1中，还在N-外延层5(半导体层)与P扩散区23(第4半导体区)之间以包围P扩散区23的方式形成比N-外延层5的载流子密度高的N扩散区(第2导电类型的半导体区)35。
在上述实施例1的半导体器件1A中，参照图1和图2，如在N-外延层5上形成由各部分23、25构成的逆向导通用的二极管D1，则生成以各部分11、5、23分别为发射极、基极、集电极的寄生PNP晶体管(图2的虚线55表示该寄生PNP晶体管的集电极)。在集电极端子Tc的电位比发射极端子Te的电位高的情况下，对该寄生PNP晶体管施加正向偏置，使该寄生PNP晶体管进行导通工作，借助于该导通工作，从集电极端子Tc通过电极19a流入到P扩散区11中的空穴的一部分通过该寄生PNP晶体管的各部分11、5、23流到电极27中。然后，这些空穴在电极27处与从发射极端子Te通过各部分21→13→S1→5→29流入到电极27中的电子复合而消失。因此，在半导体器件1A中，来自集电极端子Tc一侧的空穴和来自发射极端子Te一侧的电子难以蓄积在N-外延层5上，N-外延层5中的电导率调制变得不充分，由各部分11、5、3构成的晶体管Tr1的导通工作减慢，但是，在本实施例中，如图3那样，由于各部分11→5→23的空穴流被N扩散区35阻断，防止了上述空穴的消失，故晶体管Tr1的导通工作变得快捷。
按照以上那样构成的半导体器件1B，除取得上述实施例1的效果外，由于在N-外延层5与P扩散区23之间以包围P扩散区23的方式形成比N-外延层5的载流子密度高的N扩散区35，故能以简单的结构提高晶体管Tr1的导通工作。
<实施例3>
本实施例的半导体器件1C如图4那样，在上述实施例1中，还在被P扩散区11(第2半导体区)与P扩散区23(第4半导体区)夹持的N-外延层5(半导体层)的表面部分隔着第2栅绝缘膜39设置第2栅电极41，将第2栅端子Tg2与该第2栅电极41连接。即，本半导体器件1C在上述实施例1中还添加了以各P扩散区11、23分别为漏、源的P沟道MOSFETQ2(参照图5)。
再有，此处，第2栅绝缘膜39被形成为场氧化膜程度的厚度，以使半导体器件1C能耐受高电压。
本半导体器件1C的等效电路如图5那样，是在上述的实施例1的等效电路(图2)中添加了上述P沟道MOSFETQ2，且在其漏·源之间并联连接了二极管D1那样的电路。
在本半导体器件1C中，参照图4和图5，由于在未对第2栅端子Tg2施加规定的负电压的情况下(即P沟道MOSFETQ2为关断的情况下)，各P扩散区11、23相互不导通，故形成与上述的实施例1的半导体器件1A的结构实质上相同的结构，进行与半导体器件1A相同的工作。即，半导体器件(IGBT)1C快捷地导通而迟缓地关断。
另一方面，在本半导体器件1C中，在对第2栅端子Tg2施加了规定的负电压的情况下(即，使P沟道MOSFETQ2导通的情况下)，在第2栅电极41的正下方的N-外延层5的表面层的部分S2形成反型层，各P扩散区11、23相互导通，形成与现有结构的集电极短路型(第1现有例)的IGBT实质上相同的结构，进行相同的工作。即，如第1现有例中已经叙述过的那样，半导体器件(IGBT)1C迟缓地导通而快捷地关断。
在本半导体器件1C中，在使该半导体器件1C导通时(即集电极端子Tc的电位比发射极端子Te的电位高的情况下，对栅端子Tg施加规定的正电压时(即，使N沟道MOSFETQ1导通时))，通过不对第2栅端子Tg2施加规定的负电压，使P沟道MOSFETQ2关断，以此将该半导体器件1C转换为半导体器件1A的结构，作为半导体器件1A进行导通工作。由此，半导体器件1C快捷地进行导通工作。
另一方面，在使该半导体器件1C关断时(即停止对栅端子Tg施加规定的正电压时(即，使N沟道MOSFETQ1关断时)，通过对第2栅端子Tg2施加规定的负电压，使P沟道MOSFETQ2导通，以此将该半导体器件1C转换为现有结构的集电极短路型(第1现有例)的IGBT的结构，作为现有结构的集电极短路型的IGBT进行关断工作。由此，半导体器件1C快捷地进行关断工作。
再有，对上述第2栅端子Tg2施加规定的负电压及停止施加该电压(即P沟道MOSFETQ2的通断控制)可用规定的外部电路进行，或者，如图5的虚线43那样，将两端子Tg2、Te短路、将两端子Tg2、Te的电位相互固定在同一电位上，由此也可使对第1栅端子Tg施加规定的正电压及停止施加该电压(即N沟道MOSFETQ1的通断)连动并自动地进行。
即，如图5的虚线43那样，在将两端子Tg2、Te短路、将两端子Tg2、Te的电位相互固定在同一电位上的情况下，参照图5，如果使N沟道MOSFETQ1关断，则从集电极端子Tc到发射极端子Te一侧的电流的流动停止，由此，在集电极端子Tc的电位上升的同时，伴随该电位上升，P沟道MOSFETQ2的漏D的电位也上升。通过该漏D的电位的上升，第2栅端子Tg2的电位对该漏D的电位相对地降低，成为与对第2栅端子Tg2施加了规定的负电压的状态实质上相同的状态，P沟道MOSFETQ2成为导通。借助于该导通，图5的等效电路成为与现有结构的集电极短路型(第1现有例)的IGBT的等效电路实质上相同的电路，晶体管Tr1快捷地进行关断工作。
另一方面，如果使N沟道MOSFETQ1导通，则从集电极端子Tc到发射极端子Te一侧的电流流动，由此，在集电极端子Tc的电位降低的同时，伴随该电位降低，P沟道MOSFETQ2的漏D的电位也降低。通过该漏D的电位的降低，第2栅端子Tg2的电位对P沟道MOSFETQ2的漏D的电位相对地不降低，成为与对第2栅端子Tg2停止了施加规定的负电压的状态，P沟道MOSFETQ2变为关断。借助于该关断，图5的等效电路成为与实施例1的半导体器件1A的等效电路(图2)实质上相同的等效电路，晶体管Tr1快捷地进行导通工作。
这样，在将两端子Tg2、Te短路、将两端子Tg2、Te的电位相互固定在同一电位上的情况下，不用外部电路而通过简单的布线连接，可进行对第2栅端子Tg2的电压控制。
按照如以上那样构成的半导体器件1C，除了得到上述实施例1的效果外，由于在被各P扩散区11、23夹持的N-外延层5的表面部分隔着第2栅绝缘膜39设置第2栅电极41，即由于具备分别以各P扩散区1-1、23为漏、源的P沟道MOSFETQ2，故利用因该P沟道MOSFETQ2的通/断造成的各P扩散区11、23之间所谓导通/非导通，可将该半导体器件1C有选择地转换为与现有结构的集电极短路型(第1现有例)的IGBT实质上相同结构或者与上述实施例1的半导体器件1A实质上相同结构，由此，在半导体器件1C进行导通工作时，可将P沟道MOSFETQ2关断，使半导体器件1C作为半导体器件1A快捷地进行导通工作，而在半导体器件1C进行关断工作时，可将P沟道MOSFETQ2导通，使半导体器件1C作为现有结构的集电极短路型的IGBT快捷地进行关断工作，就这样，能提供可使导通工作和关断工作皆为快捷工作的集电极短路型的横型IGBT。
<实施例4>
本实施例的半导体器件1D如图6那样，在上述实施例1中，还在被P扩散区11(第2半导体区)与N+扩散区25(第5半导体区)夹持的N-外延层5(半导体层)的表面部分和P扩散区23(第4半导体区)的表面部分隔着第2栅绝缘膜47设置第2栅电极49，将第2栅端子Tg2与该第2栅电极49连接。
或者，本半导体器件1D在上述实施例3中，将第2栅绝缘膜39和第2栅电极41分别在被P扩散区11与N+扩散区25夹持了的N-外延层5的表面部分和P扩散区23的表面部分延伸。即，本半导体器件1D在上述实施例3(图4)中，具有与以各部分11、23、41分别为漏D、源S、栅Tg2的P沟道MOSFETQ2的栅共同的栅，还添加了以各部分25、5分别为漏D、源S的N沟道MOSFETQ3。
再有，此处，第2栅绝缘膜47被形成为场氧化膜程度的厚度，以使半导体器件1D能耐受高电压。
本半导体器件1D的等效电路如图7那样，是在上述的实施例3的等效电路(图5)中还添加了上述N沟道MOSFETQ3，且在其漏·源之间并联连接了二极管D1的同时，其栅与第2栅端子Tg2连接那样的电路。
在本半导体器件1D中，在集电极端子Tc的电位比发射极端子Te的电位高的情况下，对各端子Tg、Tg2进行与上述实施例3的情况同样的电压施加控制(即，对第1栅端子Tg施加规定的正电压使N沟道MOSFETQ1导通时，通过不对第2栅端子Tg2施加电压使P沟道MOSFETQ2关断，而在停止对第1栅端子Tg施加规定的正电压时，对第2栅端子Tg2施加规定的负电压使P沟道MOSFETQ2导通)。在该控制的期间，由于N沟道MOSFETQ3变为关断，故该半导体器件1D成为与实施例3的半导体器件1C实质上相同的结构，作为半导体器件1C进行通断工作。由此，半导体器件1D快捷地进行通断工作。
另一方面，在发射极端子Te的电位比集电极端子Tc的电位高的情况下(逆向导通的情况下)，对第2栅端子Tg2施加规定的正电压使N沟道MOSFETQ3导通(即，使第2栅电极49的正下方的P扩散区23的表面层的部分S3形成反型层，通过该反型层使各部分5、25之间导通)。由此，参照图7，对通过各部分Te→D2→D1→Tc的第1逆向导通路径，并列地添加通过各部分Te→D2→Q3→Tc的第2逆向导通路径，借助于这些第1和第2导通路径，实现导通电阻更低的逆向导通功能。
再有，在图6中，上述第1逆向导通路径为各部分Te→21→7、9和3→5→29→27→23→25→19b→Tc的路径，上述第2逆向导通路径为各部分Te→21→7、9和3→5→S3→25→19b→Tc的路径。
再有，向第2栅端子Tg2的电压施加，(1)可借助于规定的外部电路进行，或者，(2)也可与上述实施例3的情况同样地，如图7的虚线51那样，通过将两端子Tg2、Te短路，将两端子Tg2、Te的电位固定为互相相同的电位而自动地进行。
再有，在后者(2)的情况下，参照图7，在集电极端子Tc的电位比发射极端子Te的电位高的情况下，如果对第1栅端子Tg施加规定的正电压/停止该电压施加，使N沟道MOSFETQ1通/断，则与在上述实施例3中将各端子Tg2、Te短路，将各端子Tg2、Te固定为相同的电位的情况同样地使P沟道MOSFETQ2断/通，使晶体管Tr1快捷地通/断。而在发射极端子Te的电位比集电极端子Tc的电位高的情况下，N沟道MOSFETQ3的栅Tg2的电位比N沟道MOSFETQ3的漏D的电位高，成为与对第2栅端子Tg2施加规定的正电压的状态实质上相同的状态，N沟道MOSFETQ3变为导通。由此，对第1逆向导通路径(Te→D2→D1→Tc(图7))，并列地形成第2逆向导通路径(Te→D2→Q3→Tc(图7))。如果成为后者(2)那样，则通过简单的布线连接而不用外部电路，即可进行对第2栅端子Tg2的电压控制。
按照以上那样构成的半导体器件1D，由于在被N-外延层5与N+扩散区25夹持了的P扩散区23的表面部分隔着第2栅绝缘膜47设置第2栅电极49，即由于包括以各部分25、5分别为漏、源的N沟道MOSFETQ3，故利用因该N沟道MOSFETQ3的通/断造成的各部分25、5之间的导通/非导通，可对通过由各部分23、25构成的二极管D1一侧的第1逆向导通路径，并列地形成通过上述N沟道MOSFETQ3的第2导通路径，由此，在发射极端子Te的电位比集电极端子Tc的电位高的情况下，借助于互相并列的上述第1和第2逆向导通路径，可实现逆向导通电阻更低的逆向导通功能。
另外，由于在被各P扩散区11、23夹持了的N-外延层5的表面部分隔着第2栅绝缘膜47设置第2栅电极49，即由于包括以各P扩散区11、23分别为漏、源的P沟道MOSFETQ2，故收到与上述实施例3的半导体器件1C的效果相同的效果。
另外，由于通过在被P扩散区11与N+扩散区25夹持了的N-外延层5的表面部分和P扩散区23的表面部分隔着第2栅绝缘膜47设置第2栅电极49，形成各MOSFETQ2、Q3，故能以简单的结构而且小的空间形成各MOSFETQ2、Q3。
再有，在本实施例中，虽然在形成各MOSFETQ2、Q3这两者的情况下进行了说明，但也可只单独地形成MOSFETQ3。
<实施例5>
本实施例的半导体器件1E如图8那样，在上述实施例1中，构成逆向导通用的二极管D1的P扩散区23(第4半导体区)和N+扩散区25(第5半导体区)在N-外延层5(半导体层)上所形成的集电极端子Tc连接用的焊区19c的下层形成。
集电极端子Tc连接用的焊区19c被发射极电极21包围，典型情况是在N-外延层5上形成而不从集电极电极19a引出至发射极电极21的外部。因此，焊区19c的下层作为器件是无效区域，是一种浪费。因此，如本半导体器件1E那样，通过利用焊区19c的下层作为构成逆向导通用的二极管的各部分23、25的形成区，为了形成各部分23、25，无需使该半导体器件1E大型化，从而，可防止半导体器件1E的面积中的IGBT部分的专有面积率降低，实质上可减小半导体器件1E内的导电电阻，提高半导体器件1E的通断工作。
按照以上那样构成的半导体器件1E，除了得到上述实施例1的效果外，由于构成逆向导通用的二极管D1的各部分23、25在N-外延层5上所形成的集电极端子Tc连接用的焊区19c的下层形成，故可进一步提高该半导体器件1E的通断工作。
<实施例6>
本实施例的半导体器件1F如图9那样，包括：P-衬底3(第1导电类型的半导体衬底)；P-衬底3的一侧主面上形成的N-外延层5(第2导电类型的半导体层)；在N-外延层5的表面层上形成的同时，经P扩散区7(第1导电类型的半导体区)与P-衬底3连接的P扩散区9(第1导电类型的第1半导体区)；在N-外延层5的表面层上与P扩散区9隔开地形成的P扩散区11(第1导电类型的第2半导体区)；在P扩散区9的表面层上被P扩散区9包围形成的N+扩散区13(第2导电类型的第3半导体区)；在被N+扩散区13与N-外延层5夹持了的P扩散区9的表面部分隔着第1栅绝缘膜15设置的第1栅电极17；与P扩散区11连接的集电极电极19；以及与P扩散区9和N+扩散区13连接的发射极电极21，在该基本结构中，还包括：在P扩散区11的表面层上被P扩散区11包围形成的同时，与集电极电极19连接的N扩散区25(第2导电类型的第4半导体区)；在N扩散区25的表面层上被N扩散区25包围形成的P+扩散区23(第1导电类型的第5半导体区)；以及与P+扩散区23和N-外延层5(半导体层)连接，构成从N-外延层5到P+扩散区23的导电路径的电极27a、27b。为了与N-外延层5形成欧姆接触，电极27a经在N-外延层5的表面层上形成的N+扩散区29，设置在N-外延层5上。另外，电极27b在设置在P+扩散区23上的同时，与电极27a电连接。再有，在本实施例中，对与上述实施例1的各构成部分对应的构成部分标以同一符号。
即，本半导体器件1F在上述实施例1中，构成逆向导通用的二极管D1的各部分23、25在P扩散区11内形成。
本实施例的电极27a(27b)与重叠在上述实施例1(图1)的电极27中的N+扩散区29(P扩散区23)的部分相对应。另外，重叠在本实施例的电极19中的P扩散区11(N扩散区25)上的部分与上述实施例1的电极19a(19b)相对应。如果考虑这种对应关系，则由于本半导体器件1F的工作与上述实施例1的半导体器件1A的工作相同，故省略其说明。
在本半导体器件1F中，如果在P扩散区11内形成由各部分23、25构成的逆向导通用的二极管，则生成以各部分11、25、23分别为发射极、基极、集电极的寄生PNP晶体管。但是，由于在该寄生PNP晶体管的基极·发射极之间被电极19短路，故该寄生PNP晶体管不进行导通工作。从而，在该半导体器件1F进行导通工作时，从集电极端子Tc通过电极19流入P扩散区11的空穴的一部分通过各部分11→25→23流到电极27b中，该空穴在电极27b处不会与从发射极端子Te通过各部分21→S1→5→29→27a流入电极27b中的电子复合而消失。由此，即使形成由各部分23、25构成的逆向导通用的二极管，也由于上述空穴的消失不会发生，故在N-外延层5中易于蓄积空穴和电子，由各部分11、5、3构成的晶体管Tr1快捷地进行导通工作。
按照以上那样构成的半导体器件1F，除了得到上述实施例1的效果外，还由于在P扩散区11的表面层上以被P扩散区11包围的方式形成N扩散区25，在该N扩散区25的表面层上以被N扩散区25包围的方式形成P+扩散区23，在各部分11、25上跨设集电极电极19，各部分11、25被短路，故并不妨碍由各部分11、5、3、7、9构成的晶体管的导通工作，在半导体器件1F中可形成由各部分23、25构成的逆向导通用的二极管。
<实施例7>
本实施例的半导体器件1G是集电极短路型的纵型IGBT，如图10那样，包括：N-外延层5(第2导电类型的半导体层)；在N-外延层5的一个主面上形成的P扩散区9(第1导电类型的第1半导体区)；在P扩散区9的表面层上被P扩散区9包围形成的N+扩散区13(第2导电类型的第2半导体区)；在被N-外延层5与N+扩散区13夹持了的P扩散区9的表面部分隔着第1栅绝缘膜15设置的第1栅电极17；在N-外延层5的另一侧主面上形成的P扩散区11a(第1导电类型的第3半导体区)；在P扩散区11a的表面上设置的第1集电极电极19a；以及与P扩散区9和N+扩散区13连接的发射极电极21，在该基本结构中，还包括：在N-外延层5的表面层上与P扩散区9隔开地形成的P扩散区23(第1导电类型的第4半导体区)；在P扩散区23的表面层上被P扩散区23包围形成的N+扩散区25(第2导电类型的第5半导体区)；在设置在N+扩散区25中的同时，被施加与第1集电极电极19a相同的电压的第2集电极电极19b；以及与P扩散区23和N-外延层5连接，构成从N-外延层5到P+扩散区23的导电路径的电极27。为了与N-外延层5形成欧姆接触，电极27经在N-外延层5的表面层上形成的N+扩散区29，设置在N-外延层5上。再有，在本实施例中，对与上述实施例1的各构成部分对应的构成部分标以同一符号。
栅端子Tg与第1栅电极17连接，发射极端子Te与发射极电极21连接，第1集电极端子Tc1(第2集电极端子Tc2)分别与第1集电极电极19a(第2集电极电极19b)连接。
即，在本半导体器件1G中，上述实施例1被应用于纵型IGBT。
P扩散区11a与上述实施例1的P扩散区11相对应，第1集电极电极19a与上述实施例1的集电极电极19a相对应。另外，第1集电极端子Tc1和第2集电极端子Tc2均与上述实施例1的集电极端子Tc相对应，互相施加相同的电压。另外，在本半导体器件1G中，没有与上述实施例1的P扩散区7和P-衬底3对应的部分。如果考虑到这种对应关系，则由于该半导体器件1F的工作与上述实施例1的半导体器件1A的工作相同，故省略其说明。
按照如以上那样构成的半导体器件1G，由于与上述实施例1的情形同样地，在N-外延层5的表面层上形成P扩散区23，在该P扩散区23的表面层上被P扩散区23包围形成N+扩散区25，在该N+扩散区25上设置施加与第1集电极电极19a相同的电压的第2集电极电极19b，故利用由各部分23、25构成的二极管，可防止该半导体器件1G在导通时从发射极电极21一侧注入到N-外延层5的电子从N-外延层5流出到第2集电极电极19b，由此，相应地，可使众多的电子和空穴快速地蓄积到N-外延层5中，对N-外延层5的电导率调制作出贡献，从而实现半导体器件1G的快捷的导通工作。
另外，由于在N-外延层5的表面层上形成P扩散区23，在该P扩散区23的表面层上被P扩散区23包围形成N+扩散区25，故在逆向导通路径(Te→21→9→5→23→25→19b→Tc)上可形成由这些部分23、25和现有的各部分5、9构成的寄生晶闸管，利用该寄生晶闸管在导通状态下的低导通电阻，可实现逆向导通电阻小的逆向导通功能。
另外，由于为了构成从N-外延层5到P扩散区23的导电路径，电极27跨设在P扩散区23和N-外延层5上，故可确保该半导体器件1G在逆向导通时从N-外延层5到P扩散区23的导电，利用该导电，可使上述寄生晶闸管稳定地导通。此处，由于电极27经N+扩散区29设置在N-外延层5上，故可确保电极27与N-外延层5的良好的电连接。
再有，在本实施例中，如上述实施例2那样，在N-外延层5(半导体层)与P扩散区23之间，也能以包围P扩散区23的方式形成其载流子密度比N-外延层5高的N扩散区35。
<实施例8>
本实施例的半导体器件1H如图11那样，在上述实施例7(图10)的半导体器件1G中还包括：在N-外延层5(半导体层)的表面上与P扩散区9、23(第1、4半导体区)隔开地形成的P扩散区11b(第1导电类型的第6半导体区)；在设置在P扩散区11b上的同时，与第2集电极电极19b连接的第3集电极电极19a-2；在被P扩散区23、11b夹持了的N-外延层5的表面部分隔着第2栅绝缘膜39设置的第2栅电极41；以及与第2栅电极41连接的第2栅端子Tg2。再有，在本实施例中，对与上述实施例1的各构成部分对应的部分标以同一符号。
即，在该半导体器件1H中，将上述实施例3应用于纵型IGBT中。
P扩散区11a、11b一起与上述实施例3的P扩散区11对应，第1集电极电极19a-1和第2集电极电极19a-2一起与实施例3的集电极电极19a对应，第1集电极端子Tc1和第2集电极端子Tc2一起与实施例3的集电极端子Tc对应。另外，在该半导体器件1H中，没有与实施例3的P扩散区7和P-衬底3对应的部分。如果考虑到这种对应关系，则由于该半导体器件1H的工作与实施例3的半导体器件1D的工作相同，故省略其说明。
按照如以上那样构成的半导体器件1H，由于与上述实施例3的情形同样地，在被各P扩散区11b、23夹持了的N-外延层5的表面部分隔着第2栅绝缘膜39设置第2栅电极41，即，由于配备以各P扩散区11b、23分别为漏、源的P沟道MOSFET，故借助于该P沟道MOSFETD的通/断引起的各P扩散区11b、23之间的导通/非导通，使该半导体器件1H实质上与现有结构的集电极短路型(第1现有例)的IGBT相同的结构，或者可有选择地转换为与上述实施例7的半导体器件1G实质上相同的结构，由此，半导体器件1H在导通工作时可使上述P沟道MOSFET关断，使半导体器件1H作为半导体器件1G快捷地进行导通工作，另一方面，半导体器件1H在关断工作时可使上述P沟道MOSFET导通，使半导体器件1H作为现有结构的集电极短路型的IGBT快捷地进行关断工作，从而能提供可使导通工作和关断工作均为快捷的工作的集电极短路型的纵型的IGBT。
<实施例9>
本实施例的半导体器件1I如图12那样，包括：N-外延层5(第2导电类型的半导体层)；在N-外延层5的一侧主面上形成的P扩散区9(第1导电类型的第1半导体区)；在P扩散区9的表面层上被P扩散区9包围形成的N+扩散区13(第2导电类型的第2半导体区)；在被N-外延层5与N+扩散区13夹持了的P扩散区9的表面部分隔着第1栅绝缘膜15设置的栅电极17；在N-外延层5的另一侧主面上设置的P扩散区11a(第1导电类型的第3半导体区)；在P扩散区11a的表面上设置的第1集电极电极19a；以及与P扩散区9和N+扩散区13连接的发射极电极21，在该基本结构中，还包括：在N-外延层5的表面层上与P扩散区9隔开地形成的P扩散区11b(第1导电类型的第4半导体区)；在P扩散区11b的表面层上被P扩散区11b包围形成的N+扩散区25(第2导电类型的第5半导体区)；在N扩散区25的表面层上被N扩散区25包围形成的P+扩散区23(第1导电类型的第6半导体区)；在跨设于N扩散区25和P扩散区11b的同时，被施加与上述第1集电极电极19a相同的电压的第2集电极电极19b；以及与N-外延层5和P+扩散区23连接，构成从N-外延层5到P+扩散区23的导电路径的电极27a、27b。
为了与N-外延层5形成欧姆接触，电极27a经在N-外延层5的表面层上形成的N+扩散区29，设置在N-外延层5上。另外，电极27b在设置在P+扩散区23上的同时，与电极27a电连接。另外，栅端子Tg被连接在第1栅电极17上，发射极端子Te被连接在发射极电极21上，第1集电极端子Tc1(第2集电极端子Tc2)被连接在第1集电极电极19a(第2集电极电极19b)上。
再有，在本实施例中，对与上述实施例1的各构成部分对应的构成部分标以同一符号。
即，在该半导体器件1I中，将上述实施例6应用于纵型IGBT中。
P扩散区11a、11b与实施例6的P扩散区11对应，第1集电极电极19a和第2集电极电极19b与上述实施例6的集电极电极19对应，第1和第2集电极端子Tc1、Tc2与实施例6的集电极端子Tc对应，互相施加相同的电压。另外，在该半导体器件1I中，没有与实施例6的P扩散区7和P-衬底3对应的部分。如果考虑到这种对应关系，则由于该半导体器件1I的工作与上述实施例6的半导体器件1F的工作相同，故省略其说明。
按照如以上那样构成的半导体器件1I，由于与上述实施例6的情形同样地，以在P扩散区11b的表面层上被P扩散区11b包围的方式形成N扩散区25，以在该N扩散区25的表面层上被N扩散区25包围的方式形成P+扩散区23，集电极电极19b跨设于各部分11b、25上，各部分11b、25被短路，故不妨碍由各部分11b、5、9构成的晶体管和由各部分11a、5、9构成的晶体管的导通工作，可在半导体器件1I上形成由各部分23、25构成的逆向导通用的二极管。

Claims (11)

1.一种半导体器件，它是包括了：第1导电类型的半导体衬底；在上述半导体衬底的一侧主面上所形成的第2导电类型的半导体层；在上述半导体层的表面层上形成，同时经第1导电类型的半导体区与上述半导体衬底连接的第1导电类型的第1半导体区；在上述半导体层的表面层上隔开上述第1半导体区而形成的第1导电类型的第2半导体区；在上述第1半导体区的表面层上被上述第1半导体区包围而形成的第2导电类型的第3半导体区；在被上述第3半导体区和上述半导体层夹持的上述第1半导体区的表面部分隔着第1栅绝缘膜而设置的第1栅电极；在上述第2半导体区上设置的第1集电极电极；以及跨设在上述第1半导体区和上述第3半导体区上的发射极电极的半导体器件，其特征在于：
包括：在上述半导体层的表面层上隔开上述第1半导体区和上述第2半导体区而形成的第1导电类型的第4半导体区；在上述第4半导体区的表面层上被上述第4半导体区包围而形成的第2导电类型的第5半导体区；在上述第5半导体区上设置，同时与上述第1集电极电极连接的第2集电极电极；以及跨设在上述第4半导体区和上述半导体层上，构成从上述半导体层到上述第4半导体区的导电路径的电极。
2.如权利要求1所述的半导体器件，其特征在于：
在上述半导体层与上述第4半导体区之间，以包围上述第4半导体区的方式，形成其载流子密度比上述半导体层高的第2导电类型的半导体区。
3.如权利要求1所述的半导体器件，其特征在于：
被上述第2半导体区和上述第4半导体区夹持的上述半导体层的表面部分隔着第2栅绝缘膜设置第2栅电极。
4.如权利要求1所述的半导体器件，其特征在于：
被上述半导体层和上述第5半导体区夹持的上述第4半导体区的表面部分隔着第2栅绝缘膜设置第2栅电极。
5.如权利要求1所述的半导体器件，其特征在于：
在被上述第2半导体区和上述第5半导体区夹持的上述半导体层的表面部分和上述第4半导体区的表面部分隔着第2栅绝缘膜设置第2栅电极。
6.如权利要求3～5中的任1项所述的半导体器件，其特征在于：
上述第2栅绝缘膜被形成为场氧化膜程度的厚度。
7.如权利要求1所述的半导体器件，其特征在于：
上述第4半导体区和上述第5半导体区在上述半导体层上所形成的与所述第2集电极对应的集电极端子连接用的焊区的下层形成。
8.一种半导体器件，它是包括了：第1导电类型的半导体衬底；在上述半导体衬底的一侧主面上所形成的第2导电类型的半导体层；在上述半导体层的表面层上形成，同时经第1导电类型的半导体区与上述半导体衬底连接的第1导电类型的第1半导体区；在上述半导体层的表面层上隔开上述第1半导体区而形成的第1导电类型的第2半导体区；在上述第1半导体区的表面层上被上述第1半导体区包围而形成的第2导电类型的第3半导体区；在被上述第3半导体区和上述半导体层夹持的上述第1半导体区的表面部分隔着第1栅绝缘膜而设置的第1栅电极；与上述第2半导体区连接的集电极电极；以及与上述第1和上述第3半导体区连接的发射极电极的半导体器件，其特征在于：
在上述第2半导体区的表面层上被上述第2半导体区包围而形成的同时与上述集电极电极连接的第2导电类型的第4半导体区；在上述第4半导体区的表面层上被上述第4半导体区包围而形成的第1导电类型的第5半导体区；与上述第5半导体区和上述半导体层连接，构成从上述半导体层到上述第5半导体区的导电路径的电极。
9.一种半导体器件，它是包括了：第2导电类型的半导体层；在上述半导体层的表面层上所形成的第1导电类型的第1半导体区；在上述第1半导体区的表面层上被上述第1半导体区包围而形成的第2导电类型的第2半导体区；在被上述半导体层和上述第2半导体区夹持的上述第1半导体区的表面部分隔着第1栅绝缘膜而设置的第1栅电极；在上述半导体层的另一侧主面上所形成的第1导电类型的第3半导体区；在上述第3半导体区的另一侧主面上设置的第1集电极电极；以及跨设在上述第1半导体区和上述第2半导体区上的发射极电极的半导体器件，其特征在于：
包括：在上述半导体层的表面层上隔开上述第1半导体区而形成的第1导电类型的第4半导体区；在上述第4半导体区的表面层上被上述第4半导体区包围而形成的第2导电类型的第5半导体区；在设置在上述第5半导体区上的同时，施加与上述第1集电极电极相同的电压的第2集电极电极；以及与上述第4半导体区和上述半导体层连接，构成从上述半导体层到上述第4半导体区的导电路径的电极。
10.如权利要求8所述的半导体器件，其特征在于：
还包括：在上述半导体层的表面层上隔开上述第1半导体区和上述第4半导体区而形成的第1导电类型的第6半导体区；在设置在上述第6半导体区上的同时，与上述第2集电极电极连接的第3集电极电极；以及在被上述第4半导体区和上述第6半导体区夹持的上述半导体层的表面部分隔着第2栅绝缘膜而设置的第2栅电极。
11.一种半导体器件，它是包括了：第2导电类型的半导体层；在上述半导体层的表面层上所形成的第1导电类型的第1半导体区；在上述第1半导体区的表面层上被上述第1半导体区包围而形成的第2导电类型的第2半导体区；在被上述半导体层和上述第2半导体区夹持的上述第1半导体区的表面部分隔着栅绝缘膜而设置的栅电极；在上述半导体层的另一侧主面上设置的第1导电类型的第3半导体区；在上述第3半导体区的另一侧主面上设置的第1集电极电极；以及跨设在上述第1半导体区和上述第2半导体区的发射极电极的半导体器件，其特征在于：
包括：在上述半导体层的表面层上隔开上述第1半导体区而形成的第1导电类型的第4半导体区；在上述第4半导体区的表面层上被上述第4半导体区包围而形成的第2导电类型的第5半导体区；在上述第5半导体区的表面层上被上述第5半导体区包围而形成的第1导电类型的第6半导体区；在跨设在上述第4半导体区和上述第5半导体区的同时，施加与上述第1集电极电极相同的电压的第2集电极电极；以及与上述半导体层和上述第6半导体区连接，构成从上述半导体层到上述第6半导体区的导电路径的电极。
CNB2005100821004A 2004-08-27 2005-07-06 半导体器件 Active CN100485957C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP248214/04 2004-08-27
JP2004248214A JP4440040B2 (ja) 2004-08-27 2004-08-27 半導体装置

Publications (2)

Publication Number Publication Date
CN1741282A CN1741282A (zh) 2006-03-01
CN100485957C true CN100485957C (zh) 2009-05-06

Family

ID=35941849

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100821004A Active CN100485957C (zh) 2004-08-27 2005-07-06 半导体器件

Country Status (6)

Country Link
US (1) US7723802B2 (zh)
JP (1) JP4440040B2 (zh)
KR (1) KR100689728B1 (zh)
CN (1) CN100485957C (zh)
DE (1) DE102005031139B4 (zh)
TW (1) TWI261925B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557386B2 (en) * 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
JP5047653B2 (ja) * 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
JP5092174B2 (ja) * 2007-04-12 2012-12-05 三菱電機株式会社 半導体装置
JP4959596B2 (ja) * 2008-02-07 2012-06-27 セイコーインスツル株式会社 絶縁膜の評価方法および測定回路
JP4632068B2 (ja) 2008-05-30 2011-02-16 三菱電機株式会社 半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP4822292B2 (ja) * 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
JP5618430B2 (ja) * 2010-10-07 2014-11-05 株式会社日立製作所 半導体装置およびその製造方法
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
WO2016132418A1 (ja) * 2015-02-18 2016-08-25 富士電機株式会社 半導体集積回路
US10218349B2 (en) * 2016-05-17 2019-02-26 Littelfuse, Inc. IGBT having improved clamp arrangement
EP3279935B1 (en) * 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module
US9905558B1 (en) * 2016-12-22 2018-02-27 Texas Instruments Incorporated Conductivity modulated drain extended MOSFET
CN111261698B (zh) * 2020-02-14 2021-08-06 电子科技大学 一种消除电压折回现象的rc-ligbt器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513874B2 (ja) * 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
JP3132587B2 (ja) 1990-11-26 2001-02-05 富士電機株式会社 パワーデバイスの過熱検出回路
JP3203814B2 (ja) 1992-10-19 2001-08-27 富士電機株式会社 半導体装置
JP3085037B2 (ja) * 1993-08-18 2000-09-04 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
GB2286484A (en) 1994-02-11 1995-08-16 Fuji Electric Co Ltd Conductivity modulated semiconductor device
JPH0982961A (ja) 1995-09-19 1997-03-28 Hitachi Ltd 半導体装置
JP3386943B2 (ja) 1995-10-30 2003-03-17 三菱電機株式会社 半導体装置
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
JP3237555B2 (ja) 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
JP4437655B2 (ja) 2003-10-02 2010-03-24 三菱電機株式会社 半導体装置及び半導体装置の駆動回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1.6kV 4H-SiC Schottky diodes for IGBT applications. Johnson, CM.EIGHTH INTERNATIONAL CONFERENCE ON POWER ELECTRONICS AND VARIABLE SPEED DRIVES,Vol.475 . 2000
1.6kV 4H-SiC Schottky diodes for IGBT applications. Johnson, CM.EIGHTH INTERNATIONAL CONFERENCE ON POWER ELECTRONICS AND VARIABLE SPEED DRIVES,Vol.475. 2000 *

Also Published As

Publication number Publication date
CN1741282A (zh) 2006-03-01
TWI261925B (en) 2006-09-11
KR100689728B1 (ko) 2007-03-08
US20060043475A1 (en) 2006-03-02
TW200608572A (en) 2006-03-01
KR20060049818A (ko) 2006-05-19
JP4440040B2 (ja) 2010-03-24
US7723802B2 (en) 2010-05-25
JP2006066692A (ja) 2006-03-09
DE102005031139A1 (de) 2006-03-30
DE102005031139B4 (de) 2009-09-03

Similar Documents

Publication Publication Date Title
CN100485957C (zh) 半导体器件
US5436486A (en) High voltage MIS transistor and semiconductor device
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US7064407B1 (en) JFET controlled schottky barrier diode
US8253398B2 (en) Semiconductor device
US6034413A (en) High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity
US11522453B2 (en) Dead-time conduction loss reduction for buck power converters
Shen et al. Lateral power MOSFET for megahertz-frequency, high-density DC/DC converters
US7582939B2 (en) Semiconductor diode, electronic component and voltage source inverter
US20200075584A1 (en) Conductivity Modulated Drain Extended MOSFET
US5623151A (en) MOS-gated power semiconductor devices with conductivity modulation by positive feedback mechanism
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
CN106067799B (zh) 一种半导体器件
US8013475B2 (en) Reverse voltage protected integrated circuit arrangement for multiple supply lines
CN100389499C (zh) 半导体器件以及半导体器件的驱动电路
JPH07245398A (ja) 横型ｍｏｓｆｅｔ
US6466060B2 (en) Switching device with separated driving signal input and driving circuit of the same
CN104969342A (zh) 半导体装置
US20070279119A1 (en) Gate driving device for driving insulated gate bipolar transistor and method of driving the same
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
US5045909A (en) Power switching semiconductor device
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
CN108183102A (zh) 一种逆阻型功率mosfet器件
Chen et al. Reducing Large LDNMOSFET Substrate Currents by Modifying Isolation Ring Voltages
JP2008300590A (ja) 双方向横形絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant