JP3237555B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3237555B2
JP3237555B2 JP00178197A JP178197A JP3237555B2 JP 3237555 B2 JP3237555 B2 JP 3237555B2 JP 00178197 A JP00178197 A JP 00178197A JP 178197 A JP178197 A JP 178197A JP 3237555 B2 JP3237555 B2 JP 3237555B2
Authority
JP
Japan
Prior art keywords
region
lateral
diode
bipolar transistor
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00178197A
Other languages
English (en)
Other versions
JPH10200102A (ja
Inventor
仁志 澄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP00178197A priority Critical patent/JP3237555B2/ja
Priority to US09/004,559 priority patent/US20020053717A1/en
Publication of JPH10200102A publication Critical patent/JPH10200102A/ja
Application granted granted Critical
Publication of JP3237555B2 publication Critical patent/JP3237555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、貼り合わせ基板
とトレンチ分離領域（溝）とを組み合わせた誘電体分離
基板に高耐圧横型絶縁ゲート型バイポーラトランジスタ
と、その他の横型半導体デバイスおよびそれらを駆動、
制御、保護する回路とを集積した高耐圧パワーＩＣなど
の半導体装置に関する。
【０００２】
【従来の技術】近年、接合分離や誘電体分離などの分離
技術の進歩により、ダイオードや絶縁ゲートバイポーラ
トランジスタ（以下、ＩＧＢＴと略す）、ＭＯＳＦＥＴ
などの高耐圧で横型のデバイスとそのデバイスの駆動、
制御、保護回路を一つのシリコン基板上に集積した高耐
圧パワーＩＣの開発が盛んに行われている。特に、貼り
合わせ基板（以下、ＳＯＩ基板と略す）とトレンチ分離
領域とを組み合わせたＳＯＩ方式の誘電体分離技術の進
歩は、複数の高耐圧デバイスを集積したパワーＩＣの製
作を可能とし、パワーＩＣの高耐圧化に拍車をかけてい
る。例えば、ＩＧＢＴなどの高耐圧デバイスを適用した
１チップ化されたトーテムポール回路、ＩＧＢＴなどの
高耐圧デバイスを適用したマルチ出力を持つディスプレ
イ駆動用ＩＣなどである。尚、ＳＯＩはＳｅｍｉｃｏｎ
ｄａｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒの略である。
【０００３】図１２は最も一般的な横型ＩＧＢＴと横型
ダイオードとを誘電体分離基板に形成した場合の要部断
面図である。この横型ＩＧＢＴはｎチャネル型のＩＧＢ
Ｔである。ｎ形またはｐ形の第１半導体基板１上にｎ形
の第２半導体基板３を第１酸化膜２を介して貼り合わせ
てＳＯＩ基板を形成し、第２半導体基板３を第１酸化膜
１４に達する溝（トレンチ分離領域）で複数個の素子形
成領域に分割する。この溝の表面に第２酸化膜１４を被
覆し、さらに、多結晶シリコン１５で溝を充填トレンチ
分離領域１５５を形成する。このようにして誘電体分離
基板１２３を形成する。この誘電体分離基板１２３に形
成された分離された個々の素子形成領域内に横型ＩＧＢ
Ｔと横型ダイオードとを個別に形成する。
【０００４】つぎに横型ＩＧＢＴの形成方法を説明す
る。ｎ形の第２半導体基板３の素子形成領域の表面層に
ｐウェル領域４を形成し、ｐウェル領域４と離してｎバ
ッファ領域７を形成する。ｐウェル領域４の表面層にｎ
+ エミッタ領域６を形成し、さらにコンタクトを良好に
するためにｐ+ コンタクト領域５を形成し、ｎ形の第２
半導体基板３とｎ+ エミッタ領域６とに挟まれたｐウェ
ル領域４上にゲート絶縁膜１３を介して多結晶シリコン
のゲート電極５２を形成する。ｐ+ コンタクト領域５上
を含むｎ+ エミッタ領域６上にエミッタ電極５１を形成
する。一方、ｎバッファ領域７の表面層にｐ+ コレクタ
領域８し、ｐ+ コレクタ領域８上にコレクタ電極５３を
形成する。さらに、エミッタ電極５１とエミッタ端子Ｅ
とを接続し、コレクタ電極５３とコレクタ端子Ｃとを接
続する。別の素子形成領域のｎ形の第２半導体基板３の
表面層にｐ拡散領域１１とこのｐ拡散領域１１と離して
ｎ拡散領域９を形成し、ｐ拡散領域１１の表面層にｐ+
アノード領域１２、ｎ拡散領域９の表面層にｎ+ カソー
ド領域１０をそれぞれ形成する。ｐ+ アノード領域１２
上およびｎ+ カソード領域１０上にアノード電極５４お
よびカソード電極５５をそれぞれ形成し、さらに、アノ
ード電極５４とアノード端子Ａとを接続し、カソード電
極５５とカソード端子Ｋとを接続する。こうして形成さ
れた横型ＩＧＢＴのエミッタ端子Ｅと横型ダイオードの
アノード端子Ａとを接続し、コレクタ端子Ｃとカソード
端子Ｋとを接続する。
【０００５】図１３は図１２の横型ＩＧＢＴと横型ダイ
オードとが隣接する近傍の要部平面図と一部断面図であ
る。この平面図は横型ＩＧＢＴのエミッタ、横型ダイオ
ードのカソードおよびトレンチ分離領域などのパターン
を示し、電極は省略されている。図１２の断面図を用い
て横型ＩＧＢＴの動作をつぎに説明する。エミッタ電極
５１に対してゲート電極５２にプラス電位を印加する
と、ゲート電極５２直下のｐウェル領域４にｎチャネル
が形成される。コレクタ電極５３にはエミッタ電極５１
に対してプラス電位が印加されており、このｎチャネル
を通してｎ+ エミッタ領域６から第２半導体基板３に多
数キャリアである電子が注入され、電子流ｉe が流れ
る。この注入された電子によって、ｐ+ コレクタ領域８
／ｎバッファ領域７のｐｎ接合が強く順バイアスされ、
ｐ+ コレクタ領域８から少数キャリアである正孔がｎバ
ッファ領域７を通して第２半導体基板３に注入され、正
孔流Ｉhが流れる。注入された電子および正孔が過剰キ
ャリアとなって第２半導体基板３に蓄積されて、第２半
導体基板３が伝導度変調を起こし、ＩＧＢＴはターンオ
ンして低いオン電圧状態となる。
【０００６】つぎに、ゲート電圧をしきい値電圧以下に
して、ｎチャネルを消滅させ、ｎ+エミッタ領域６から
の電子の注入を停止させることで、ＩＧＢＴはターンオ
フする。前記したように、ＩＧＢＴは伝導度変調により
低いオン電圧が実現できる。またＳＯＩ基板上に形成さ
れる横型ＩＧＢＴは、第２半導体基板３と第１酸化膜２
との界面における再結合速度が速いことやオン時の蓄積
キャリアが少ないことなどから、ターンオフ速度が接合
分離基板上に形成されるＩＧＢＴに比べて格段に速いと
いう特徴がある。この利点から誘電体分離基板上の高耐
圧ＩＧＢＴはパワーＩＣの出力段素子として採用され
る。また、誘電体分離基板は接合分離基板と比べてデバ
イス間を分離する分離領域が狭くできるために、チップ
面積の小さい高耐圧・大電流用のパワーＩＣの開発が可
能となる。
【０００７】通常、横型ＩＧＢＴはエミッタ電極５１に
対してコレクタ電極５３をプラス電位にした状態で使用
する。しかし、使い方によってはエミッタ電位がコレク
タ電位よりも瞬間的に高くなる、所謂逆導通状態となる
動作モードがある。例えば、図１０に示すようなインバ
ータ回路にモータ（図示されていないがインバータ回路
の出力Ｕ、Ｖ、Ｗに接続する）のようなＬ負荷を接続し
た場合、モータのインダクタンスによる回生モードが生
じ、逆導通状態となる。またプラズマディスプレイの駆
動回路のような容量負荷の場合もこの逆導通状態となる
動作モードが起こる。
【０００８】横型ＩＧＢＴではｐ+ コレクタ領域の一部
をｎ+ ショート領域で短絡した寄生ダイオードを有する
ＭＯＳＦＥＴ構造にして、この逆導通状態で流れる電流
をｎ + ショート領域を通して流す方法もあるが、逆導通
状態の通電能力を増大させるために、ショート率を増大
させると、横型ＩＧＢＴの順方向特性であるオン電圧が
増大する。そのため、ショート率をあまり増大させるこ
とはできない。従って、ｎ+ ショート領域で形成される
寄生ダイオードで逆導通時の電流を確保する方法には限
界がある。図１１（ａ）はＭＯＳＦＥＴの寄生ダイオー
ドに逆導通時の電流を流す方法で、図１１（ｂ）は個別
のダイオードを並列に接続して逆導通時の電流を通電す
る方法を示す。図１１（ａ）でＭＯＳＦＥＴ１９の寄生
ダイオード２０は点線で示した。また図１１（ｂ）では
ＩＧＢＴ２２に逆導通時の電流を流すダイオード２３が
並列に接続されている。一般的には、前記の理由で図１
１（ｂ）の方法が採用されている。
【０００９】横型ＩＧＢＴに並行してダイオードを誘電
体分離基板上に形成した場合、図１２のようになる。高
耐圧横型ＩＧＢＴと高耐圧横型ダイオードがトレンチ分
離領域１５５で分離され、個々の素子形成領域内にデバ
イスが形成される。誘電体分離基板上に高耐圧デバイス
を形成する場合、トレンチ分離領域１５５から十分な距
離を確保する必要がある。これはトレンチ分離領域１５
５である溝周辺に、溝形成時に発生した欠陥が存在して
おり、この欠陥による素子特性への影響を取り除くため
に緩衝領域が必要となる。
【００１０】図１４はトレンチ分離領域近傍の要部断面
図である。各高耐圧デバイスがトレンチ分離領域１５５
から３０μｍ以上離して素子形成する必要があり、この
トレンチ分離領域１５５と形成される高耐圧デバイスと
の間の領域が緩衝領域８１で３０μｍ以上必要となる。
横型ＩＧＢＴが逆バイアスされた時に、その逆電流を流
す横型ダイオードが必要となり、この横型ダイオードを
形成するための面積に加えてトレンチ分離領域１５５周
辺の緩衝領域８１の面積も必要となる。
【００１１】
【発明が解決しようとする課題】前記のように、誘電体
分離基板上の横型ＩＧＢＴに逆導通用のダイオードを形
成する場合、各高耐圧デバイスを作り込む面積以外にト
レンチ分離領域と前記の緩衝領域を確保するための面積
も必要となり、チップ面積が増大するという問題が生じ
る。
【００１２】この発明の目的は、前記の課題を解決し
て、チップ面積の増大を極力抑えた横型ＩＧＢＴと横型
ダイオードまたは横型ＭＯＳＦＥＴを具備する半導体装
置を提供することにある。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
めに、第１導電形もしくは第２導電形のいずれかの第１
半導体基板と第１導電形の第２半導体基板とが第１酸化
膜を介して貼り合わされた貼り合わせ基板で、第１酸化
膜に達する溝が第２半導体基板に形成され、該溝の表面
が第２酸化膜で被覆され、該溝が多結晶半導体で充填さ
れ、該溝によって第２半導体基板が複数個の素子形成領
域に分割される誘電体分離基板において、一つの素子形
成領域内に、少なくとも横型絶縁ゲート型バイポーラト
ランジスタと、横型ダイオードとが形成される構成とす
る。この横型絶縁ゲート型バイポーラトランジスタのエ
ミッタ端子と横型ダイオードのアノード端子とが接続さ
れ、且つ、横型絶縁ゲート型バイポーラトランジスタの
コレクタ端子と横型ダイオードのカソード端子とが接続
される構成とするとよい。前記の横型絶縁ゲート型バイ
ポーラトランジスタのコンタクト領域が横型ダイオード
のアノード領域を兼ねるか、または横型絶縁ゲート型バ
イポーラトランジスタのバッファ領域の表面層に横型ダ
イオードのカソード領域が形成されるとよい。
【００１４】また同一の素子形成領域内に前記の横型絶
縁ゲート型バイポーラトランジスタと、前記の横型ダイ
オードに代えて横型ＭＯＳＦＥＴとを形成した構成とし
てもよい。この横型絶縁ゲート型バイポーラトランジス
タのエミッタ端子と横型ＭＯＳＦＥＴのソース端子とが
接続され、且つ、横型絶縁ゲート型バイポーラトランジ
スタのコレクタ端子と横型ＭＯＳＦＥＴのドレイン端子
とが接続される構成とするとよい。前記の横型絶縁ゲー
ト型バイポーラトランジスタのエミッタ領域が横型ＭＯ
ＳＦＥＴのソース領域を兼ねるか、または、横型絶縁ゲ
ート型バイポーラトランジスタのバッファ領域の表面層
に横型ＭＯＳＦＥＴのドレイン領域が形成されるとよ
い。
【００１５】横型絶縁ゲート型バイポーラトランジスタ
（以下、横型ＩＧＢＴと略す）の逆導通用に組み込む横
型ダイオードはアノード端子およびカソード端子がこの
横型ＩＧＢＴのエミッタ端子およびコレクタ端子にそれ
ぞれ接続されるため、横型ダイオードのアノード・カソ
ード間に印加される電圧は横型ＩＧＢＴのエミッタ・コ
レクタ間にそのまま同電圧が印加される。すなわち、横
型ダイオードと横型ＩＧＢＴはそれぞれをトレンチ分離
領域で分離する必要がなく、同一の素子形成領域に形成
してよい。また横型ＭＯＳＦＥＴを形成した場合は、横
型ＭＯＳＦＥＴに形成される寄生ダイオードに前記の横
型ダイオードの役割をさせることができる。さらにこの
場合には横型ＩＧＢＴと並列接続されるために、順方向
電流は横型ＩＧＢＴと横型ＭＯＳＦＥＴとの両方に流す
ことができて、通電電流を大きくすることができる。
【００１６】この２つのデバイス（横型ＩＧＢＴと横型
ダイオードもしくは横型ＩＧＢＴと横型ＭＯＳＦＥＴの
こと）を同一の素子形成領域に作り込むために、従来２
個必要であった素子形成領域が１個でよくなり、１個分
のトレンチ分離領域と、その周辺部の前記の緩衝領域と
が不必要となる。さらに、隣接する横型ＩＧＢＴのバッ
ファ領域またはコンタクト領域と、横型ダイオードのカ
ソード領域またはアノード領域とを共通にすることで、
素子形成領域の面積をさらに低減できる。隣接する横型
ＩＧＢＴのエミッタ領域またはバッファ領域と、横型Ｍ
ＯＳＦＥＴのソース領域またはドレイン領域とを共通に
することで、前記と同様に素子形成領域の面積をさらに
低減できる。
【００１７】
【発明の実施の形態】図１はこの発明の第１実施例で、
横型ＩＧＢＴと横型ダイオードとを同一の素子形成領域
に形成した場合の要部断面図である。横型ＩＧＢＴはｎ
チャネル型のＩＧＢＴとした場合を示した。当然ｐチャ
ネル形の場合は各領域が反対の導電形となる。ｎ形また
はｐ形の第１半導体基板１上に、ｎ形の第２半導体基板
３（以下に説明するｎバッファ領域よりもｎ形不純物濃
度が低く、高抵抗である）を第１酸化膜２を介して貼り
合わせてＳＯＩ基板（貼り合わせ基板）を形成し、第２
半導体基板３を第１酸化膜２に達する溝で複数個の素子
形成領域となる領域に分割する。この溝の表面に第２酸
化膜１４を被覆し、さらに、多結晶シリコン１５で溝を
充填してトレンチ分離領域１５５を形成する。このよう
にして誘電体分離基板１２３が形成される。この誘電体
分離基板１２３に形成された分離された１個の素子形成
領域（トレンチ分離領域１５５と第１酸化膜２で囲まれ
る領域）内に横型ＩＧＢＴと横型ダイオードとを形成す
る。
【００１８】つぎに横型ＩＧＢＴと横型ダイオードの形
成方法を説明する。ｎ形の第２半導体基板３の素子形成
領域の表面層にｐウェル領域４を形成し、ｐウェル領域
４と離してｎバッファ領域７を形成する。ｐウェル領域
４の表面層にｎ+ エミッタ領域６を形成し、さらにｐ+
コンタクト領域５を形成し、ｎ形の第２半導体基板３と
ｎ+ エミッタ領域６とに挟まれたｐウェル領域４上にゲ
ート絶縁膜１３を介して多結晶シリコンのゲート電極５
２を形成する。ｐ+ コンタクト領域５上を含むｎ+ エミ
ッタ領域６上にエミッタ電極５１を形成する。一方、ｎ
バッファ領域７の表面層にｐ+ コレクタ領域８（括弧内
の数字は同時に形成するという意味で、（５）というこ
とはｐ+ コンタクト領域５と同時に形成する。以下の図
でも同様である）を形成し、ｐ+ コレクタ領域５上にコ
レクタ電極５３を形成する。さらに、エミッタ電極５２
とエミッタ端子Ｅとを接続し、コレクタ電極５３とコレ
クタ端子Ｃとを接続する。ｎ形の第２半導体基板３の表
面層にｐウェル領域４と離してｎ拡散領域９およびｐ拡
散領域１１を形成し、ｎ拡散領域９の表面層にｎ+カソ
ード領域１０を形成し、ｐ拡散領域１１にはｐ+ アノー
ド領域１２を形成する。ｐ+ アノード領域５４上および
ｎ+ カソード領域１０上にアノード電極５４およびカソ
ード電極５５をそれぞれ形成する。但し、横型ＩＧＢＴ
のｎ+ エミッタ領域６と横型ダイオードが隣接する領域
では、横型ＩＧＢＴのｐ+ コンタクト領域５が横型ダイ
オードのｐ+ アノード領域１２を兼ねている。さらに同
じようにエミッタ電極５１がアノード電極５４を兼ね
て、エミッタ端子Ｅがアノード端子Ａを兼ねる。また図
では示さないが、横型ＩＧＢＴのｐ+ コレクタ領域８が
横型ダイオードのｎ+ カソード領域１０と隣接する領域
では、横型ＩＧＢＴのｎバッファ領域７の表面層に横型
ダイオードのｎ+ カソード領域１０を形成する。さら
に、アノード電極５４とアノード端子Ａとを接続し、カ
ソード電極５５とカソード端子Ｋとを接続する。さら
に、横型ＩＧＢＴのエミッタ端子Ｅと横型ダイオードの
アノード端子Ａとを接続し、コレクタ端子Ｃとカソード
端子Ｋとを接続する。また図では示さないが、横型ＩＧ
ＢＴのｐ+ コレクタ領域８が横型ダイオードのｎ+ カソ
ード領域１０と隣接する場合には、この隣接する領域で
は、横型ＩＧＢＴのｎバッファ領域７の表面層に横型ダ
イオードのｎ+ カソード領域１０を形成し、コレクタ電
極５３とカソード電極５５が同一電極として形成され、
コレクタ端子Ｃとカソード端子Ｋとが同一端子となる。
これらの構成により、横型ＩＧＢＴが逆バイアスされた
とき（逆導通状態のとき）、横型ダイオードを通して逆
電流を流すことができる。
【００１９】図２は図１の横型ＩＧＢＴと横型ダイオー
ドの隣接する近傍の平面図と一部断面図である。尚、こ
の図ではＩＧＢＴはｎチャネル型を示し、また表面の電
極は省略し、また平面図と一部断面図とが位置関係が分
かるようにした。このパターンにおいて横型ＩＧＢＴと
横型ダイオードが隣接する領域のｐ+ コンタクト領域５
はＩＧＢＴ側ではｎ+ エミッタ領域６が形成され、ダイ
オード側ではこのｐ+ コンタクト領域５がｐ+ アノード
領域１２を兼ねる。またパターンはストライプ状をして
いる。
【００２０】図３は図１に示した半導体装置の順バイア
ス時における電流分布を示す。電流は電子流ｉe と正孔
流ｉh に分けて示す。横型ダイオードには逆バイアスさ
れるため電流は流れず、電流は横型ＩＧＢＴにしか流れ
ない。図４は図１に示した半導体装置の逆導通時におけ
る電流分布を示す。この場合、横型ダイオードにのみ電
流は流れる。
【００２１】図５はこの発明の第２実施例で、図１横型
のダイオードの代わりに横型ＭＯＳＦＥＴを形成した要
部断面図である。横型ＭＯＳＦＥＴは横型ＩＧＢＴとほ
ぼ同じ工程で形成される。違いとしては、横型ＩＧＢＴ
のｐ+ コレクタ領域８がｎ+ドレイン領域１８に代わる
点である。またＩＧＢＴの逆導通用ダイオードはＭＯＳ
ＦＥＴの寄生ダイオードを利用する。この寄生ダイオー
ドはｐ+ コンタクト領域５／ｐウェル領域４／ｎバッフ
ァ領域７／ｎ+ ドレイン領域１８から構成されるｐｎダ
イオードである。図ではこの寄生ダイオードを点線で示
す。横型ＭＯＳＦＥＴのゲート電極５８はゲート絶縁膜
１３上に形成され、さらにゲート端子に接続される。ｐ
+ コンタクト領域５上を含むｎ+ ソース領域６ａ上にソ
ース電極５７が形成される。横型ＩＧＢＴのｎ+ エミッ
タ領域６と横型ＭＯＳＦＥＴのｎ + ソース領域６ａとが
隣接する領域では、横型ＩＧＢＴのｎ+ エミッタ領域６
が横型ＭＯＳＦＥＴのｎ+ ソース領域６ａを兼ねる。ま
た、エミッタ電極５１がソース電極５７を兼ねて、エミ
ッタ端子Ｅがソース端子Ｓを兼ねる。また図示しないが
横型ＩＧＢＴのｐ+ コレクタ領域８と横型ＭＯＳＦＥＴ
のｎ+ ドレイン領域１８とが隣接する場合には、隣接す
る領域では、横型ＩＧＢＴのｎバッファ領域７の表面層
に横型ＭＯＳＦＥＴのｎ+ ドレイン領域１８を形成し、
コレクタ電極５３とドレイン電極５６とが同一電極とし
て形成され、コレクタ端子Ｃとドレイン端子Ｄとが同一
端子となる。
【００２２】図６は図５のＭＯＳＦＥＴの寄生ダイオー
ドを通して逆導通電流が流れる様子を示す。この回路は
プラズマディスプレイの駆動回路の一部で出力端子ＤO
には容量負荷が接続される。アース電位に対して、出力
端子ＤO の電位が低くなるとき、点線で示される寄生ダ
イオード２０に逆導通電流ｉr が流れる。図７は図５の
横型ＩＧＢＴと横型ＭＯＳＦＥＴとが隣接する近傍の平
面図と一部断面図である。尚、この図では横型ＩＧＢＴ
と横型ＭＯＳＦＥＴとはｎチャネル型である。また表面
の電極は省略されている。
【００２３】図７において、横型ＩＧＢＴと横型ＭＯＳ
ＦＥＴとが隣接する領域の横型ＩＧＢＴのｎ+ エミッタ
領域６は横型ＭＯＳＦＥＴのｎ+ ソース領域６ａを兼ね
ている。図８は図５で示した半導体装置の順バイアス導
通時における電流分布を示す。この場合、横型ＭＯＳＦ
ＥＴも順バイアスされるため、電流は横型ＩＧＢＴと横
型ＭＯＳＦＥＴの両方に流れる。このため、順バイアス
時の電流駆動能力は横型ダイオードを組み込んだ図１の
場合よりも向上する。
【００２４】図９は図５で示した半導体装置の逆導通時
における電流分布を示す。この場合は逆導通電流を横型
ＭＯＳＦＥＴの寄生ダイオードを通して電子流ｉe およ
び正孔流ｉh を流すことができる。
【００２５】
【発明の効果】この発明によれば、誘電体分離基板上に
形成した高耐圧横型ＩＧＢＴの逆導通用に組み込む横型
ダイオードを横型ＩＧＢＴと同一の素子形成領域に形成
することで、２つの素子を分離するために要するトレン
チ分離領域およびその周辺部の緩衝領域が不要となり、
２つの素子形成領域が必要とする面積より小さくでき
る。また横型ＩＧＢＴと横型ダイオードとが隣接する領
域では、横型ＩＧＢＴのバッファ領域内にダイオードの
カソード領域を形成することができるか、または横型Ｉ
ＧＢＴのｐ+ コンタクト領域と横型ダイオードのアノー
ド領域とを共通にすることができるため、個々のデバイ
スを個々の素子形成領域に形成した場合に比べて、素子
形成領域を小さくできる。その結果、逆導通用ダイオー
ドを組み込むことによるＩＣチップ面積の増大を抑える
ことができる。
【００２６】また横型ＩＧＢＴと横型ＭＯＳＦＥＴとを
並列に形成することで、逆導通用のダイオードとしてＭ
ＯＳＦＥＴの寄生ダイオードを利用することができて、
且つ、順バイアス導通時には横型ＩＧＢＴばかりでな
く、横型ＭＯＳＦＥＴにも電流を流すことができる。そ
のため、順バイアス導通時の電流駆動能力が、横型ＭＯ
ＳＦＥＴを組み込んだ場合は横型ダイオードを組み込ん
だ場合よりも向上させることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例で、横型ＩＧＢＴと横型
ダイオードとを同一の素子形成領域に形成した場合の要
部断面図
【図２】図１の横型ＩＧＢＴと横型ダイオードとが隣接
する近傍の平面図と一部断面図
【図３】図１に示した半導体装置の順バイアス時におけ
る電流分布図
【図４】図１に示した半導体装置の逆導通時における電
流分布図
【図５】この発明の第２実施例で、図１の横型ダイオー
ドの代わりに横型ＭＯＳＦＥＴを形成した要部断面図
【図６】図５のＭＯＳＦＥＴの寄生ダイオードを通して
逆導通電流を流す様子を示す図
【図７】図５の横型ＩＧＢＴと横型ＭＯＳＦＥＴとが隣
接する近傍の平面図と一部断面図
【図８】図５で示した半導体装置の逆導通時における電
流分布図
【図９】図５で示した半導体装置の逆導通時における電
流分布図
【図１０】インバータ回路図
【図１１】ダイオードで逆導通時の電流を確保する場合
で（ａ）はＭＯＳＦＥＴの寄生ダイオードを利用する場
合、（ｂ）はＩＧＢＴに個別のダオードを付加した場合
の図
【図１２】従来例で、最も一般的な横型ＩＧＢＴと横型
ダイオードとを誘電体分離基板に形成した場合の要部断
面図
【図１３】図１２の横型ＩＧＢＴと横型ダイオードとが
隣接する近傍の平面図と一部断面図
【図１４】トレンチ分離領域近傍の要部断面図
【符号の説明】 １ ｐ形またはｎ形の第１半導体基板 ２ 第１酸化膜 ３ ｎ形の第２半導体基板 ４ ｐウェル領域 ５ ｐ+ コンタクト領域 ６ ｎ+ エミッタ領域 ６ａ ｎ+ ソース領域 ７ ｎバッファ領域 ８ ｐ+ コレクタ領域 ９ ｎ拡散領域 １０ ｎ+ カソード領域 １１ ｐ拡散領域 １２ ｐ+ アノード領域 １３ ゲート絶縁膜 １４ 第２酸化膜 １５ 多結晶シリコン １９ ＭＯＳＦＥＴ ２０ 寄生ダイオード ２２ ＩＧＢＴ ２３ ダイオード ２４ ＭＯＳＦＥＴ ５１ エミッタ電極 ５２ ゲート電極 ５３ コレクタ電極 ５４ アノード電極 ５５ カソード電極 ５６ ドレイン電極 ５７ ソース電極 ５８ ゲート電極 １２３ 誘電体分離基板 １５５ トレンチ分離領域 Ｅ エミッタ端子 Ｇ ゲート端子 Ｃ コレクタ端子 Ｋ カソード端子 Ａ アノード端子 Ｓ ソース端子 Ｄ ドレイン端子 Ｄｏ 出力端子 ｉe 電子流 ｉh 正孔流
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５６ (56)参考文献 特開 平８−250733（ＪＰ，Ａ) 特開 平２−177454（ＪＰ，Ａ) 特開 平５−90281（ＪＰ，Ａ) 特開 平４−192366（ＪＰ，Ａ) 特開 昭61−15370（ＪＰ，Ａ) 特開 平２−309676（ＪＰ，Ａ) 特開 平８−116056（ＪＰ，Ａ) 特開 平８−213617（ＪＰ，Ａ) 特開 昭60−191518（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8234 H01L 27/06 H01L 29/78

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電形もしくは第２導電形のいずれか
    の第１半導体基板と第１導電形の第２半導体基板とが第
    １酸化膜を介して貼り合わされた貼り合わせ基板で、第
    １酸化膜に達する溝が第２半導体基板に形成され、該溝
    の表面が第２酸化膜で被覆され、該溝が多結晶半導体で
    充填され、該溝によって第２半導体基板が複数個の素子
    形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に、少なくとも横型絶縁ゲート型
    バイポーラトランジスタと横型ダイオードとが形成さ
    れ、前記横型絶縁ゲート型バイポーラトランジスタのエ
    ミッタ領域と前記横型ダイオードのアノード領域とが隣
    接する領域では、前記横型絶縁ゲート型バイポーラトラ
    ンジスタのコンタクト領域が前記横型ダイオードのアノ
    ード領域を兼ねることを特徴とする半導体装置。
  2. 【請求項２】第１導電形もしくは第２導電形のいずれか
    の第１半導体基板と第１導電形の第２半導体基板とが第
    １酸化膜を介して貼り合わされた貼り合わせ基板で、第
    １酸化膜に達する溝が第２半導体基板に形成され、該溝
    の表面が第２酸化膜で被覆され、該溝が多結晶半導体で
    充填され、該溝によって第２半導体基板が複数個の素子
    形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に、少なくとも横型絶縁ゲート型
    バイポーラトランジスタと横型ダイオードとが形成さ
    れ、前記横型絶縁ゲート型バイポーラトランジスタのコ
    レクタ領域と前記横型ダイオードのカソード領域とが隣
    接する領域では、前記横型絶縁ゲート型バイポーラトラ
    ンジスタのバッファ領域の表面に前記横型ダイオードの
    カソード領域が形成される ことを特徴とする半導体装
    置。
  3. 【請求項３】前記横型ダイオードは、同一の素子形成領
    域内に形成された横型絶縁ゲート型バイポーラトランジ
    スタの逆導通用ダイオードであることを特徴とする請求
    項１または請求項２に記載の半導体装置。
  4. 【請求項４】第１導電形もしくは第２導電形のいずれか
    の第１半導体基板と第１導電形の第２半導体基板とが第
    １酸化膜を介して貼り合わされた貼り合わせ基板で、第
    １酸化膜に達する溝が第２半導体基板に形成され、該溝
    の表面が第２酸化膜で被覆され、該溝が多結晶半導体で
    充填され、該溝によって第２半導体基板が複数個の素子
    形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に少なくとも横型絶縁ゲート型バ
    イポーラトランジスタと横型ＭＯＳＦＥＴとが形成さ
    れ、前記横型絶縁ゲート型バイポーラトランジスタのエ
    ミッタ領域と前記横型ＭＯＳＦＥＴのソース領域とが隣
    接する領域では、前記横型絶縁ゲート型バイポーラトラ
    ンジスタのエミッタ領域が前記横型ＭＯＳＦＥＴのソー
    ス領域を兼ねることを特徴とする半導体装置。
  5. 【請求項５】第１導電形もしくは第２導電形のいずれか
    の第１半導体基板と第１導電形の第２半導体基板とが第
    １酸化膜を介して貼り合わされた貼り合わせ基板で、第
    １酸化膜に達する溝が第２半導体基板に形成され、該溝
    の表面が第２酸化膜で被覆され、該溝が多結晶半導体で
    充填され、該溝によって第２半導体基板が複数個の素子
    形成領域に分割される誘電体分離基板において、一つの
    素子形成領域内に少なくとも横型絶縁ゲート型バイポー
    ラトランジスタと横型ＭＯＳＦＥＴとが形成され、前記
    横型絶縁ゲート型バイポーラトランジスタのコレクタ領
    域と前記横型ＭＯＳＦＥＴのドレイン領域とが隣接する
    領域では、前記横型絶縁ゲート型バイポーラトランジス
    タのバッファ領域の表面層に前記横型ＭＯＳＦＥＴのド
    レイン領域が形成されることを特徴とする半導体装置。
  6. 【請求項６】前記横型ＭＯＳＦＥＴの寄生ダイオード
    は、同一の素子形成領域内に形成された横型絶縁ゲート
    型バイポーラトランジスタの逆導通用ダイオードとして
    用いることを特徴とする請求項４または請求項５記載の
    半導体装置。
JP00178197A 1997-01-09 1997-01-09 半導体装置 Expired - Fee Related JP3237555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00178197A JP3237555B2 (ja) 1997-01-09 1997-01-09 半導体装置
US09/004,559 US20020053717A1 (en) 1997-01-09 1998-01-08 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00178197A JP3237555B2 (ja) 1997-01-09 1997-01-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH10200102A JPH10200102A (ja) 1998-07-31
JP3237555B2 true JP3237555B2 (ja) 2001-12-10

Family

ID=11511127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00178197A Expired - Fee Related JP3237555B2 (ja) 1997-01-09 1997-01-09 半導体装置

Country Status (2)

Country Link
US (1) US20020053717A1 (ja)
JP (1) JP3237555B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845995A1 (de) * 1998-04-15 2000-04-13 Andreas Boehringer Stromrichter mit aktiv beeinflußter Kommutierung
JP4872141B2 (ja) * 1999-10-28 2012-02-08 株式会社デンソー パワーｍｏｓトランジスタ
KR100302189B1 (ko) * 1999-10-05 2001-11-02 윤종용 에스.오.아이(ｓｏｉ)구조를 갖는 반도체 소자 및 그 제조방법
JP2002231820A (ja) * 2001-01-30 2002-08-16 Sanyo Electric Co Ltd パワー半導体装置及び半導体装置の製造方法
JP4190311B2 (ja) * 2003-03-10 2008-12-03 三菱電機株式会社 半導体装置
JP4440040B2 (ja) * 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
JP4876440B2 (ja) * 2005-06-03 2012-02-15 株式会社デンソー 半導体装置
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
JP5055813B2 (ja) * 2006-04-10 2012-10-24 富士電機株式会社 Ｓｏｉ横型半導体装置
JP4342579B2 (ja) * 2006-08-31 2009-10-14 三洋電機株式会社 半導体装置
JP4458112B2 (ja) * 2007-04-18 2010-04-28 株式会社日立製作所 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ
KR100880231B1 (ko) * 2007-06-20 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP5270876B2 (ja) * 2007-08-22 2013-08-21 セイコーインスツル株式会社 半導体装置
JP2010092978A (ja) 2008-10-06 2010-04-22 Nec Electronics Corp 絶縁ゲートバイポーラトランジスタ
JP2010103288A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009064036A (ja) * 2008-11-13 2009-03-26 Hitachi Ltd プラズマディスプレイ装置
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
JP2009265682A (ja) * 2009-06-29 2009-11-12 Hitachi Ltd 表示装置、ｐｄｐ表示装置及びその駆動回路
JP2010092056A (ja) * 2009-10-14 2010-04-22 Hitachi Ltd Ｐｄｐ表示装置
CN101980363B (zh) * 2010-08-31 2011-11-16 电子科技大学 一种可控自钳位SensorFET复合横向功率器件
CN101980362B (zh) * 2010-08-31 2011-12-21 电子科技大学 一种可控自钳位SensorFET复合纵向功率器件
JP5167323B2 (ja) 2010-09-30 2013-03-21 トヨタ自動車株式会社 半導体装置
US8896021B2 (en) * 2011-09-14 2014-11-25 United Microelectronics Corporation Integrated circuit device
JP5672500B2 (ja) * 2011-10-18 2015-02-18 トヨタ自動車株式会社 半導体装置
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
US9608060B2 (en) * 2014-11-06 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for semiconductor device
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
CN106505101B (zh) * 2016-10-19 2019-03-12 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN110491889B (zh) * 2019-09-17 2024-03-29 成都矽能科技有限公司 一种soi横向恒流二极管及其制造方法

Also Published As

Publication number Publication date
US20020053717A1 (en) 2002-05-09
JPH10200102A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
JP3237555B2 (ja) 半導体装置
JP3203814B2 (ja) 半導体装置
US6639295B2 (en) Semiconductor device
JP3163820B2 (ja) 半導体装置
JPH10321877A (ja) 高耐圧電力用半導体装置
JPH08139319A (ja) 半導体装置およびその製造方法
JPH03238871A (ja) 半導体装置およびその製造方法
US5530271A (en) Integrated structure active clamp for the protection of power semiconductor devices against overvoltages
JPH03194974A (ja) Ｍｏｓ型半導体装置
JP3201213B2 (ja) 半導体装置およびその制御方法
JPH0851197A (ja) 電流飽和特性を有するｍｏｓ制御サイリスタ
US4935799A (en) Composite semiconductor device
JPH10321859A (ja) 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置
US5442219A (en) Semiconductor device for controlling electric power
JP3257186B2 (ja) 絶縁ゲート型サイリスタ
JPH1065018A (ja) 半導体装置
JP2004006555A (ja) 半導体装置
JPH08130312A (ja) 横型半導体装置およびその使用方法
JPH0846053A (ja) Ａｃ型プラズマディスプレイ駆動用ｉｃ
JPH10270686A (ja) 絶縁ゲート型バイポーラトランジスタ
JP3116667B2 (ja) 半導体装置
JP3249175B2 (ja) 絶縁ゲート付きサイリスタ及び高耐圧半導体装置
JP3110094B2 (ja) 絶縁ゲート型サイリスタ
JP3196575B2 (ja) 複合半導体装置及びそれを使った電力変換装置
JP2646765B2 (ja) Ｍｉｓゲート制御型サイリスタ半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees