CN110491889B - 一种soi横向恒流二极管及其制造方法 - Google Patents
一种soi横向恒流二极管及其制造方法 Download PDFInfo
- Publication number
- CN110491889B CN110491889B CN201910873979.6A CN201910873979A CN110491889B CN 110491889 B CN110491889 B CN 110491889B CN 201910873979 A CN201910873979 A CN 201910873979A CN 110491889 B CN110491889 B CN 110491889B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- conductive type
- doped region
- region
- diffusion well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000002347 injection Methods 0.000 claims abstract description 27
- 239000007924 injection Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 62
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000001259 photo etching Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 27
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种SOI横向恒流二极管及其制造方法，属于半导体功率器件技术领域。所述横向恒流二极管由多个结构相同的元胞叉指连接形成，所述元胞包括衬底、埋氧层、第一导电类型轻掺杂硅、第二导电类型扩散阱区、第一导电类型沟道注入区、第二导电类型重掺杂区、第一重掺杂区、第二重掺杂区、氧化介质层、金属阳极和金属阴极，所述第一重掺杂区和所述第二重掺杂区均为第一导电类型。本发明恒流二极管采用SOI技术，可有效防止集成系统中衬底漏电流带来的不利影响。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种SOI横向恒流二极管及其制造方法。
背景技术
恒流源作为稳定电源的一个分支，在近年来得到了迅速的发展。构成恒流源的核心器件已经由早期的电真空结构的镇流管跨入到半导体集成电路阶段。恒流源的应用已从传统的稳定电磁场、校准电流表等扩展到传感技术等新兴科技领域。由于LED行业的影响和对恒流源的需求应用领域的高性能电压稳定的电源和设备限流保护，研究高性能、低成本的恒流驱动技术已成为行业竞争的焦点。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，其用两端结型场效应管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，可以在一定的工作范围内保持一个恒定的电流值，其正向工作时为恒流输出，输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流器件的外围电路非常简单，使用方便，经济可靠，已广泛应用于自动控制、仪表仪器、保护电路等领域。然而，目前的恒流器件在集成系统中，存在衬底漏电流带来的不利影响。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种SOI横向恒流二极管及其制造方法。
为解决上述技术问题，本发明实施例提供一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括衬底、埋氧层、第一导电类型轻掺杂硅、第二导电类型扩散阱区、第一导电类型沟道注入区、第二导电类型重掺杂区、第一重掺杂区、第二重掺杂区、氧化介质层、金属阳极和金属阴极，所述第一重掺杂区和所述第二重掺杂区均为第一导电类型；
所述埋氧层位于衬底上，所述第一导电类型轻掺杂硅位于埋氧层上；
所述第二导电类型扩散阱区和第二重掺杂区间隔的位于第一导电类型轻掺杂硅中，所述第二导电类型重掺杂区和第一重掺杂区侧面相互接触的位于第二导电类型扩散阱区内；
所述第一导电类型沟道注入区位于第一重掺杂区和第一导电类型轻掺杂硅之间的所述第二导电类型扩散阱区的上层；
所述第二导电类型重掺杂区和第一重掺杂区与金属阴极欧姆接触，所述第二重掺杂区与金属阳极欧姆接触。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述金属阳极和所述金属阴极沿氧化介质层上表面延伸形成场板。
进一步的，所述第二导电类型重掺杂区的掺杂浓度小于第一重掺杂区的掺杂浓度。
为解决上述技术问题，本发明实施例提供了一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括衬底、埋氧层、第一导电类型轻掺杂硅、第二导电类型扩散阱区、第二导电类型重掺杂区、第一重掺杂区、第二重掺杂区、氧化介质层、金属阳极和金属阴极，所述第一重掺杂区和所述第二重掺杂区均为第一导电类型；
所述埋氧层位于衬底上，所述第一导电类型轻掺杂硅位于埋氧层上；
所述第一重掺杂区位于所述第一导电类型轻掺杂硅中，所述第二重掺杂区位于所述第一重掺杂区的两侧，且位于所述第一导电类型轻掺杂硅中，所述第二导电类型扩散阱区位于第一重掺杂区和第二重掺杂硅之间；所述第二导电类型重掺杂区位于第二导电类型扩散阱区中，且与金属阴极欧姆接触，所述第二重掺杂区与金属阳极欧姆接触。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述横向恒流二极管所采用的半导体材料为硅或碳化硅。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明实施例提供了一种SOI横向恒流二极管的制造方法，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅中形成第二导电类型扩散阱区；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区的上层的一侧形成第一导电类型沟道注入区；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区的一侧形成第二重掺杂区，在第一导电类型沟道注入区的一侧的第二导电类型扩散阱区中形成第一重掺杂区，所述第一重掺杂区和所述第二重掺杂区均为第一导电类型；
采用光刻工艺和离子注入工艺，在第一重掺杂区的一侧的第二导电类型扩散阱区中，形成第二导电类型重掺杂区；
淀积氧化介质层；
欧姆孔刻蚀，淀积金属；
刻蚀金属，形成金属阳极和金属阴极；
淀积钝化层，刻蚀形成PAD孔。
为解决上述技术问题，本发明实施例提供了一种SOI横向恒流二极管的制造方法，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅中形成第二导电类型扩散阱区；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区的上层的一侧形成第一导电类型沟道注入区；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区的一侧形成第二重掺杂区，在第一导电类型沟道注入区的一侧的第二导电类型扩散阱区中形成第一重掺杂区，所述第一重掺杂区和所述第二重掺杂区均为第一导电类型；
采用光刻工艺形成第二导电类型重掺杂区注入窗口；
淀积氧化介质层；
欧姆孔刻蚀，通过第二导电类型重掺杂区注入窗口，在第一重掺杂区的一侧的第二导电类型扩散阱区中，形成第二导电类型重掺杂区；
淀积并刻蚀金属，形成金属阳极和金属阴极；
淀积钝化层，刻蚀形成PAD孔。
本发明的有益效果是：本发明采用SOI技术，可有效防止集成系统中衬底漏电流带来的不利影响。另外，本发明的恒流二极管在第一重掺杂区和第一导电类型轻掺杂硅之间的第二导电类型扩散阱区的上层形成第一导电类型沟道注入区，引入沟道与JFET夹断控制电流，使得恒流二极管具有动态阻抗高、恒流特性好的特点。
附图说明
图1为本发明实施例1的一种SOI横向恒流二极管的结构示意图；
图2为本发明实施例1的一种SOI横向恒流二极管的元胞结构示意图；
图3为本发明实施例2的一种SOI横向恒流二极管的结构示意图；
图4为本发明实施例1的正向IV特性曲线图；
图5(a)-5(g)为本发明实施例3的一种SOI横向恒流二极管的制造方法的工艺流程示意图。
附图中，各标号所代表的部件列表如下：
c(1)、c(2)…c(n)为元胞结构，n为正整数，表示元胞个数，0、衬底，1、埋氧层，2、第一导电类型轻掺杂硅，3、第二导电类型扩散阱区，4、第一导电类型沟道注入区，5、第二导电类型重掺杂区，6、第一重掺杂区，7、第二重掺杂区，8、氧化介质层，9、金属阳极，10、金属阴极。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1-2所示，本发明实施例1提供的一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括衬底0、埋氧层1、第一导电类型轻掺杂硅2、第二导电类型扩散阱区3、第一导电类型沟道注入区4、第二导电类型重掺杂区5、第一重掺杂区6、第二重掺杂区7、氧化介质层8、金属阳极9和金属阴极10，所述第一重掺杂区6和所述第二重掺杂区7均为第一导电类型；
所述埋氧层1位于衬底0上，所述第一导电类型轻掺杂硅2位于埋氧层1上；
所述第二导电类型扩散阱区3和第二重掺杂区7间隔的位于第一导电类型轻掺杂硅2中，所述第二导电类型重掺杂区5和第一重掺杂区6侧面相互接触的位于第二导电类型扩散阱区3内；
所述第一导电类型沟道注入区4位于第一重掺杂区6和第一导电类型轻掺杂硅2之间的所述第二导电类型扩散阱区3的上层；
所述第二导电类型重掺杂区5和第一重掺杂区6与金属阴极10欧姆接触，所述第二重掺杂区7与金属阳极9欧姆接触。
可选地，所述金属阳极9和所述金属阴极10沿氧化介质层8上表面延伸形成场板。
可选地，所述第二导电类型重掺杂区5的掺杂浓度小于第一重掺杂区6的掺杂浓度。
下面以第一导电类型为N型，第二导电类型为P型来介绍本发明的工作原理，工作原理如下：本发明的所述SOI横向恒流二极管在P型扩散阱区表面进行调沟注入，注入磷离子，使表面补偿形成N型沟道注入区，提供电子导通路径。通过调节调沟注入磷离子的剂量及P型扩散阱区注入窗口之间的距离，可使沟道区实现较小的夹断电压，沟道夹断后，随着电压的增大，载流子速度达到饱和，电流不随电压增大而增大，可实现较好的恒流能力。
本发明所述恒流器件的金属阳极9连接高电位，金属阴极10连接低电位，P型扩散阱区和N型轻掺杂硅形成耗尽层，元胞两端的耗尽区之间形成垂直沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层的扩展导致导电沟道变窄。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时器件工作在线性区；当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。
借助Tsuprem4及Medici仿真软件对实施例1进行仿真，正向I-V特性仿真结果如图4所示，可以看出，本发明恒流二极管具有恒流特性好、正向工作电压高的特点。
如图3所示，本发明实施例2提供的一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括衬底0、埋氧层1、第一导电类型轻掺杂硅2、第二导电类型扩散阱区3、第二导电类型重掺杂区5、第一重掺杂区6、第二重掺杂区7、氧化介质层8、金属阳极9和金属阴极10，所述第一重掺杂区6和所述第二重掺杂区7均为第一导电类型；
所述埋氧层1位于衬底0上，所述第一导电类型轻掺杂硅2位于埋氧层1上；
所述第一重掺杂区6位于所述第一导电类型轻掺杂硅2中，所述第二重掺杂区7位于所述第一重掺杂区6的两侧，且位于所述第一导电类型轻掺杂硅2中，所述第二导电类型扩散阱区3位于第一重掺杂区6和第二重掺杂硅7之间；所述第二导电类型重掺杂区5位于第二导电类型扩散阱区3中，且与金属阴极10欧姆接触，所述第二重掺杂区7与金属阳极9欧姆接触。
可选地，所述横向恒流二极管所采用的半导体材料为硅或碳化硅。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
如图5(a)-5(g)所示，本发明实施例3提供的一种SOI横向恒流二极管的制造方法，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅2；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅2中形成第二导电类型扩散阱区3；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区3的上层的一侧形成第一导电类型沟道注入区4；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区3的一侧形成第二重掺杂区7，在第一导电类型沟道注入区4的一侧的第二导电类型扩散阱区3中形成第一重掺杂区6，所述第一重掺杂区6和所述第二重掺杂区7均为第一导电类型；
采用光刻工艺和离子注入工艺，在第一重掺杂区6的一侧的第二导电类型扩散阱区3中，形成第二导电类型重掺杂区5；
淀积氧化介质层8；
欧姆孔刻蚀，淀积金属；
刻蚀金属，形成金属阳极9和金属阴极10；
淀积钝化层，刻蚀形成PAD孔。
上述实施例中，在SOI硅片的顶层硅中注入第一导电类型杂质，然后进行推结处理，用于减小第二导电类型扩散阱区3之间的JFET电阻；
形成第二导电类型扩散阱区3的具体步骤为：在形成第二导电类型扩散阱区3之前对器件进行预氧处理，再采用光刻工艺，并通过离子注入和推结处理形成第二导电类型扩散阱区3，之后刻蚀去除多余的氧化层，多余的氧化层为经过预氧处理产生的氧化层；
形成第二导电类型重掺杂区5、所述第一重掺杂区6和所述第二重掺杂区7的具体步骤为：采用光刻工艺，并通过离子注入和退火处理形成第二导电类型重掺杂区5、第一重掺杂区6和第二重掺杂区7。
在形成第二导电类型扩散阱区3、第一重掺杂区6和第二重掺杂区7之前，对器件进行预氧处理，防止后续杂质注入带来的损伤。
本发明实施例4提供的一种SOI横向恒流二极管的制造方法，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅2；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅2中形成第二导电类型扩散阱区3；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区3的上层的一侧形成第一导电类型沟道注入区4；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区3的一侧形成第二重掺杂区7，在第一导电类型沟道注入区4的一侧的第二导电类型扩散阱区3中形成第一重掺杂区6，所述第一重掺杂区6和所述第二重掺杂区7均为第一导电类型；
采用光刻工艺形成第二导电类型重掺杂区5注入窗口；
淀积氧化介质层8；
欧姆孔刻蚀，通过第二导电类型重掺杂区5注入窗口，在第一重掺杂区6的一侧的第二导电类型扩散阱区3中，形成第二导电类型重掺杂区5；
淀积并刻蚀金属，形成金属阳极9和金属阴极10；
淀积钝化层，刻蚀形成PAD孔。
上述实施例中，在SOI硅片的顶层硅中注入第一导电类型杂质，然后进行推结处理，用于减小第二导电类型扩散阱区3之间的JFET电阻；
形成第二导电类型扩散阱区3的具体步骤为：在形成第二导电类型扩散阱区3之前对器件进行预氧处理，再采用光刻工艺，并通过离子注入和推结处理形成第二导电类型扩散阱区3，之后刻蚀去除多余的氧化层，多余的氧化层为经过预氧处理产生的氧化层；
形成第二导电类型重掺杂区5、所述第一重掺杂区6和所述第二重掺杂区7的具体步骤为：采用光刻工艺，并通过离子注入和退火处理形成第二导电类型重掺杂区5、第一重掺杂区6和第二重掺杂区7。
在形成第二导电类型扩散阱区3、第一重掺杂区6和第二重掺杂区7之前，对器件进行预氧处理，防止后续杂质注入带来的损伤。
本发明的器件采用SOI技术，可有效防止集成系统中衬底漏电流带来的不利影响。另外，本发明的恒流二极管在第一重掺杂区6和第一导电类型轻掺杂硅2之间的第二导电类型扩散阱区3的上层形成第一导电类型沟道注入区4，引入沟道与JFET夹断控制电流，使得恒流二极管具有动态阻抗高、恒流特性好的特点。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，其特征在于，所述元胞包括衬底（0）、埋氧层（1）、第一导电类型轻掺杂硅（2）、第二导电类型扩散阱区（3）、第一导电类型沟道注入区（4）、第二导电类型重掺杂区（5）、第一重掺杂区（6）、第二重掺杂区（7）、氧化介质层（8）、金属阳极（9）和金属阴极（10），所述第一重掺杂区（6）和所述第二重掺杂区（7）均为第一导电类型；
所述埋氧层（1）位于衬底（0）上，所述第一导电类型轻掺杂硅（2）位于埋氧层（1）上；
所述第二导电类型扩散阱区（3）和第二重掺杂区（7）间隔的位于第一导电类型轻掺杂硅（2）中，所述第二导电类型重掺杂区（5）和第一重掺杂区（6）侧面相互接触的位于第二导电类型扩散阱区（3）内；
所述第一导电类型沟道注入区（4）位于第一重掺杂区（6）和第一导电类型轻掺杂硅（2）之间的所述第二导电类型扩散阱区（3）的上层；
所述第二导电类型重掺杂区（5）和第一重掺杂区（6）与金属阴极（10）欧姆接触，所述第二重掺杂区（7）与金属阳极（9）欧姆接触。
2.根据权利要求1所述的一种SOI横向恒流二极管，其特征在于，所述金属阳极（9）和所述金属阴极（10）沿氧化介质层（8）上表面延伸形成场板。
3.根据权利要求1所述的一种SOI横向恒流二极管，其特征在于，所述第二导电类型重掺杂区（5）的掺杂浓度小于第一重掺杂区（6）的掺杂浓度。
4.一种SOI横向恒流二极管，由多个结构相同的元胞叉指连接形成，其特征在于，所述元胞包括衬底（0）、埋氧层（1）、第一导电类型轻掺杂硅（2）、第二导电类型扩散阱区（3）、第二导电类型重掺杂区（5）、第一重掺杂区（6）、第二重掺杂区（7）、氧化介质层（8）、金属阳极（9）和金属阴极（10），所述第一重掺杂区（6）和所述第二重掺杂区（7）均为第一导电类型；
所述埋氧层（1）位于衬底（0）上，所述第一导电类型轻掺杂硅（2）位于埋氧层（1）上；
所述第一重掺杂区（6）位于所述第一导电类型轻掺杂硅（2）中，所述第二重掺杂区（7）位于所述第一重掺杂区（6）的两侧，且位于所述第一导电类型轻掺杂硅（2）中，所述第二导电类型扩散阱区（3）位于第一重掺杂区（6）和第二重掺杂区（7）之间；所述第二导电类型重掺杂区（5）位于第二导电类型扩散阱区（3）中，且与金属阴极（10）欧姆接触，所述第二重掺杂区（7）与金属阳极（9）欧姆接触。
5.根据权利要求1或权利要求4所述的SOI横向恒流二极管，其特征在于：所述横向恒流二极管所采用的半导体材料为硅或碳化硅。
6.根据权利要求1或权利要求4所述的SOI横向恒流二极管，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
7.一种SOI横向恒流二极管的制造方法，其特征在于，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅（2）；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅（2）中形成第二导电类型扩散阱区（3）；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区（3）的上层的一侧形成第一导电类型沟道注入区（4）；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区（3）的一侧形成第二重掺杂区（7），在第一导电类型沟道注入区（4）的一侧的第二导电类型扩散阱区（3）中形成第一重掺杂区（6），所述第一重掺杂区（6）和所述第二重掺杂区（7）均为第一导电类型；
采用光刻工艺和离子注入工艺，在第一重掺杂区（6）的一侧的第二导电类型扩散阱区（3）中，形成第二导电类型重掺杂区（5）；
淀积氧化介质层（8）；
欧姆孔刻蚀，淀积金属；
刻蚀金属，形成金属阳极（9）和金属阴极（10）；
淀积钝化层，刻蚀形成PAD孔。
8.一种SOI横向恒流二极管的制造方法，其特征在于，包括以下步骤：
采用离子注入工艺，在SOI硅片的顶层硅中注入第一导电类型杂质，形成第一导电类型轻掺杂硅（2）；
采用光刻工艺和离子注入工艺，在第一导电类型轻掺杂硅（2）中形成第二导电类型扩散阱区（3）；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区（3）的上层的一侧形成第一导电类型沟道注入区（4）；
采用光刻工艺和离子注入工艺，在第二导电类型扩散阱区（3）的一侧形成第二重掺杂区（7），在第一导电类型沟道注入区（4）的一侧的第二导电类型扩散阱区（3）中形成第一重掺杂区（6），所述第一重掺杂区（6）和所述第二重掺杂区（7）均为第一导电类型；
采用光刻工艺形成第二导电类型重掺杂区（5）注入窗口；
淀积氧化介质层（8）；
欧姆孔刻蚀，通过第二导电类型重掺杂区（5）注入窗口，在第一重掺杂区（6）的一侧的第二导电类型扩散阱区（3）中，形成第二导电类型重掺杂区（5）；
淀积并刻蚀金属，形成金属阳极（9）和金属阴极（10）；
淀积钝化层，刻蚀形成PAD孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910873979.6A CN110491889B (zh) | 2019-09-17 | 2019-09-17 | 一种soi横向恒流二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910873979.6A CN110491889B (zh) | 2019-09-17 | 2019-09-17 | 一种soi横向恒流二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491889A CN110491889A (zh) | 2019-11-22 |
| CN110491889B true CN110491889B (zh) | 2024-03-29 |
Family
ID=68558312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910873979.6A Active CN110491889B (zh) | 2019-09-17 | 2019-09-17 | 一种soi横向恒流二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491889B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638024A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种基于soi的横向恒流二极管及其制造方法 |
| CN104638021A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种横向恒流二极管及其制造方法 |
| US9054129B1 (en) * | 2014-03-26 | 2015-06-09 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN106784017A (zh) * | 2016-12-29 | 2017-05-31 | 肖小梅 | 一种耐高击穿电压的垂直型恒流二极管器件 |
| CN108155225A (zh) * | 2017-12-27 | 2018-06-12 | 电子科技大学 | 恒流器件及其制造方法 |
| CN210224032U (zh) * | 2019-09-17 | 2020-03-31 | 成都矽能科技有限公司 | 一种soi横向恒流二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3237555B2 (ja) * | 1997-01-09 | 2001-12-10 | 富士電機株式会社 | 半導体装置 |
| JP2015115390A (ja) * | 2013-12-10 | 2015-06-22 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体集積回路装置 |
-
2019
- 2019-09-17 CN CN201910873979.6A patent/CN110491889B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9054129B1 (en) * | 2014-03-26 | 2015-06-09 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN104638024A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种基于soi的横向恒流二极管及其制造方法 |
| CN104638021A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种横向恒流二极管及其制造方法 |
| CN106784017A (zh) * | 2016-12-29 | 2017-05-31 | 肖小梅 | 一种耐高击穿电压的垂直型恒流二极管器件 |
| CN108155225A (zh) * | 2017-12-27 | 2018-06-12 | 电子科技大学 | 恒流器件及其制造方法 |
| CN210224032U (zh) * | 2019-09-17 | 2020-03-31 | 成都矽能科技有限公司 | 一种soi横向恒流二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491889A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| US9496335B2 (en) | Super junction semiconductor device and method for manufacturing the same | |
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| US8350289B2 (en) | Semiconductor device | |
| CN104638023A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN111725070A (zh) | 半导体器件的制作方法及半导体器件 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| US4419681A (en) | Zener diode | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN110534581B (zh) | 一种半导体器件及其制造方法 | |
| CN113659009B (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| EP1191583A2 (en) | Low voltage transistor | |
| KR100292718B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH09199713A (ja) | 半導体装置 | |
| CN210224032U (zh) | 一种soi横向恒流二极管 | |
| CN210092081U (zh) | 一种恒流器件 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN110491889B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| KR20190070431A (ko) | Pldmos 트랜지스터 및 이의 제조 방법 | |
| CN110518064B (zh) | 一种半导体器件及其制造方法 | |
| CN110534513B (zh) | 一种高低压集成器件及其制造方法 | |
| CN110473871B (zh) | 一种恒流器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |