CN104638021A - 一种横向恒流二极管及其制造方法 - Google Patents
一种横向恒流二极管及其制造方法 Download PDFInfo
- Publication number
- CN104638021A CN104638021A CN201510080605.0A CN201510080605A CN104638021A CN 104638021 A CN104638021 A CN 104638021A CN 201510080605 A CN201510080605 A CN 201510080605A CN 104638021 A CN104638021 A CN 104638021A
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- doped region
- type heavily
- type
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000001413 cellular effect Effects 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 4
- 239000007924 injection Substances 0.000 claims 4
- 238000002513 implantation Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 adopt N-well process Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明提出了一种横向恒流二极管及其制造方法，属于半导体功率器件技术领域。所述横向恒流二极管由多个结构相同的元胞叉指连接形成，所述元胞包括P型轻掺杂衬底、扩散N型阱区、P型重掺杂区、第一N型重掺杂区、氧化介质层、金属阴极、金属阳极、第二N型重掺杂区；P型重掺杂区位于第一N型重掺杂区和第二N型重掺杂区之间，第一N型重掺杂区部分包含于P型重掺杂区之中，第一N型重掺杂区与P型重掺杂区短接并与金属阴极形成欧姆接触，第二N型重掺杂区与金属阳极形成欧姆接触。本发明恒流二极管采用PN结短接结构，可减小芯片面积，降低成本；同时在P型衬底上采用N阱工艺，衬底可辅助耗尽沟道，加快导电沟道的耗尽，实现较低的夹断电压。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种横向恒流二极管及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，即用二极管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，目前恒流二极管的输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流二极管的外围电路非常简单，使用方便，已广泛应用于自动控制、仪表仪器、保护电路等领域。但是，目前恒流二极管的击穿电压高位普遍为30～100V，因此存在击穿电压较低的问题，同时能提供的恒定电流也较低。
发明内容
本发明针对恒流二极管夹断电压高、击穿电压低、恒流能力差等问题，提出了一种横向恒流二极管及其制造方法。本发明提供的横向恒流二极管采用PN结短接的结构，可减小芯片面积，降低成本；同时在P型衬底上采用N阱工艺，衬底可辅助耗尽沟道，从而加快导电沟道的耗尽，实现较低的夹断电压。
本发明的技术方案如下：
一种横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括P型轻掺杂衬底2、扩散N型阱区3、P型重掺杂区4、第一N型重掺杂区5、氧化介质层6、金属阴极7、金属阳极8、第二N型重掺杂区9；所述扩散N型阱区3形成于P型轻掺杂衬底2之中，所述P型重掺杂区4、第一N型重掺杂区5和第二N型重掺杂区9形成于扩散N型阱区3之中，P型重掺杂区4位于第一N型重掺杂区5和第二N型重掺杂区9之间，其特征在于，所述第一N型重掺杂区5部分包含于P型重掺杂区4之中，所述第一N型重掺杂区5与P型重掺杂区4短接并与金属阴极7形成欧姆接触，所述第二N型重掺杂区9与金属阳极8形成欧姆接触。
进一步地，元胞中所述第一N型重掺杂区5还可以全部包含于P型重掺杂区4之中。
进一步地，所述元胞中的金属阴极7和金属阳极8可沿氧化介质层6上表面延伸形成场板，场板的长度可调节，以使器件达到更好的恒流能力和更高的耐压值。
进一步地，所述第一N型重掺杂区5和第二N型重掺杂区9的结深相同。
进一步地，所述第一N型重掺杂区5、第二N型重掺杂区9和P型重掺杂区4的结深均相同。
进一步地，所述横向恒流二极管是由相同的元胞叉指连接形成，其中，相邻的第二N型重掺杂区9和金属阳极8共用，相邻的第一N型重掺杂区5和金属阴极7可以共用或者不共用。
进一步地，所述横向恒流二极管所用半导体材料为硅或碳化硅等。
进一步地，所述横向恒流二极管中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
进一步地，所述横向恒流二极管P型重掺杂区4的长度可以调节，以使器件的恒流能力和夹断电压得到优化；所述P型重掺杂区4与第二N型重掺杂区9之间的距离可以调节，以使器件得到不同的耐压值。
对于深结P型重掺杂区4，上述横向恒流二极管的制造方法，包括以下步骤：
步骤1：采用P型硅片作为衬底，进行扩散N型阱区3注入前预氧，进行窗口刻蚀；
步骤2：进行扩散N型阱区3注入，然后进行扩散N型阱区3推结，刻蚀多余的氧化层；
步骤3：进行P型重掺杂区4注入前预氧，进行窗口刻蚀；
步骤4：进行P型重掺杂区4注入，然后进行P型重掺杂区4推结，刻蚀多余的氧化层；
步骤5：进行第一N型重掺杂区5和第二N型重掺杂区9注入前预氧，进行窗口刻蚀；
步骤6：进行第一N型重掺杂区5和第二N型重掺杂区9注入，刻蚀多余的氧化层，所述P型重掺杂区4位于第一N型重掺杂区5和第二N型重掺杂区9之间，且所述第一N型重掺杂区5部分包含于P型重掺杂区4之中；
步骤7：淀积前预氧，淀积氧化物，致密；
步骤8：光刻欧姆孔；
步骤9：淀积金属层，刻蚀，形成金属阴极7和金属阳极8。
对于浅结P型重掺杂区4，上述横向恒流二极管的制造方法，包括以下步骤：
步骤1：采用P型硅片作为衬底，进行扩散N型阱区3注入前预氧，进行窗口刻蚀；
步骤2：进行扩散N型阱区3注入，然后进行扩散N型阱区3推结，刻蚀多余的氧化层；
步骤3：进行P型重掺杂区4注入前预氧，进行窗口刻蚀；
步骤4：进行P型重掺杂区4注入，刻蚀多余的氧化层；
步骤5：进行第一N型重掺杂区5和第二N型重掺杂区9注入前预氧，窗口刻蚀；
步骤6：进行第一N型重掺杂区5和第二N型重掺杂区9注入，刻蚀多余的氧化层，所述P型重掺杂区4位于第一N型重掺杂区5和第二N型重掺杂区9之间，且所述第一N型重掺杂区5部分包含于P型重掺杂区4之中；
步骤7：淀积前预氧，淀积氧化物，致密，同时激活P型杂质原子；
步骤8：光刻欧姆孔；
步骤9：淀积金属层，刻蚀，形成金属阴极7和金属阳极8。
对于浅结的P型重掺杂区4，可以省略P型重掺杂区4的推结过程，但是采取较大的注入能量，即便对于同样的注入能量，注入硼的结深也要比注入磷的结深要深，P型杂质原子的激活可以在步骤7致密的过程中和第一、第二N型重掺杂区N型杂质原子一起进行激活，从而减少工序，节省芯片制造时间。
本发明的有益效果为：
1、本发明横向恒流二极管中P型重掺杂区4与第一N型重掺杂区5短接形成了PN结短路结构，大大减小了同等恒流大小下器件的面积，提高了器件的电流密度，提升了器件的恒流能力。
2、本发明横向恒流二极管中的夹断沟道包含P型重掺杂区4水平方向和相邻P型重掺杂区4的垂直方向，沟道长度增加，具有较好的恒流能力和较低的夹断电压。
3、本发明所述横向恒流二极管中的P型重掺杂区4可以不推结，简化了芯片制造的工艺；采用的工艺与BCD工艺相一致，有利于器件的集成，可用于大规模集成电路中。
附图说明
图1为本发明提供的横向恒流二极管的结构示意图；
图2为本发明提供的横向恒流二极管的元胞的结构示意图；(a)为没有金属场板的结构；(b)为有金属场板的结构。
图3为本发明实施例的元胞的工艺仿真示意图；
图4为本发明实施例提供的横向恒流二极管的电流电压特性曲线图；
图5为本发明实施例提供的横向恒流二极管的制造方法的工艺流程示意图；
图6为本发明实施例提供的横向恒流二极管制造过程中对应的工艺仿真图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
一种横向恒流二极管，由多个结构相同的元胞1(1)、1(2)、1(3)…1(i)叉指连接形成，所述元胞包括P型轻掺杂衬底2、扩散N型阱区3、P型重掺杂区4、第一N型重掺杂区5、氧化介质层6、金属阴极7、金属阳极8、第二N型重掺杂区9；所述扩散N型阱区3形成于P型轻掺杂衬底2之中，所述P型重掺杂区4、第一N型重掺杂区5和第二N型重掺杂区9形成于扩散N型阱区3之中，P型重掺杂区4位于第一N型重掺杂区5和第二N型重掺杂区9之间，所述氧化介质层6、金属阴极7和金属阳极8完全覆盖整个元胞表面，其特征在于，所述第一N型重掺杂区5部分包含于P型重掺杂区4之中，所述第一N型重掺杂区5与P型重掺杂区4短接，所述第一N型重掺杂区5、P型重掺杂区4和金属阴极7形成欧姆接触，所述第二N型重掺杂区9与金属阳极8形成欧姆接触，所述第二N型重掺杂区9与P型重掺杂区4之间有间距。
进一步地，元胞的个数i可根据具体的电流能力要求进行调节，P型重掺杂区4与第二N型重掺杂区9之间的距离可调节，以得到不同的耐压值；P型重掺杂区4的长度可以调节，以使器件的恒流能力和夹断电压得到优化；P型重掺杂区4的结深以及扩散N型阱区3的结深可以调节，以调节沟道的宽度，使器件得到不同大小的恒流值和不同的饱和压降。
进一步地，元胞中所述第一N型重掺杂区5还可以全部包含于P型重掺杂区4之中。
进一步地，所述第一N型重掺杂区5和第二N型重掺杂区9的结深相同，第一N型重掺杂区5和第二N型重掺杂区9的结深与P型重掺杂区4的结深可相同或不同。
进一步地，所述叉指连接的元胞间相邻的第二N型重掺杂区9和金属阳极8可共用，相邻的第一N型重掺杂区5和金属阴极7可共用或不共用。如图1(a)所示，所述第一N型重掺杂区5部分包含于P型重掺杂区4中，所述叉指连接的元胞间相邻的第二N型重掺杂区9和金属阳极8共用，相邻的第一N型重掺杂区5和金属阴极7不共用。
进一步地，所述元胞中的金属阴极7和金属阳极8可沿氧化介质层6上表面延伸形成场板，场板的长度可调节，以使器件达到更好的恒流能力和更高的耐压值。
进一步地，元胞中所述P型重掺杂区4与P型轻掺杂衬底2之间形成导电沟道，沟道的宽度可通过调节P型重掺杂区4的结深以及扩散N型阱区3的结深调节，以使器件得到不同大小的恒流值和不同饱和压降。
进一步地，所述横向恒流二极管采用P型重掺杂区4和第一N型重掺杂区5短接的结构大大减小了同等恒流大小下器件的面积，提高了器件的电流密度。
进一步地，所述横向恒流二极管的P型重掺杂区4采用硼离子注入，然后进行热扩散推结，可通过调节硼注入剂量、能量及推结时间控制所形成P型重掺杂区4的结深和浓度。最后淀积形成氧化介质层6及金属电极7，8。
本发明所述横向恒流二极管的工作原理为：
所述横向恒流二极管是由1(1)、1(2)、1(3)……1(i)相同的元胞叉指连接得到的，元胞个数i可以根据具体电流能力要求进行调整设计。图2所示的元胞包括P型轻掺杂衬底2、扩散N型阱区3、P型重掺杂区4、第一N型重掺杂区5、氧化介质层6、金属阴极7、金属阳极8和第二N型重掺杂区9。其中第一N型重掺杂区5与P型重掺杂区4短接并与金属阴极7形成欧姆接触，P型重掺杂区4位于第一N型重掺杂区5和第二N型重掺杂区9之间，第一N型重掺杂区5部分包含于P型重掺杂区4中，第二N型重掺杂区9与金属阳极8形成欧姆接触。
所述横向恒流二极管金属阳极8连接高电位，金属阴极7连接低电位，则扩散N型阱区3靠近第二N型重掺杂区9一侧的电势较高，P型重掺杂区4与扩散N型阱区3以及P型衬底与扩散N型阱区3之间形成耗尽区，在P型重掺杂区4和P型轻掺杂衬底2之间形成电流沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层扩展使导电沟道变窄。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时二极管工作在线性区。当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压。沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，所以器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。沟道的宽度可以通过调节P型重掺杂区4的结深以及扩散N型阱区的结深进行调节，以便得到不同大小恒流值的器件。
实施例
本实施例以耐压为180V，电流约为8E-6A/μm的横向恒流二极管为例，详述本发明的技术方案。
借助TSUPREM4及MEDICI仿真软件对所提供的如图2(b)所示的横向恒流二极管的元胞结构进行工艺仿真，仿真参数为：初始硅片厚度约为250μm，P型轻掺杂衬底浓度为8E14cm-3；扩散N型阱区注入剂量为1E12cm-2，注入能量为120keV，推结时间为800分钟；P型重掺杂区注入剂量为4E15cm-2，注入能量为60keV；第一N型重掺杂区与第二N型重掺杂区的注入剂量为4E15cm-2，注入能量为60keV；沟道长度约为6μm；P型重掺杂区距离第二N型重掺杂区的距离约为16μm；氧化层厚度约为0.4μm；金属淀积厚度约为2μm。
图4是本发明实施例提供的横向恒流二极管通过仿真所得i-v特性曲线图。从图4可以看出器件的夹断电压在5V以下，夹断电压可通过调节P型重掺杂区4的结深以及扩散N型阱区3的结深进行调节；当达到饱和区后电流基本保持恒定，恒流特性好。
图5是本发明实施例提供的横向恒流二极管的制造方法的工艺流程示意图，图6是本发明实施例提供的横向恒流二极管制造过程中对应的工艺仿真图。其中，(1)为初始硅片；(2)为扩散N型阱区；(3)为P型重掺杂区的形成；(4)为第一、二N型重掺杂区的形成；(5)为得到的器件。
Claims (10)
1.一种横向恒流二极管，由多个结构相同的元胞叉指连接形成，所述元胞包括P型轻掺杂衬底(2)、扩散N型阱区(3)、P型重掺杂区(4)、第一N型重掺杂区(5)、氧化介质层(6)、金属阴极(7)、金属阳极(8)、第二N型重掺杂区(9)；所述扩散N型阱区(3)形成于P型轻掺杂衬底(2)之中，所述P型重掺杂区(4)、第一N型重掺杂区(5)和第二N型重掺杂区(9)形成于扩散N型阱区(3)之中，P型重掺杂区(4)位于第一N型重掺杂区(5)和第二N型重掺杂区(9)之间，其特征在于，所述第一N型重掺杂区(5)部分包含于P型重掺杂区(4)之中，所述第一N型重掺杂区(5)与P型重掺杂区(4)短接并与金属阴极(7)形成欧姆接触，所述第二N型重掺杂区(9)与金属阳极(8)形成欧姆接触。
2.根据权利要求1所述的横向恒流二极管，其特征在于，元胞中所述第一N型重掺杂区(5)全部包含于P型重掺杂区(4)之中。
3.根据权利要求1所述的横向恒流二极管，其特征在于，所述金属阴极(7)和金属阳极(8)可沿氧化介质层(6)上表面延伸形成场板。
4.根据权利要求1所述的横向恒流二极管，其特征在于，所述第一N型重掺杂区(5)和第二N型重掺杂区(9)的结深相同。
5.根据权利要求1所述的横向恒流二极管，其特征在于，所述第一N型重掺杂区(5)、第二N型重掺杂区(9)和P型重掺杂区(4)的结深均相同。
6.根据权利要求1所述的横向恒流二极管，其特征在于，所述横向恒流二极管中相邻的第二N型重掺杂区(9)和金属阳极(8)共用。
7.根据权利要求1所述的横向恒流二极管，其特征在于，所述横向恒流二极管所用半导体材料为硅或碳化硅。
8.根据权利要求1所述的横向恒流二极管，其特征在于，所述横向恒流二极管中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
9.一种横向恒流二极管的制造方法，其特征在于，包括以下步骤：
步骤1：采用P型硅片作为衬底，进行扩散N型阱区(3)注入前预氧，进行窗口刻蚀；
步骤2：进行扩散N型阱区(3)注入，然后进行扩散N型阱区(3)推结，刻蚀多余的氧化层；
步骤3：进行P型重掺杂区(4)注入前预氧，进行窗口刻蚀；
步骤4：进行P型重掺杂区(4)注入，然后进行P型重掺杂区(4)推结，刻蚀多余的氧化层；
步骤5：进行第一N型重掺杂区(5)和第二N型重掺杂区(9)注入前预氧，进行窗口刻蚀；
步骤6：进行第一N型重掺杂区(5)和第二N型重掺杂区(9)注入，刻蚀多余的氧化层，所述P型重掺杂区(4)位于第一N型重掺杂区(5)和第二N型重掺杂区(9)之间，且所述第一N型重掺杂区(5)部分包含于P型重掺杂区(4)之中；
步骤7：淀积前预氧，淀积氧化物，致密；
步骤8：光刻欧姆孔；
步骤9：淀积金属层，刻蚀，形成金属阴极(7)和金属阳极(8)。
10.一种横向恒流二极管的制造方法，其特征在于，包括以下步骤：
步骤1：采用P型硅片作为衬底，进行扩散N型阱区(3)注入前预氧，进行窗口刻蚀；
步骤2：进行扩散N型阱区(3)注入，然后进行扩散N型阱区(3)推结，刻蚀多余的氧化层；
步骤3：进行P型重掺杂区(4)注入前预氧，进行窗口刻蚀；
步骤4：进行P型重掺杂区(4)注入，刻蚀多余的氧化层；
步骤5：进行第一N型重掺杂区(5)和第二N型重掺杂区(9)注入前预氧，窗口刻蚀；
步骤6：进行第一N型重掺杂区(5)和第二N型重掺杂区(9)注入，刻蚀多余的氧化层，所述P型重掺杂区(4)位于第一N型重掺杂区(5)和第二N型重掺杂区(9)之间，且所述第一N型重掺杂区(5)部分包含于P型重掺杂区(4)之中；
步骤7：淀积前预氧，淀积氧化物，致密，同时激活P型杂质原子；
步骤8：光刻欧姆孔；
步骤9：淀积金属层，刻蚀，形成金属阴极(7)和金属阳极(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080605.0A CN104638021B (zh) | 2015-02-15 | 2015-02-15 | 一种横向恒流二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080605.0A CN104638021B (zh) | 2015-02-15 | 2015-02-15 | 一种横向恒流二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104638021A true CN104638021A (zh) | 2015-05-20 |
| CN104638021B CN104638021B (zh) | 2017-11-17 |
Family
ID=53216536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510080605.0A Active CN104638021B (zh) | 2015-02-15 | 2015-02-15 | 一种横向恒流二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104638021B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491889A (zh) * | 2019-09-17 | 2019-11-22 | 成都矽能科技有限公司 | 一种soi横向恒流二极管及其制造方法 |
| CN110534581A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110556387A (zh) * | 2019-09-07 | 2019-12-10 | 电子科技大学 | 基于soi的双向恒流器件 |
| CN112701158A (zh) * | 2019-10-22 | 2021-04-23 | 珠海格力电器股份有限公司 | 一种功率器件及电子设备 |
| CN118099161A (zh) * | 2024-04-23 | 2024-05-28 | 江苏吉莱微电子股份有限公司 | 一种维持电压可调的多端口esd保护器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371385A (en) * | 1990-11-29 | 1994-12-06 | Agency Of Industrial Science & Technology | Surge protection device |
| CN103400863A (zh) * | 2013-07-03 | 2013-11-20 | 电子科技大学 | 一种横向恒流二极管 |
| KR20140070232A (ko) * | 2012-11-30 | 2014-06-10 | (주)페가테크 | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 |
| US8816355B2 (en) * | 2010-04-08 | 2014-08-26 | Hitachi, Ltd. | Semiconductor device |
-
2015
- 2015-02-15 CN CN201510080605.0A patent/CN104638021B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371385A (en) * | 1990-11-29 | 1994-12-06 | Agency Of Industrial Science & Technology | Surge protection device |
| US8816355B2 (en) * | 2010-04-08 | 2014-08-26 | Hitachi, Ltd. | Semiconductor device |
| KR20140070232A (ko) * | 2012-11-30 | 2014-06-10 | (주)페가테크 | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 |
| CN103400863A (zh) * | 2013-07-03 | 2013-11-20 | 电子科技大学 | 一种横向恒流二极管 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534581A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110556387A (zh) * | 2019-09-07 | 2019-12-10 | 电子科技大学 | 基于soi的双向恒流器件 |
| CN110556387B (zh) * | 2019-09-07 | 2022-02-08 | 电子科技大学 | 基于soi的双向恒流器件 |
| CN110491889A (zh) * | 2019-09-17 | 2019-11-22 | 成都矽能科技有限公司 | 一种soi横向恒流二极管及其制造方法 |
| CN110491889B (zh) * | 2019-09-17 | 2024-03-29 | 成都矽能科技有限公司 | 一种soi横向恒流二极管及其制造方法 |
| CN112701158A (zh) * | 2019-10-22 | 2021-04-23 | 珠海格力电器股份有限公司 | 一种功率器件及电子设备 |
| CN118099161A (zh) * | 2024-04-23 | 2024-05-28 | 江苏吉莱微电子股份有限公司 | 一种维持电压可调的多端口esd保护器件及其制作方法 |
| CN118099161B (zh) * | 2024-04-23 | 2024-06-28 | 江苏吉莱微电子股份有限公司 | 一种维持电压可调的多端口esd保护器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104638021B (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN103632974B (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN106783984B (zh) | 一种双面终端结构、逆导型半导体器件及其制备方法 | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN210092081U (zh) | 一种恒流器件 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN105702674B (zh) | 一种静电放电防护装置 | |
| CN111697080A (zh) | 半导体元胞单元、制造方法和半导体器件 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 | |
| CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN103426760B (zh) | P型ldmos表面沟道器件的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230310 Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd. Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China |
|
| TR01 | Transfer of patent right |