CN105405873A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN105405873A CN105405873A CN201510995670.6A CN201510995670A CN105405873A CN 105405873 A CN105405873 A CN 105405873A CN 201510995670 A CN201510995670 A CN 201510995670A CN 105405873 A CN105405873 A CN 105405873A
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- heavily doped
- semiconductor device
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 39
- 230000001413 cellular effect Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- -1 phosphonium ion Chemical class 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000006263 metalation reaction Methods 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种半导体器件及其制造方法，属于半导体技术领域。包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底，位于N型掺杂衬底之上的N型轻掺杂外延层，位于N型轻掺杂外延层之中的扩散P型阱区，位于扩散P型阱区之中的第一P型重掺杂区和N型重掺杂区，位于N型轻掺杂外延层和扩散P型阱区上表面的氧化层，覆盖整个元胞的金属阴极，位于N型掺杂衬底下表面的第二P型重掺杂区和金属阳极。本发明半导体器件在衬底背面注入与衬底掺杂类型相反的半导体材料，一方面，P型重掺杂背面注入会向N型衬底与N型轻掺杂外延层注入空穴，使得半导体器件为空穴电流和电子电流两种载流子电流，增大器件的电流密度，另一方面可提高器件的反向耐压。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，CurrentRegulativeDiode)是一种半导体恒流器件，其用两端结型场效应管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，可以在一定的工作范围内保持一个恒定的电流值，其正向工作时为恒流输出，输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流器件的外围电路非常简单，使用方便，经济可靠，已广泛应用于自动控制、仪表仪器、保护电路等领域。但是，目前的恒流器件在施加反向电压时仍然导通，且恒流区范围普遍较窄，同时能提供的恒定电流也较低。
发明内容
本发明针对恒流器件反向导通的问题，提出了一种半导体器件及其制造方法。本发明半导体器件采用与外延层掺杂浓度不同、掺杂类型相同的半导体材料作为衬底，并在衬底的背面注入与衬底掺杂类型相反的半导体材料形成掺杂区，可实现正向大电流、反向高耐压；且本发明半导体器件具有较低的夹断电压、较高的击穿电压和较好的恒流能力。
本发明的技术方案如下：
一种半导体器件，包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底2，位于N型掺杂衬底2之上的N型轻掺杂外延层3，位于N型轻掺杂外延层3之中的扩散P型阱区4，所述扩散P型阱区4为两个并分别位于元胞的两端，位于扩散P型阱区4之中的第一P型重掺杂区5和N型重掺杂区7，位于N型轻掺杂外延层3和扩散P型阱区4上表面的氧化层10，覆盖整个元胞表面的金属阴极9，位于N型掺杂衬底2下表面的第二P型重掺杂区1，位于第二P型重掺杂区1下表面的金属阳极8，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述第二P型重掺杂区1和金属阳极8形成欧姆接触。
进一步地，所述半导体器件还包括位于N型重掺杂区7和N型轻掺杂外延层3之间且嵌入扩散P型阱区4上表面的N型耗尽型沟道区6，所述氧化层10位于N型轻掺杂外延层3和N型耗尽型沟道区6上表面。
进一步地，所述半导体器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
进一步地，所述半导体器件所用半导体材料为硅或者碳化硅等。
进一步地，所述元胞中扩散P型阱区4之间的距离、N型掺杂衬底2的厚度、N型轻掺杂外延层3的厚度可根据具体耐压及夹断电压的要求进行调节；所述元胞的个数可根据恒定电流值的要求进行调节，大大增加了器件设计的灵活性。
上述半导体器件的制造方法，包括以下步骤：
步骤1：采用N型硅片作为衬底，在其表面进行轻掺杂N型外延，形成N型轻掺杂外延层3；
步骤2：进行扩散P型阱区4注入前预氧；
步骤3：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤4：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤5：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层10；
步骤6：欧姆孔刻蚀，淀积铝金属；
步骤7：刻蚀金属，形成金属阴极9；
步骤8：淀积钝化层，刻阴极PAD孔；
步骤9：将硅片减薄，在N型掺杂衬底2下表面注入第二P型重掺杂区1；
步骤10：第二P型重掺杂区1下表面形成金属阳极8；
步骤11：淀积钝化层，刻阳极PAD孔。
进一步地，所述半导体器件制造方法中第一P型重掺杂区5与N型重掺杂区7的注入顺序可互换。
进一步地，所述半导体器件制造方法中金属阳极8与金属阴极9可同时形成。
进一步地，所述硅片减薄的厚度可根据具体耐压调节。
本发明的有益效果为：
1、本发明半导体器件在衬底背面注入与衬底掺杂类型相反的半导体材料形成第二P型重掺区1，第二P型重掺杂区1与金属阳极8形成欧姆接触，并向N型掺杂衬底2、N型轻掺杂外延层3注入空穴，使得半导体器件为空穴电流和电子电流两种载流子电流，增大了器件的电流密度。
2、本发明半导体器件在外延层中注入推结形成扩散阱区，在两个扩散阱区之间形成导电沟道，夹断电压控制在4V以下；且衬底背面的重掺杂区采用与衬底类型相反的掺杂，可以有效提高器件的反向耐压。
3、本发明半导体器件为双极型器件，相比单极型器件，本发明半导体器件有更大的电流密度，可节省芯片面积；且采用双沟道设计，使器件有较强的恒流能力，且电流值更加稳定。
4、本发明中元胞的个数、元胞中扩散阱区4之间的距离、衬底厚度、外延厚度均可根据具体耐压、恒定电流和夹断电压的要求进行调节，大大增加了器件设计的灵活性。
5、本发明中N型衬底上外延N型轻掺杂外延层，可更好的调节器件具体耐压、恒定电流和夹断电压，大大增加了器件设计的灵活性。
附图说明
图1为本发明提供的一种半导体器件的结构示意图；
图2为本发明提供的一种半导体器件结构中的元胞的结构示意图；
图3为本发明实施例的元胞的工艺仿真示意图；
图4为本发明实施例提供的半导体器件的正向电流电压特性曲线图；
图5为本发明实施例提供的半导体器件的反向特性曲线图；
图6为本发明实施例提供的半导体器件元胞的制造方法的工艺流程示意图；
图7为图6元胞制造过程中对应的工艺仿真图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
如图1所示，为本发明提供的一种实施方式的半导体器件的结构示意图，所述半导体器件包括e个结构相同并依次连接的元胞1(1)、1(2)…1(e)，所述元胞包括第二P型重掺杂区1、N型掺杂衬底2、N型轻掺杂外延层3、扩散P型阱区4、第一P型重掺杂区5、耗尽型沟道区6、N型重掺杂区7、金属阳极8、金属阴极9和氧化层10；所述N型轻掺杂外延层3位于N型掺杂衬底2之上，所述扩散P型阱区4位于N型轻掺杂外延层3之中，所述扩散P型阱区4为两个并分别位于元胞的两端，所述第一P型重掺杂区5和N型重掺杂区7位于扩散P型阱区4之中，所述耗尽型沟道区6位于N型重掺杂区7和N型轻掺杂外延层3之间且嵌入扩散P型阱区4上表面，所述耗尽型沟道区6、N型重掺杂区7和第一P型重掺杂区5并排位于扩散P型阱区4之中，所述N型重掺杂区7位于耗尽型沟道区6和第一P型重掺杂区5之间，所述氧化层10位于N型轻掺杂外延层3、耗尽型沟道区6和部分N型重掺杂区7的上表面，所述第二P型重掺杂区1位于N型衬底2下表面，所述金属阴极9位于氧化层10、第一P型重掺杂区5和N型重掺杂区7上表面，覆盖整个元胞表面，所述金属阳极8位于第二P型重掺杂区1的下表面，所述第二P型重掺杂区1位于N型衬底2与金属阳极8之间，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述第二P型重掺杂区1与金属阳极8形成欧姆接触；所述元胞个数e可根据具体电流能力要求进行调整；所述衬底厚度、外延厚度可根据具体电流能力、耐压能力要求进行调整。
进一步地，所述元胞中扩散P型阱区4之间的距离、外延层厚度、衬底厚度以及元胞的个数可根据具体耐压及夹断电压的要求进行调节，大大增加了器件设计的灵活性。
进一步地，所述元胞通过在扩散P型阱区4表面注入磷离子与P型阱区补偿形成薄层沟道，即为耗尽型沟道区6，本发明半导体器件即通过耗尽型沟道区6导电，器件的电流能力可通过控制耗尽型沟道区6注入的剂量和能量进行调节；所述耗尽型沟道区6是在热扩散形成P阱后，通过磷离子浅层注入得到的。
进一步地，所述半导体器件元胞中的扩散P型阱区4采用硼离子注入，然后进行热扩散推结得到，可通过调节硼注入剂量、能量及推结时间控制所形成扩散P型阱区的宽度、P阱间间距及耗尽型沟道区6的长度。
进一步地，所述元胞中的第二P型重掺杂区1采用背面注入工艺，采用硼离子注入，可通过调节注入剂量和能量控制P型重掺杂区深度。
本发明的工作原理为：
本发明半导体器件的元胞1(1)、1(2)…1(e)如图2所示，包括背面注入的第二P型重掺杂区1、N型掺杂衬底2、N型轻掺杂外延层3、扩散P型阱区4、用作欧姆接触的第一P型重掺杂区5、耗尽型沟道区6、N型重掺杂区7、金属阳极8、金属阴极9及氧化层10；元胞的个数e及扩散P型阱区4之间的间距、元胞外延层厚度、元胞衬底厚度均可根据恒流电流和夹断电压要求灵活调节。
本发明所述半导体器件在扩散P型阱区4表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区6，再通过注入形成第一P型重掺杂区5、N型重掺杂区7，再通过背面注入形成第二P型重掺杂区1。通过调节调沟注入磷离子的剂量及扩散P型阱区4之间的距离可使沟道区实现较小的夹断电压；耗尽型沟道6夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入N型重掺杂区7，电流不随电压增大而增大，可实现较好的恒流能力；电流大小可通过调整调沟注入的磷离子剂量和耗尽型沟道长度进行调节，器件的耐压可通过改变N型衬底2、N型轻掺杂外延层3的浓度和厚度进行调节。
本发明所述半导体器件的金属阳极8连接高电位，金属阴极9连接低电位，扩散P型阱区4和N型轻掺杂外延层3形成耗尽层，元胞两端的耗尽区之间形成垂直沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层的扩展导致导电沟道变窄。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时器件工作在线性区；当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。由于耗尽型沟道区6的存在，在耗尽型沟道区6两端形成电压降可以加快耗尽区的耗尽速度，在垂直沟道夹断后，电流不随电压增大而增大，从而实现恒流能力；电流大小可通过调整调沟注入的磷离子剂量、沟道长度以及JFET区浓度和间距进行调节，器件耐压可通过调整外延以及衬底的浓度和厚度进行调节。
实施例：
本实施例以正向耐压约250V，电流约为2E-5A/μm，反向耐压约450V的半导体器件为例，详述本发明的技术方案。
借助TSUPREM4及MEDICI仿真软件对如图2所示的半导体器件的元胞进行工艺仿真，仿真参数为：初始硅片厚度约为250μm，N型掺杂衬底2电阻率为10～20Ω·cm，N型轻掺杂外延层3厚度为22μm；对称的两个扩散P型阱区4的深度约为4～6μm，宽度约为10～12μm，两个扩散P型阱区4注入硼，之间的距离约为8μm；调沟注入磷离子可调；用作欧姆接触的第一P型重掺杂区5注入硼；N型重掺杂区7注入磷；背面注入第二P型重掺杂区1注入硼离子；金属阴极9的厚度可变；金属阳极8的厚度可变；耗尽型沟道区6的长度约为6～7μm；氧化层10的厚度约为0.8μm。
图4为本发明实施例提供的半导体器件通过仿真得到的i-v特性曲线图。从图4中可看出器件的夹断电压在4V以下，夹断电压可通过调节扩散P型阱区4的注入剂量、N型衬底浓度以及调沟剂量进行控制。本发明器件为双极型器件，电流密度较单极型器件大，到达饱和区之后，载流子漂移速度达到饱和速度，电流大小基本不随电压增大而改变，从图中也可看出到达饱和区后电流基本恒定，恒流特性较好。图5为本发明实施例提供的半导体器件通过仿真得到的反向i-v特性曲线图。从图5可以看出，本发明实施例半导体器件的反向击穿电压在450V以上，反向击穿电压可以通过调节衬底2的浓度和厚度控制。
图6为本发明实施例提供的半导体器件的元胞的制造方法工艺流程示意图；图7为图6元胞制造过程中对应的工艺仿真图。其中，(1)为初始硅片；(2)为硅片正面外延；(3)为P型掺杂注入推结形成对称的扩散P型阱区4；(4)为调沟注入及N型重掺杂注入、P型重掺杂注入；(5)为正面淀积氧化层、金属层及钝化；(6)为硅片背面P型重掺杂注入、淀积金属层及钝化。初始硅片以其中一面为正面外延后，进行预氧及P型重掺杂注入，注入剂量根据不同电流能力调节，而后进行推结形成扩散P型阱区；然后，预氧后进行调沟注入，形成表面耗尽沟道，再进行N型重掺杂注入、P型重掺杂注入，刻蚀多余的氧化层；然后正面淀积氧化层、金属层及钝化；再进行背面减薄、P型重掺杂背面注入；最后背面淀积金属层及钝化。
Claims (9)
1.一种半导体器件，包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底(2)，位于N型掺杂衬底(2)之上的N型轻掺杂外延层(3)，位于N型轻掺杂外延层(3)之中的扩散P型阱区(4)，所述扩散P型阱区(4)为两个并分别位于元胞的两端，位于扩散P型阱区(4)之中的第一P型重掺杂区(5)和N型重掺杂区(7)，位于N型轻掺杂外延层(3)和扩散P型阱区(4)上表面的氧化层(10)，覆盖整个元胞表面的金属阴极(9)，位于N型掺杂衬底(2)下表面的第二P型重掺杂区(1)，位于第二P型重掺杂区(1)下表面的金属阳极(8)，所述第一P型重掺杂区(5)、N型重掺杂区(7)和金属阴极(9)形成欧姆接触，所述第二P型重掺杂区(1)和金属阳极(8)形成欧姆接触。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于N型重掺杂区(7)和N型轻掺杂外延层(3)之间且嵌入扩散P型阱区(4)上表面的N型耗尽型沟道区(6)，所述氧化层(10)位于N型轻掺杂外延层(3)和N型耗尽型沟道区(6)上表面。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
4.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件所用半导体材料为硅或碳化硅。
5.根据权利要求1或2所述的半导体器件，其特征在于，所述元胞中扩散P型阱区(4)之间的距离、N型掺杂衬底(2)的厚度、N型轻掺杂外延层(3)的厚度可根据具体耐压及夹断电压的要求调节；所述元胞的个数可根据恒定电流值的要求调节。
6.一种半导体器件的制造方法，包括以下步骤：
步骤1：采用N型硅片作为衬底，在其表面进行轻掺杂N型外延，形成N型轻掺杂外延层(3)；
步骤2：进行扩散P型阱区(4)注入前预氧；
步骤3：光刻扩散P型阱区窗口，进行扩散P型阱区(4)注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区(4)推结，刻蚀多余的氧化层；
步骤4：进行第一P型重掺杂区(5)、N型重掺杂区(7)注入前预氧，光刻N+窗口，进行N型重掺杂区(7)注入，光刻P+窗口，进行第一P型重掺杂区(5)注入，刻蚀多余的氧化层；
步骤5：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层(10)；
步骤6：欧姆孔刻蚀，淀积铝金属；
步骤7：刻蚀金属，形成金属阴极(9)；
步骤8：淀积钝化层，刻阴极PAD孔；
步骤9：将硅片减薄，在N型掺杂衬底(2)下表面注入第二P型重掺杂区(1)；
步骤10：第二P型重掺杂区(1)下表面形成金属阳极(8)；
步骤11：淀积钝化层，刻阳极PAD孔。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述半导体器件制造方法中第一P型重掺杂区(5)与N型重掺杂区(7)的注入顺序可互换。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述半导体器件制造方法中金属阳极(8)与金属阴极(9)同时形成。
9.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述硅片减薄的厚度可根据具体耐压调节。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510995670.6A CN105405873A (zh) | 2015-12-25 | 2015-12-25 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510995670.6A CN105405873A (zh) | 2015-12-25 | 2015-12-25 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105405873A true CN105405873A (zh) | 2016-03-16 |
Family
ID=55471256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510995670.6A Pending CN105405873A (zh) | 2015-12-25 | 2015-12-25 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405873A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206750A (zh) * | 2016-07-27 | 2016-12-07 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN106252420A (zh) * | 2016-07-27 | 2016-12-21 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN108074966A (zh) * | 2017-12-27 | 2018-05-25 | 电子科技大学 | 恒流器件及其制造方法 |
| CN110518064A (zh) * | 2019-09-06 | 2019-11-29 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110534581A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282878A (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| CN103779274A (zh) * | 2012-10-24 | 2014-05-07 | 贵州煜立电子科技有限公司 | 一种恒电流二极管单元及其制作方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
-
2015
- 2015-12-25 CN CN201510995670.6A patent/CN105405873A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282878A (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| CN103779274A (zh) * | 2012-10-24 | 2014-05-07 | 贵州煜立电子科技有限公司 | 一种恒电流二极管单元及其制作方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206750A (zh) * | 2016-07-27 | 2016-12-07 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN106252420A (zh) * | 2016-07-27 | 2016-12-21 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN108074966A (zh) * | 2017-12-27 | 2018-05-25 | 电子科技大学 | 恒流器件及其制造方法 |
| CN110518064A (zh) * | 2019-09-06 | 2019-11-29 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110534581A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110518064B (zh) * | 2019-09-06 | 2023-04-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN110534581B (zh) * | 2019-09-06 | 2023-07-28 | 电子科技大学 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| US11984497B2 (en) | Integration of a Schottky diode with a MOSFET | |
| CN103400863B (zh) | 一种横向恒流二极管 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| US6674152B2 (en) | Bipolar diode | |
| US7626232B2 (en) | Voltage-controlled semiconductor device | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN105609548A (zh) | 一种半导体器件及其制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN108735808A (zh) | 半导体开关元件及其制造方法 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN112993007A (zh) | 超结结构及超结器件 | |
| US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
| CN105206682A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN110504324B (zh) | 一种高压瞬态电压抑制二极管 | |
| CN110473912A (zh) | 垂直型恒流二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160316 |
|
| RJ01 | Rejection of invention patent application after publication |