CN108074966A - 恒流器件及其制造方法 - Google Patents
恒流器件及其制造方法 Download PDFInfo
- Publication number
- CN108074966A CN108074966A CN201711443499.3A CN201711443499A CN108074966A CN 108074966 A CN108074966 A CN 108074966A CN 201711443499 A CN201711443499 A CN 201711443499A CN 108074966 A CN108074966 A CN 108074966A
- Authority
- CN
- China
- Prior art keywords
- type
- doping
- constant current
- heavily doped
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000001413 cellular effect Effects 0.000 claims abstract description 44
- 238000002347 injection Methods 0.000 claims abstract description 40
- 239000007924 injection Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 238000000407 epitaxy Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 14
- 238000011049 filling Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- -1 phosphonium ion Chemical class 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种恒流器件及其制备方法，包括多个结构相同并依次连接的元胞，每个元胞包括P型掺杂衬底、N型外延层、扩散P型阱区，还包括N型掺杂外延层中的介质深槽、P型掺杂区、N型耗尽型沟道区，介质深槽以及位于介质深槽底部的P型掺杂区使得器件的侧壁实现隔离；本发明恒流器件将器件元胞区与边缘缺陷通过引入槽终端的方式相隔离，从而避免了衬底PN结边缘缺陷所导致的反向不耐压问题；通过槽内垂直注入形成PN结的方式实现槽终端与PN结终端结合，在外延厚度较厚的情况下实现终端隔离；在衬底有源区中注入N型掺杂再外延，并在N型掺杂外延层内推阱形成扩散P型阱区，两个扩散阱区之间形成导电沟道，制造工艺简单，成本低。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种恒流器件及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，其用两端结型场效应管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，可以在一定的工作范围内保持一个恒定的电流值，其正向工作时为恒流输出，输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流器件的外围电路非常简单，使用方便，经济可靠，已广泛应用于自动控制、仪表仪器、保护电路等领域。
目前的恒流器件由于没有将有源区和边缘隔离，在施加反向电压时器件仍然导通，其特性类似于一个电阻，而无法实现反向阻断。这是因为器件的边缘由于切割的机械作用而产生了缺陷，而边缘的缺陷相当于一条低阻通路，对器件施加反向电压时边缘会产生极大的漏电。此外，目前的恒流器件开启电压范围普遍较大，同时所能提供的恒定电流也较低。
公开号为CN105405873A的中国发明公开了一种纵向恒流器件及其制造方法，其器件结构如图1所示，包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底，位于N型掺杂衬底之上的N型轻掺杂外延层，位于N型轻掺杂外延层之中的扩散P型阱区，所述扩散P型阱区为两个并分别位于元胞的两端，位于扩散P型阱区之中的第一P型重掺杂区和N型重掺杂区，位于N型轻掺杂外延层和扩散P型阱区上表面的氧化层，覆盖整个元胞表面的金属阴极，位于N型掺杂衬底下表面的第二P型重掺杂区，位于第二P型重掺杂区下表面的金属阳极，所述第一P型重掺杂区、N型重掺杂区和金属阴极形成欧姆接触，所述第二P型重掺杂区和金属阳极形成欧姆接触。
为了实现正向恒流，该发明所述半导体恒流器件在传统IGBT结构基础上进行改良，在扩散P型阱区表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区，再通过注入形成第一P型重掺杂区、N型重掺杂区，再通过背面注入形成第二P型重掺杂区。通过调节调沟注入磷离子的剂量及扩散P型阱区之间的距离可使沟道区实现较小的夹断电压；耗尽型沟道夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入N型重掺杂区，电流不随电压增大而增大，可实现较好的恒流能力。该发明所述半导体器件实测所得正向IV特性如图2所示，夹断电压约为8V，此后器件的输出电流保持恒定。对该发明所述结构器件实际测试得到的反向BV特性如图3所示，反向电流随反向电压的增大而增大，即反向BV特性类似于一个电阻。这是因为在施加反向电压时，由于器件边缘存在缺陷，使得反向漏电流异常大，且随反向电压的增大而增大。即该发明所述器件结构并不能实现反向阻断功能。
发明内容
本发明针对现有恒流器件反向导通的问题，提出了一种恒流器件及其制造方法。本发明恒流器件采用P型重掺杂半导体材料作为衬底，并在衬底上进行N外延，可实现正向大的电流注入效率以及高的反向耐压。
为实现上述发明目的，本发明技术方案如下：
一种恒流器件，包括多个结构相同并依次连接的元胞，每个元胞包括P型重掺杂衬底2、N型掺杂外延层3、位于N型掺杂外延层3之中的扩散P型阱区4，所述扩散P型阱区4为两个并分别位于每个元胞的两端，位于扩散P型阱区4内部的第一P型重掺杂区5和N型重掺杂区7，第一P型重掺杂区5位于N型重掺杂区7的两侧，N型掺杂外延层3和扩散P型阱区4上表面设有氧化层10，元胞还包括覆盖整个元胞上表面的金属阴极9、位于P型重掺杂衬底2下表面的金属阳极8，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述P型重掺杂衬底2和金属阳极8形成欧姆接触；还包括N型掺杂外延层3中的介质深槽12、位于介质深槽12底部的P型掺杂区14、位于N型重掺杂区7和N型掺杂外延层3之间且嵌入扩散P型阱区4上表面的N型耗尽型沟道区6，所述氧化层10位于N型掺杂外延层3和N型耗尽型沟道区6上表面，所述位于N型掺杂外延层3中的介质深槽12以及位于介质深槽12底部的P型掺杂区14使得器件的侧壁实现隔离。防止侧壁由于缺陷引起的反向漏电。
作为优选方式，所述恒流器件还包括位于元胞区内部边缘的P型掺杂ring区41，整个器件最外围的扩散P型阱区4和P型掺杂ring区41连成一体。
作为优选方式，介质深槽12内部设有用于填充槽内氧化层间隙的介质13。
进一步地，所述恒流器件中用于填充槽内氧化层间隙的，除了多晶硅，还可以是其他填充物质，如硅、二氧化硅等，甚至可以不对槽内氧化层间隙进行填充，即填充物为空气。
作为优选方式，所述恒流器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
作为优选方式，所述恒流器件所用半导体材料为硅或碳化硅。
进一步地，所述恒流器件中的P型掺杂ring区41，可以根据器件耐压的不同做1个甚至多个。
进一步地，所述恒流器件中槽底部未必要在P型重掺杂衬底2内，只需满足推结后槽底部PN结与P型重掺杂衬底2相连接即可。
进一步地，所述恒流器件中若槽宽较小，可以直接通过生长热氧实现槽内的密闭填充。
进一步地，所述元胞中扩散P型阱区4之间的距离、N型掺杂外延层3的厚度可根据具体耐压及夹断电压的要求进行调节；所述元胞的个数可根据具体恒定电流值的要求进行调节，大大增加了器件设计的灵活性。
本发明还提供一种上述恒流器件的制造方法，包括以下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底2实施N型掺杂外延生长；
步骤3：对具有N型外延层的P型衬底硅片进行扩散P型阱区4注入前预氧；
步骤4：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节；步骤5：淀积深槽刻蚀掩膜氮化硅，并光刻介质深槽12区窗口，进行深槽刻蚀；
步骤6：槽内注入P型杂质形成P型掺杂区14；
步骤7：场氧生长，同时实现介质深槽12的填充以及扩散P型阱区4的推结；
步骤8：进行表面N型耗尽型沟道区6注入前预氧；
步骤9：进行表面N型耗尽型沟道区6注入，注入剂量根据不同电流能力调节；
步骤10：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤11：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层10；
步骤12：欧姆孔刻蚀，淀积铝金属；
步骤13：刻蚀金属，形成金属阴极9；
步骤14：淀积钝化层，刻阴极PAD孔；
步骤15：P型重掺杂衬底2下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
作为优选方式，在步骤2和步骤1之间进行P型杂质注入，所形成P型掺杂上区域与P型掺杂下区域相连。
作为优选方式，在步骤7之后步骤8之前进行多晶硅的回填以及刻蚀，确保深槽内的完全填充。
当恒流器件还包括位于元胞区内部边缘的P型掺杂ring区41时，所述的恒流器件的制造方法，包括如下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底2上进行N型掺杂外延；
步骤3：光刻出P型掺杂ring区41窗口，进行P型掺杂注入；
步骤4：在外延片终端区刻蚀深槽；
步骤5：以垂直注入方式进行P型杂质注入；
步骤6：热生长形成硅片上表面的厚场氧层11，与此同时槽内侧壁也形成氧化层介质，P型掺杂ring区41也在该热过程中完成推结；
步骤7：向槽内空隙淀积多晶硅介质13；
步骤8：去除表面多晶；
步骤8：光刻有源区；
步骤9：进行扩散P型阱区4注入前预氧；
步骤10：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤11：进行表面N型耗尽型沟道区6注入前预氧；
步骤12：进行表面N型耗尽型沟道区6注入，注入剂量根据不同电流能力调节；
步骤13：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤14：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层10；
步骤15：欧姆孔刻蚀，淀积铝金属；
步骤16：刻蚀金属，形成金属阴极9；
步骤17：淀积钝化层，刻阴极PAD孔；
步骤18：P型重掺杂衬底2下表面形成金属阳极8；
步骤19：淀积钝化层，刻阳极PAD孔。
在步骤3中，如果对器件的正向耐压要求不高，则可以省略该步骤，即省略P型掺杂ring区41，如果对器件的正向耐压要求较高，增加P型掺杂ring区41窗口数目，器间距以及窗口大小根据耐压要求而定。
进一步地，在步骤6中P型掺杂ring区41的推结，可以与生长厚场氧的热过程同步进行，如果对P型掺杂ring区41的结深有较高精度要求，也可以为P型掺杂ring区41单独安排一步热过程；
进一步地，所述恒流器件制造方法中第一P型重掺杂区5与N型重掺杂区7注入顺序可互换。
进一步地，所述恒流器件制造方法中金属阳极8与金属阴极9可同时形成。
进一步地，所述硅片减薄的厚度可根据具体耐压调节。
本发明的有益效果为：
1、本发明恒流器件将器件元胞区与边缘缺陷通过引入槽终端的方式相隔离，从而避免了衬底PN结边缘缺陷所导致的反向不耐压问题。
2、本发明恒流器件通过槽内垂直注入形成PN结的方式实现槽终端与PN结终端结合，在外延厚度较厚的情况下实现终端隔离。
3、本发明恒流器件在衬底有源区中注入N型掺杂再外延，并在N型掺杂外延层3内推阱形成扩散P型阱区4，两个扩散阱区之间形成导电沟道，制造工艺简单，成本低。
4、本发明恒流器件为双极型器件，相比单极型器件，本发明恒流器件有更大的电流密度，可节省芯片面积；且采用双沟道设计，使器件有较强的恒流能力，且恒流时的电流值更加稳定。
5、本发明元胞的个数、元胞中扩散阱区之间的距离、衬底厚度均可根据具体耐压、恒定电流和夹断电压的要求进行调节，大大增加了器件设计的灵活性。
附图说明
图1为对比文件提供的一种恒流器件的结构示意图；
图2为对比文件提供的恒流器件实测正向IV特性曲线图；
图3为对比文件提供的恒流器件实测反向BV特性曲线图；
图4为本发明实施例3的一种恒流器件的结构示意图；
图5为本发明实施例3提供的恒流器件仿真正向IV特性曲线图；
图6为本发明实施例3提供的恒流器件仿真反向BV特性曲线图；
图7(1)-(9)为本发明实施例2提供的恒流器件制造方法的工艺流程示意图；
图8为本发明实施例2提供的恒流器件制造方法的结构示意图；
图9(1)-(10)为本发明实施例4提供的恒流器件制造方法的工艺流程示意图；
其中，1(1)、1(2)…1(e)为元胞，2为P型重掺杂衬底，3为N型掺杂外延层，4为扩散P型阱区，5为第一P型重掺杂区，6为N型耗尽型沟道区，7为N型重掺杂区，8为金属阳极，9为金属阴极，10为氧化层，11为厚场氧层，12为介质深槽，13为介质，14为P型掺杂区，21为P型掺杂区，41为P型掺杂ring区，14(1)为P型掺杂上区域，14(2)为P型掺杂下区域。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种恒流器件，包括多个结构相同并依次连接的元胞，每个元胞包括P型重掺杂衬底2、N型掺杂外延层3、位于N型掺杂外延层3之中的扩散P型阱区4，所述扩散P型阱区4为两个并分别位于每个元胞的两端，位于扩散P型阱区4内部的第一P型重掺杂区5和N型重掺杂区7，第一P型重掺杂区5位于N型重掺杂区7的两侧，N型掺杂外延层3和扩散P型阱区4上表面设有氧化层10，元胞还包括覆盖整个元胞上表面的金属阴极9、位于P型重掺杂衬底2下表面的金属阳极8，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述P型重掺杂衬底2和金属阳极8形成欧姆接触；还包括N型掺杂外延层3中的介质深槽12、位于介质深槽12底部的P型掺杂区14、位于N型重掺杂区7和N型掺杂外延层3之间且嵌入扩散P型阱区4上表面的N型耗尽型沟道区6，所述氧化层10位于N型掺杂外延层3和N型耗尽型沟道区6上表面，所述位于N型掺杂外延层3中的介质深槽12以及位于介质深槽12底部的P型掺杂区14使得器件的侧壁实现隔离。防止侧壁由于缺陷引起的反向漏电。
上述恒流器件的制造方法，包括以下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底2实施N型掺杂外延生长；
步骤3：对具有N型外延层的P型衬底硅片进行扩散P型阱区4注入前预氧；
步骤4：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节；
步骤5：淀积深槽刻蚀掩膜氮化硅，并光刻介质深槽12区窗口，进行深槽刻蚀；
步骤6：槽内注入P型杂质形成P型掺杂区14；
步骤7：场氧生长，同时实现介质深槽12的填充以及扩散P型阱区4的推结；
步骤8：进行表面N型耗尽型沟道区6注入前预氧；
步骤9：进行表面N型耗尽型沟道区6注入，注入剂量根据不同电流能力调节；
步骤10：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤11：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层10；
步骤12：欧姆孔刻蚀，淀积铝金属；
步骤13：刻蚀金属，形成金属阴极9；
步骤14：淀积钝化层，刻阴极PAD孔；
步骤15：P型重掺杂衬底2下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
实施例2
如图8所示，本实施例和实施例1的区别在于：所述恒流器件还包括位于元胞区内部边缘的P型掺杂ring区41，整个器件最外围的扩散P型阱区4和P型掺杂ring区41连成一体。
本实施例中，介质深槽12内部没有用于填充槽内氧化层间隙的介质13。
如图7(1)-(9)所示，图7为本实施例提供的恒流器件的制造方法工艺流程示意图。其中，(1)为初始硅片；(2)为正面N型掺杂外延后的硅片；(3)为在外延片终端区刻蚀深槽；(4)为对槽侧壁进行P型杂质注入；(5)为生长终端区厚场氧、槽内侧壁，同时推阱形成P型掺杂ring区；(6)为P型掺杂注入推结形成对称的扩散P型阱区4；(7)为调沟注入及N型重掺杂注入、P型重掺杂注入；(8)为正面淀积氧化层、金属层及钝化；(9)为硅片背面P型重掺杂注入、淀积金属层及钝化。初始硅片以其中一面为正面进行外延，而后进行终端区处理，包括刻蚀深槽、槽侧壁注入、生长槽内及终端区上表面厚场氧等；然后，推结形成扩散P型阱区；预氧后进行调沟注入，形成表面耗尽沟道，再进行N型重掺杂注入、P型重掺杂注入，刻蚀多余的氧化层；然后正面淀积氧化层、金属层及钝化；再进行P型重掺杂背面注入；最后背面淀积金属层及钝化。
实施例3
如图4所示，本实施例和实施例3的区别在于：介质深槽12内部设有用于填充槽内氧化层间隙的介质13。
进一步地，所述恒流器件中用于填充槽内氧化层间隙的，除了多晶硅，还可以是其他填充物质，如硅、二氧化硅等，甚至可以不对槽内氧化层间隙进行填充，即填充物为空气。
作为优选方式，所述恒流器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
作为优选方式，所述恒流器件所用半导体材料为硅或碳化硅。
进一步地，所述恒流器件中的P型掺杂ring区41，可以根据器件耐压的不同做1个甚至多个。
进一步地，所述恒流器件中槽底部未必要在P型重掺杂衬底2内，只需满足推结后槽底部PN结与P型重掺杂衬底2相连接即可。
进一步地，所述恒流器件中若槽宽较小，可以直接通过生长热氧实现槽内的密闭填充。
进一步地，所述元胞中扩散P型阱区4之间的距离、N型掺杂外延层3的厚度可根据具体耐压及夹断电压的要求进行调节；所述元胞的个数可根据具体恒定电流值的要求进行调节，大大增加了器件设计的灵活性。
所述的恒流器件的制造方法，包括如下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底2上进行N型掺杂外延；
步骤3：光刻出P型掺杂ring区41窗口，进行P型掺杂注入；
步骤4：在外延片终端区刻蚀深槽；
步骤5：以垂直注入方式进行P型杂质注入；
步骤6：热生长形成硅片上表面的厚场氧层11，与此同时槽内侧壁也形成氧化层介质，P型掺杂ring区41也在该热过程中完成推结；
步骤7：向槽内空隙淀积多晶硅介质13；
步骤8：去除表面多晶；
步骤8：光刻有源区；
步骤9：进行扩散P型阱区4注入前预氧；
步骤10：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤11：进行表面N型耗尽型沟道区6注入前预氧；
步骤12：进行表面N型耗尽型沟道区6注入，注入剂量根据不同电流能力调节；
步骤13：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤14：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层10；
步骤15：欧姆孔刻蚀，淀积铝金属；
步骤16：刻蚀金属，形成金属阴极9；
步骤17：淀积钝化层，刻阴极PAD孔；
步骤18：P型重掺杂衬底2下表面形成金属阳极8；
步骤19：淀积钝化层，刻阳极PAD孔。
在步骤3中，如果对器件的正向耐压要求不高，则可以省略该步骤，即省略P型掺杂ring区41，如果对器件的正向耐压要求较高，增加P型掺杂ring区41窗口数目，器间距以及窗口大小根据耐压要求而定。
作为优选方式，在步骤7之后步骤8之前进行多晶硅的回填以及刻蚀，确保深槽内的完全填充。
进一步地，在步骤6中P型掺杂ring区41的推结，可以与生长厚场氧的热过程同步进行，如果对P型掺杂ring区41的结深有较高精度要求，也可以为P型掺杂ring区41单独安排一步热过程；
进一步地，所述恒流器件制造方法中第一P型重掺杂区5与N型重掺杂区7注入顺序可互换。
进一步地，所述恒流器件制造方法中金属阳极8与金属阴极9可同时形成。
进一步地，所述硅片减薄的厚度可根据具体耐压调节。
本发明的工作原理为：
本发明恒流器件的元胞1(1)、1(2)…1(e)包括背面注入的第二P型重掺杂区51、N型外延层3、扩散P型阱区4、用作欧姆接触的第一P型重掺杂区5、耗尽型沟道区6、N型重掺杂区7、金属阳极8、金属阴极9及氧化层10；元胞的个数e及扩散P型阱区4之间的间距、元胞衬底厚度均可根据恒流电流和夹断电压要求灵活调节。
本发明所述恒流器件在扩散P型阱区4表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区6，再通过注入形成第一P型重掺杂区5、N型重掺杂区7。通过调节调沟注入磷离子的剂量及扩散P型阱区4之间的距离可使沟道区实现较小的夹断电压；耗尽型沟道6夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入N型重掺杂区7，电流不随电压增大而增大，可实现较好的恒流能力；电流大小可通过调整调沟注入的磷离子剂量和耗尽型沟道长度进行调节，器件的耐压可通过改变N型外延层3的浓度和厚度进行调节。
本发明所述恒流器件的金属阳极8连接高电位，金属阴极9连接低电位，扩散P型阱区4和N型外延层3形成耗尽层，元胞两端的耗尽区之间形成垂直沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层的扩展导致导电沟道变窄。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时器件工作在线性区；当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。由于耗尽型沟道区6的存在，在耗尽型沟道区6两端形成电压降可以加快耗尽区的耗尽速度，在垂直沟道夹断后，电流不随电压增大而增大，从而实现恒流能力；电流大小可通过调整调沟注入的磷离子剂量、沟道长度以及JFET区浓度和间距进行调节，器件耐压可通过调整衬底的浓度和厚度进行调节。
本实施例以正向耐压150V，反向耐压380V，电流约为2E-5A/μm的恒流器件为例，详述本发明的技术方案。
借助TSUPREM4及MEDICI仿真软件对如图4所示的恒流器件的终端区进行工艺仿真，仿真参数为：初始硅片厚度约为100μm，N型外延层3掺杂浓度在1015量级；对称的两个扩散P型阱区4的深度约为2～3μm，宽度约为8～10μm，两个扩散P型阱区4注入硼，之间的距离为4μm；调沟注入磷离子；用作欧姆接触的第一P型重掺杂区5注入硼；N型重掺杂区7注入磷；背面第二P型重掺杂区51注入硼离子；金属阴极9的厚度可变；金属阳极8的厚度可变；耗尽型沟道区6的长度约为3～4μm；氧化层10的厚度约为0.8μm。
图5为本实施例提供的恒流器件通过仿真得到的i-v特性曲线图。从图5中可看出器件的夹断电压在6V以下，夹断电压可通过调节扩散P型阱区4的注入剂量、N型衬底浓度、JFET注入剂量以及调沟剂量进行控制。本发明器件为双极型器件，电流密度较单极型器件大，到达饱和区之后，载流子漂移速度达到饱和速度，电流大小基本不随电压增大而改变，从图中也可看出到达饱和区后电流基本恒定，恒流特性较好。图6为本实施例提供的恒流器件通过仿真得到的反向i-v特性曲线图。从图6可以看出，本发明实施例恒流器件的反向击穿电压在380V以上，反向击穿电压可以通过调节衬底2的浓度和厚度进行控制。
实施例4
如图9(1)-(10)所示，本实施例提供一种恒流器件制造方法，本实施例的制造方法和实施例1的区别在于：在步骤2和步骤1之间进行P型杂质注入，所形成P型掺杂上区域14(1)与P型掺杂下区域14(2)相连。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种恒流器件，包括多个结构相同并依次连接的元胞，每个元胞包括P型重掺杂衬底(2)、N型掺杂外延层(3)、位于N型掺杂外延层(3)之中的扩散P型阱区(4)，所述扩散P型阱区(4)为两个并分别位于每个元胞的两端，位于扩散P型阱区(4)内部的第一P型重掺杂区(5)和N型重掺杂区(7)，第一P型重掺杂区(5)位于N型重掺杂区(7)的两侧，N型掺杂外延层(3)和扩散P型阱区(4)上表面设有氧化层(10)，元胞还包括覆盖整个元胞上表面的金属阴极(9)、位于P型重掺杂衬底(2)下表面的金属阳极(8)，所述第一P型重掺杂区(5)、N型重掺杂区(7)和金属阴极(9)形成欧姆接触，所述P型重掺杂衬底(2)和金属阳极(8)形成欧姆接触，其特征在于：还包括N型掺杂外延层(3)中的介质深槽(12)、位于介质深槽(12)底部的P型掺杂区(14)、位于N型重掺杂区(7)和N型掺杂外延层(3)之间且嵌入扩散P型阱区(4)上表面的N型耗尽型沟道区(6)，所述氧化层(10)位于N型掺杂外延层(3)和N型耗尽型沟道区(6)上表面，所述位于N型掺杂外延层(3)中的介质深槽(12)以及位于介质深槽(12)底部的P型掺杂区(14)使得器件的侧壁实现隔离。
2.根据权利要求1所述的恒流器件，其特征在于：还包括位于元胞区内部边缘的P型掺杂ring区(41)，整个器件最外围的扩散P型阱区(4)和P型掺杂ring区(41)连成一体。
3.根据权利要求1或2所述的恒流器件，其特征在于：介质深槽(12)内部设有用于填充槽内氧化层间隙的介质(13)。
4.根据权利要求3所述的恒流器件，其特征在于：所述介质(13)为多晶硅、或硅、或二氧化硅、或空气。
5.根据权利要求1所述的恒流器件，其特征在于：所述恒流器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
6.权利要求1所述的恒流器件，其特征在于：所述恒流器件所用半导体材料为硅或碳化硅。
7.权利要求1所述的恒流器件的制造方法，其特征在于包括以下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底(2)实施N型掺杂外延生长；
步骤3：对具有N型外延层的P型衬底硅片进行扩散P型阱区(4)注入前预氧；
步骤4：光刻扩散P型阱区窗口，进行扩散P型阱区(4)注入，注入剂量根据不同电流能力调节；
步骤5：淀积深槽刻蚀掩膜氮化硅，并光刻介质深槽(12)区窗口，进行深槽刻蚀；
步骤6：槽内注入P型杂质形成P型掺杂区(14)；
步骤7：场氧生长，同时实现介质深槽(12)的填充以及扩散P型阱区(4)的推结；
步骤8：进行表面N型耗尽型沟道区(6)注入前预氧；
步骤9：进行表面N型耗尽型沟道区(6)注入，注入剂量根据不同电流能力调节；
步骤10：进行第一P型重掺杂区(5)、N型重掺杂区(7)注入前预氧，光刻N+窗口，进行N型重掺杂区(7)注入，光刻P+窗口，进行第一P型重掺杂区(5)注入，刻蚀多余的氧化层；
步骤11：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层(10)；
步骤12：欧姆孔刻蚀，淀积铝金属；
步骤13：刻蚀金属，形成金属阴极(9)；
步骤14：淀积钝化层，刻阴极PAD孔；
步骤15：P型重掺杂衬底(2)下表面形成金属阳极(8)；
步骤16：淀积钝化层，刻阳极PAD孔。
8.根据权利要求7所述的恒流器件的制造方法，其特征在于：在步骤2和步骤1之间进行P型杂质注入，所形成P型掺杂上区域与P型掺杂下区域相连。
9.根据权利要求7所述的恒流器件的制造方法，其特征在于：在步骤7之后步骤8之前进行多晶硅的回填以及刻蚀，确保深槽内的完全填充。
10.根据权利要求2所述的恒流器件的制造方法，其特征在于包括如下步骤：
步骤1：采用P型重掺杂硅片作为衬底；
步骤2：在P型重掺杂衬底(2)上进行N型掺杂外延；
步骤3：光刻出P型掺杂ring区(41)窗口，进行P型掺杂注入；
步骤4：在外延片终端区刻蚀深槽；
步骤5：以垂直注入方式进行P型杂质注入；
步骤6：热生长形成硅片上表面的厚场氧层(11)，与此同时槽内侧壁也形成氧化层介质，P型掺杂ring区(41)也在该热过程中完成推结；
步骤7：向槽内空隙淀积多晶硅介质(13)；
步骤8：去除表面多晶；
步骤8：光刻有源区；
步骤9：进行扩散P型阱区(4)注入前预氧；
步骤10：光刻扩散P型阱区窗口，进行扩散P型阱区(4)注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区(4)推结，刻蚀多余的氧化层；
步骤11：进行表面N型耗尽型沟道区(6)注入前预氧；
步骤12：进行表面N型耗尽型沟道区(6)注入，注入剂量根据不同电流能力调节；
步骤13：进行第一P型重掺杂区(5)、N型重掺杂区(7)注入前预氧，光刻N+窗口，进行N型重掺杂区(7)注入，光刻P+窗口，进行第一P型重掺杂区(5)注入，刻蚀多余的氧化层；
步骤14：在元胞上表面淀积前预氧，淀积氧化层，光刻、刻蚀形成氧化层(10)；
步骤15：欧姆孔刻蚀，淀积铝金属；
步骤16：刻蚀金属，形成金属阴极(9)；
步骤17：淀积钝化层，刻阴极PAD孔；
步骤18：P型重掺杂衬底(2)下表面形成金属阳极(8)；
步骤19：淀积钝化层，刻阳极PAD孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711443499.3A CN108074966A (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711443499.3A CN108074966A (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108074966A true CN108074966A (zh) | 2018-05-25 |
Family
ID=62156009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711443499.3A Pending CN108074966A (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108074966A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931093A (zh) * | 2012-11-21 | 2013-02-13 | 杭州士兰集成电路有限公司 | N沟道耗尽型功率mosfet器件及制造方法 |
| US20140299916A1 (en) * | 2011-10-10 | 2014-10-09 | Centre National De La Recherche Scientifique (Cnrs | Monolithic cell for an integrated circuit and especially a monolithic switching cell |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN105405873A (zh) * | 2015-12-25 | 2016-03-16 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN106449759A (zh) * | 2016-11-11 | 2017-02-22 | 电子科技大学 | 隔离型ldmos结构及其制造方法 |
| US9590033B1 (en) * | 2015-11-20 | 2017-03-07 | Ixys Corporation | Trench separation diffusion for high voltage device |
-
2017
- 2017-12-27 CN CN201711443499.3A patent/CN108074966A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140299916A1 (en) * | 2011-10-10 | 2014-10-09 | Centre National De La Recherche Scientifique (Cnrs | Monolithic cell for an integrated circuit and especially a monolithic switching cell |
| CN102931093A (zh) * | 2012-11-21 | 2013-02-13 | 杭州士兰集成电路有限公司 | N沟道耗尽型功率mosfet器件及制造方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| US9590033B1 (en) * | 2015-11-20 | 2017-03-07 | Ixys Corporation | Trench separation diffusion for high voltage device |
| CN105405873A (zh) * | 2015-12-25 | 2016-03-16 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN106449759A (zh) * | 2016-11-11 | 2017-02-22 | 电子科技大学 | 隔离型ldmos结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| CN104425569B (zh) | 半导体器件、结型场效应晶体管和垂直场效应晶体管 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN106252414A (zh) | 具有场电极和改进的雪崩击穿行为的晶体管 | |
| CN105810755B (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| CN110518059A (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN106057879A (zh) | Igbt器件及其制造方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN105609548A (zh) | 一种半导体器件及其制造方法 | |
| CN105957865A (zh) | 一种集成沟槽肖特基的mosfet | |
| CN113658999A (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| CN105590844A (zh) | 超结结构深沟槽的制造方法 | |
| CN108231898A (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180525 |
|
| RJ01 | Rejection of invention patent application after publication |