CN110504324B - 一种高压瞬态电压抑制二极管 - Google Patents
一种高压瞬态电压抑制二极管 Download PDFInfo
- Publication number
- CN110504324B CN110504324B CN201910742008.8A CN201910742008A CN110504324B CN 110504324 B CN110504324 B CN 110504324B CN 201910742008 A CN201910742008 A CN 201910742008A CN 110504324 B CN110504324 B CN 110504324B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- type
- doped region
- metal cathode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 24
- 230000001629 suppression Effects 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种高压瞬态电压抑制二极管，属于半导体器件技术领域。包括第一导电类型掺杂区，位于第一导电类型掺杂区下方的第二导电类型掺杂区，位于第二导电类型掺杂区下方的第二导电类型轻掺杂外延层，位于第二导电类型轻掺杂外延层之中、远离第二导电类型掺杂区一侧的梳状结构的第一金属阴极，完全覆盖第一金属阴极表面的第一导电类型注入区，与第二导电类型轻掺杂外延层肖特基接触的第二金属阴极，位于第一导电类型掺杂区上方的金属阳极。本发明结构可有效提高二极管的击穿电流，改善器件的性能。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种瞬态电压抑制二极管。
背景技术
从雷电等自然现象到人工形成的各种电磁干扰，都会对电子电路系统造成严重危害。因此，瞬态电压抑制二极管(Transient Voltage Suppressors，简称TVS)作为保护器件被广泛应用。传统的TVS多用于静电放电的防护，其击穿电压较小。而高击穿电压TVS二极管在电源电路、LED照明电路等电路系统中有重要保护作用，目前对于高压TVS二极管的研究较少，如何提高高压TVS二极管的击穿电流密度以减少芯片面积的研究更是缺乏。
发明内容
本发明的目的在于，针对背景技术存在的缺陷，提出了一种高压瞬态电压抑制二极管，该结构可有效提高二极管的击穿电流密度，改善器件的性能。
为实现上述目的，本发明采用的技术方案如下：
一种高压瞬态电压抑制二极管，如图1所示，包括第一导电类型掺杂区1，位于第一导电类型掺杂区1下方的第二导电类型掺杂区2，位于第二导电类型掺杂区2远离第一导电类型掺杂区1一侧的第一导电类型注入区5，位于第二导电类型掺杂区2及第一导电类型注入区5下表面的第一金属阴极4，位于第一导电类型掺杂区1上方的金属阳极3。
一种高压瞬态电压抑制二极管，如图2所示，包括第一导电类型掺杂区1，位于第一导电类型掺杂区1下方的第二导电类型掺杂区2，位于第二导电类型掺杂区2下方、远离第一导电类型掺杂区1一侧的梳状的第一金属阴极4，完全覆盖第一金属阴极梳状结构表面的第一导电类型注入区5，位于第一导电类型掺杂区1上方的金属阳极3。
一种高压瞬态电压抑制二极管，如图3所示，包括第一导电类型掺杂区1，位于第一导电类型掺杂区1下方的第二导电类型掺杂区2，位于第二导电类型掺杂区2下方、远离第一导电类型掺杂区1一侧的梳状结构的第一金属阴极4，完全覆盖第一金属阴极表面的第一导电类型注入区5，与第二导电类型掺杂区2肖特基接触的第二金属阴极6，位于第一导电类型掺杂区1上方的金属阳极3。
一种高压瞬态电压抑制二极管，如图4所示，包括第一导电类型掺杂区1，位于第一导电类型掺杂区1下方的第二导电类型掺杂区2，位于第二导电类型掺杂区2下方的第二导电类型轻掺杂外延层7，位于第二导电类型轻掺杂外延层7下方、远离第二导电类型掺杂区2一侧的梳状结构的第一金属阴极4，完全覆盖第一金属阴极表面的第一导电类型注入区5，与第二导电类型轻掺杂外延层7肖特基接触的第二金属阴极6，位于第一导电类型掺杂区1上方的金属阳极3。
进一步地，所述高压瞬态电压抑制二极管中，当第一导电类型为P型时，第二导电类型为N型；当第一导电类型为N型时，第二导电类型为P型。
进一步地，所述第一导电类型掺杂区1的结面处采用缓变结。
与现有技术相比，本发明的有益效果为：
本发明提供的高压瞬态抑制二极管，可以实现特定高击穿电压的瞬态抑制二极管(如击穿电压约为120V的瞬态抑制二极管)，并且有效提高了击穿电流密度，达到提高浪涌吸收能力并且减小芯片面积的目的。
附图说明
图1为本发明提供的一种高压瞬态电压抑制二极管的结构示意图；
图2为本发明提供的一种实施方式的高压瞬态电压抑制二极管的结构示意图；
图3为本发明提供的一种实施方式的高压瞬态电压抑制二极管的结构示意图；
图4为本发明提供的一种实施方式的高压瞬态电压抑制二极管的结构示意图；
图5为实施例提供的二极管中，P型注入区的厚度示意图；
图6为不同结构的二极管的仿真结果对比曲线；其中曲线con-TVSD为传统的仅由P型掺杂区和N型掺杂区形成的二极管的击穿特性，曲线PG-TVSD、TG-TVSD、STG-TVSD分别为图1、图2、图3所示结构的二极管的击穿特性，曲线LSTG-TVSD为实施例提供的二极管的击穿特性。
其中，1为P型掺杂区，2为N型掺杂区，3为金属阳极，4为第一金属阴极，5为P型注入区，6为第二金属阴极，7为N型轻掺杂外延层；
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
如图1所示，为本发明提供的一种高压瞬态电压抑制二极管的结构示意图。所述瞬态电压抑制二极管包括P型掺杂区1与其下方的N型掺杂区2形成的PN结，其中P型掺杂区1采用缓变结，N型掺杂区2采用突变结；在N型掺杂区2远离P型掺杂区1一侧的形成P型注入区5；N型掺杂区2下方制作第一金属阴极4，P型掺杂区1上方制作金属阳极3。本发明在P型掺杂区1的结面处采用缓变结，可有效提高雪崩倍增因子和反向饱和电流密度，进而增大击穿电流，提高浪涌的吸收速率。本发明在N型掺杂区2下方增加P型注入区5，P型注入区5与N型轻掺杂外延层形成另一个PN结。当外加电压达到一定值使该PN结正向导通时，P型注入区5流出大量的空穴形成高密度空穴电流，有效提高了器件的击穿电流密度。
如图2所示，为本发明提供的一种实施方式的高压瞬态电压抑制二极管的结构示意图。所述瞬态电压抑制二极管包括P型掺杂区1与其下方的N型掺杂区2形成的PN结，其中P型掺杂区1采用缓变结，N型掺杂区2采用突变结；对N型掺杂区2进行刻蚀在其底部形成凹槽，沿着凹槽内壁及表面制作一层P型注入区5，在凹槽内部以及N型掺杂区2下表面填充金属作为第一金属阴极4，器件顶部制作金属阳极3。本发明在器件的底部形成凹槽，沿凹槽内壁及表面形成一层P型注入区5，凹槽内填充金属作为第一金属阴极4。这样器件底部PN结的结面积大大增加，尤其是槽的高深度给空穴提供了广阔的侧面注入的区域，有效地增强了空穴注入，进一步提高了器件整体击穿电流。
如图3所示，为本发明提供的一种实施方式的高压瞬态电压抑制二极管的结构示意图。所述瞬态电压抑制二极管包括P型掺杂区1与其下方的N型掺杂区2形成的PN结，其中P型掺杂区1采用缓变结，N型掺杂区2采用突变结；对N型掺杂区2进行刻蚀在其底部形成凹槽，沿着凹槽内壁及表面制作一层P型注入区5，在凹槽内部填充金属作为第一金属阴极4，器件底部与N型掺杂区2接触的部分制作第二金属阴极6，第二金属阴极6采用肖特基接触，器件顶部制作金属阳极3。本发明第二金属阴极6采用肖特基接触。首先，肖特基接触的较先导通给N型掺杂区2提供大量的载流子从而降低N型掺杂区2的导通电阻，使P型注入区5与N型掺杂区2构成的PN结在较小外加电压下就能导通，故相同外加电压下其导通电流较高。其次，肖特基二极管作为多子器件提供大量的电子电流，相当于为反向击穿电流增加了额外的一部分。
如图4所示，为本发明一种实施方式的高压瞬态电压抑制二极管的结构示意图，所述瞬态电压抑制二极管包括P型掺杂区1与其下方的N型掺杂区2形成的PN结，其中P型掺杂区1采用缓变结，N型掺杂区2采用突变结。N型掺杂区2下方外延一层N型轻掺杂外延层7，对N型轻掺杂外延层7进行刻蚀在其底部形成凹槽，沿着凹槽内壁及表面制作一层P型注入区5，在凹槽内部填充金属作为第一金属阴极4，器件底部与N型轻掺杂外延层接触的部分制作第二金属阴极6，第二金属阴极6采用肖特基接触，器件顶部制作金属阳极3。其衬底由两部分组成，其中靠近金属阴极的一端为N型轻掺杂外延层7。轻掺杂外延层减小了N区的电子浓度，减弱了P型注入区5流出的空穴在N区的复合，进而减小损耗，提高空穴注入效率。该高压瞬态抑制二极管，其制作方法具体为：
步骤1、在N型衬底上方通过扩散掺杂受主杂质形成P型掺杂区1，剩余的未掺杂受主杂质的衬底即为N型掺杂区2；
步骤2、在N型掺杂区2的下表面进行轻掺杂N型外延，形成N型轻掺杂外延层7；
步骤3、在N型轻掺杂外延层7的下方进行刻蚀，形成凹槽；
步骤4、在凹槽内壁及表面通过掺杂形成P型注入区5；
步骤5、通过气相沉积等方法在凹槽内填充金属，作为第一金属阴极4；
步骤6、选择合适的金属通过淀积等方法制作金属阳极3、第二金属阴极6，即可得到所述高压瞬态抑制二极管。
具体地，在N型硅基片上掺杂硼离子形成P型掺杂区1，与其余未掺杂区域N型掺杂区形成PN结。其中，P型掺杂区1和N型掺杂区2的掺杂浓度和面积可以根据结构需要和特定的击穿电压值进行调节，P型掺杂区1缓变结的参数也可以根据需要进行调节，大大增加了器件设计的灵活性。对N型轻掺杂外延层所占的面积比例以及掺杂浓度的调节，可以有效改变击穿电压、影响击穿电流的提高程度。
具体地，通过调节刻蚀各向异性及刻蚀时间可改变凹槽的深宽比，对于不同结构的器件设计不同数量的凹槽。
具体地，沿着凹槽内壁及表面通过掺杂硼制作一层P型注入区5，P型注入区5的厚度可根据不同结构的器件的要求进行调节。
具体地，选择Ni等功函数比Si大的金属制作金属阳极，第一金属阴极和第二金属阴极。
实施例
本实施例中，器件结构如图4所示，P型掺杂区1深度9.5μm，掺杂浓度1×1018cm-3，其中缓变结的横向扩散率为1，特征长度为0.2μm；N型掺杂区2的深度为69μm，掺杂浓度为2.87×1015cm-3；N型轻掺杂外延层7的深度为20.5μm，掺杂浓度为1×1014cm-3；沟槽(第一金属阴极4的梳状结构)深度为9μm，宽度为2μm，相邻沟槽之间的间距为4μm；P型注入区5覆盖在第一金属阴极4的梳状结构上方的厚度为1μm，覆盖在其侧面和底部上的厚度为0.5μm，如图2所示，掺杂浓度为1×1018cm-3；金属阳极3的厚度为0.5μm；第一金属阴极4的底部的厚度为0.5μm；第二金属阴极6的厚度为0.5μm。
图6为不同结构的二极管的仿真结果对比曲线。由图6可知，实施例提供的击穿电压约为120V的二极管，假定工作时二极管的反向钳位电压约为130V，其击穿电流在钳位电压为130V时达到1.667178-×10-4Amps/um；而传统的仅由P型掺杂区和N型掺杂区形成的二极管，在击穿电压同样为120V的条件下，其击穿电流在钳位电压130V时仅为8.101702×10- 5Amps/um，表明本发明提供的二极管可有效提高其击穿电流。
Claims (6)
1.一种高压瞬态电压抑制二极管，包括第一导电类型掺杂区(1)，位于第一导电类型掺杂区(1)下方的第二导电类型掺杂区(2)，位于第二导电类型掺杂区(2)下方、远离第一导电类型掺杂区(1)一侧的梳状结构的第一金属阴极(4)，完全覆盖第一金属阴极表面的第一导电类型注入区(5)，与第二导电类型掺杂区(2)肖特基接触的第二金属阴极(6)，位于第一导电类型掺杂区(1)上方的金属阳极(3)。
2.根据权利要求1所述的高压瞬态电压抑制二极管，其特征在于，所述高压瞬态电压抑制二极管中，当第一导电类型为P型时，第二导电类型为N型；当第一导电类型为N型时，第二导电类型为P型。
3.根据权利要求1所述的高压瞬态电压抑制二极管，其特征在于，所述第一导电类型掺杂区(1)的结面处采用缓变结。
4.一种高压瞬态电压抑制二极管，包括第一导电类型掺杂区(1)，位于第一导电类型掺杂区(1)下方的第二导电类型掺杂区(2)，位于第二导电类型掺杂区(2)下方的第二导电类型轻掺杂外延层(7)，位于第二导电类型轻掺杂外延层(7)之中、远离第二导电类型掺杂区(2)一侧的梳状结构的第一金属阴极(4)，完全覆盖第一金属阴极表面的第一导电类型注入区(5)，与第二导电类型轻掺杂外延层(7)肖特基接触的第二金属阴极(6)，位于第一导电类型掺杂区(1)上方的金属阳极(3)。
5.根据权利要求4所述的高压瞬态电压抑制二极管，其特征在于，所述高压瞬态电压抑制二极管中，当第一导电类型为P型时，第二导电类型为N型；当第一导电类型为N型时，第二导电类型为P型。
6.根据权利要求4所述的高压瞬态电压抑制二极管，其特征在于，所述第一导电类型掺杂区(1)的结面处采用缓变结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742008.8A CN110504324B (zh) | 2019-08-12 | 2019-08-12 | 一种高压瞬态电压抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742008.8A CN110504324B (zh) | 2019-08-12 | 2019-08-12 | 一种高压瞬态电压抑制二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110504324A CN110504324A (zh) | 2019-11-26 |
| CN110504324B true CN110504324B (zh) | 2021-06-01 |
Family
ID=68588115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910742008.8A Active CN110504324B (zh) | 2019-08-12 | 2019-08-12 | 一种高压瞬态电压抑制二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110504324B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180336B (zh) * | 2019-12-30 | 2021-07-30 | 上海芯导电子科技股份有限公司 | 一种低残压浪涌保护器件及制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186609B2 (en) * | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
| US6600204B2 (en) * | 2001-07-11 | 2003-07-29 | General Semiconductor, Inc. | Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same |
| CN102354703B (zh) * | 2011-10-19 | 2013-01-23 | 扬州杰利半导体有限公司 | 一种平面结构型超高压二极管芯片 |
| CN106783949A (zh) * | 2016-12-19 | 2017-05-31 | 东莞市阿甘半导体有限公司 | 单向tvs结构及其制造方法 |
| CN109786471A (zh) * | 2018-12-20 | 2019-05-21 | 泉州臻美智能科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
-
2019
- 2019-08-12 CN CN201910742008.8A patent/CN110504324B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110504324A (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994443B2 (ja) | ダイオード及びその製造方法 | |
| CN103441148B (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| JP2023160970A (ja) | 半導体装置 | |
| JP2019153784A (ja) | シリコンカーバイド半導体部品 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104779303A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN104638023A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN109192787A (zh) | 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法 | |
| JP2015504610A (ja) | 高電圧トレンチ接合ショットキーバリアダイオード | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| CN110504324B (zh) | 一种高压瞬态电压抑制二极管 | |
| JP7414047B2 (ja) | 半導体装置 | |
| CN108701722A (zh) | 半导体装置 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN111653609A (zh) | 具有阶梯形结构的jbs两级管器件结构及其制造方法 | |
| WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN115632056A (zh) | 一种钳位电压可选的横向穿通型SiC-TVS器件 | |
| CN103227112B (zh) | 晶闸管门阴极结及具有该结构的门极换流晶闸管制备方法 | |
| CN111164759A (zh) | 具有高电流容量的馈线设计 | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| JPH07273354A (ja) | ダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240321 Address after: 614000 No.3, Nanxin East Road, high tech Zone, Leshan City, Sichuan Province Patentee after: LESHAN SHARE ELECTRONIC Co.,Ltd. Country or region after: Zhong Guo Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China Country or region before: Zhong Guo |
|
| TR01 | Transfer of patent right |