JP2015504610A - 高電圧トレンチ接合ショットキーバリアダイオード - Google Patents

高電圧トレンチ接合ショットキーバリアダイオード Download PDF

Info

Publication number
JP2015504610A
JP2015504610A JP2014543822A JP2014543822A JP2015504610A JP 2015504610 A JP2015504610 A JP 2015504610A JP 2014543822 A JP2014543822 A JP 2014543822A JP 2014543822 A JP2014543822 A JP 2014543822A JP 2015504610 A JP2015504610 A JP 2015504610A
Authority
JP
Japan
Prior art keywords
schottky barrier
barrier diode
trench
type
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014543822A
Other languages
English (en)
Inventor
クゥ ニン
クゥ ニン
ゲアラッハ アルフレート
ゲアラッハ アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2015504610A publication Critical patent/JP2015504610A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Abstract

本発明は、n+型基板と、n型エピタキシャル層と、当該n型エピタキシャル層に形成された少なくとも2つのp型ドープされたトレンチと、隣接する当該トレンチ間のメサ領域と、カソード電極として設けられた金属層と、アノード電極として設けられた別の金属層とを有するショットキーバリアダイオードに関する。前記エピタキシャル層の厚さは、前記トレンチの深さの4倍を上回る。

Description

本発明は、高電圧用に適しており、順方向電圧およびリーク電流が小さく、スイッチング損失が小さく、かつ高いロバスト性を有するショットキーバリアダイオードに関する。
従来技術
高電圧用には通常、高電圧PN接合ダイオードが使用される。有利には、この高電圧PN接合ダイオードのリーク電流は低く、かつ、ロバスト性が高い。この高電圧PN接合ダイオードの欠点は、順方向電圧が高く、スイッチング損失電力が高いことである。
この高電圧PN接合ダイオードでは、電圧は主に、ダイオードに設けられた低濃度ドープ領域が引き受ける。順方向で動作する場合、電子および正孔はこの低濃度ドープ領域へ注入される。電流密度が高いと、この低濃度ドープ領域において高注入が行われ、電子密度および正孔密度は低濃度ドープ領域のドープ濃度より高くなる。このことにより、低濃度ドープ領域の電気伝導度が上昇し、有利には、この電気伝導度の上昇によって順方向電圧が低下する。しかし、高電圧PNダイオードの電流は、室温の場合、順方向電圧UF=約0.7Vに達しないと流れない。たとえば電流密度が100A/cmを上回る場合等、通常の動作条件下では、順方向電圧UFは、1Vを上回る値まで上昇する。このことにより高い不所望の損失電力が生じることになる。高電圧PN接合ダイオードの低濃度ドープ領域は厚くする必要があるので、電気伝導率を調整しても、この低濃度ドープ領域における順方向電圧降下は比較的大きくなる。
たとえば急峻な電流転流の場合等のスイッチオフ時には、順方向動作時に低濃度ドープ領域に注入されてここで蓄積された電荷担体(電子および正孔)が消失してからでないと、高電圧PN接合ダイオードに再び逆方向電圧を生じさせることが全くできない。それゆえ、急峻な電流転流時にはまず最初に、蓄積された電荷担体が消失ないしは除去されるまで、電流を逆方向に流す。このプロセスは、つまり、蓄積された電荷担体を消失させるための除去電流の大きさおよび期間は、主に、低濃度ドープ領域に蓄積された電荷担体量によって決定される。除去電流が高くなり、その期間が長くなるということは、スイッチオフ損失電力が高くなるということになる。
ショットキーバリアダイオード(金属‐半導体接合ないしはケイ化物‐半導体接合)は、スイッチング特性を改善することができる。ショットキーバリアダイオードでは順方向の高注入は行われないので、スイッチオフ時に少数キャリアの除去を行う必要が無く、ショットキーバリアダイオードは高速かつほぼ無損失でスイッチングすることができる。しかし、このようなスイッチングによりリーク電流が高くなってしまい、特に高温時には、障壁低下効果により電圧依存性が高くなってしまうことにもなる。さらに、高い逆方向電圧のためにはやはり厚い低濃度ドープ半導体層が必要であるから、高電流の場合には順方向電圧が許容範囲外に高くなってしまう。それゆえ、‐スイッチング特性が良好であるにも関わらず‐シリコン技術の電力用ショットキーバリアダイオードは、約100Vを超える逆方向電圧には適していない。
DE19740195C2にショットキーバリアダイオードが開示されており、以下、これを低温SBDとも称する。この低温SBDでは、ショットキー接触を形成するように、ドープされたp型カラムとn型カラムとを交互に並べて挿入することにより、抵抗を格段に低下させることができる。このカラム幅を縮小させると、カラムドープ量を増加させることができるのである。このp型カラムおよびn型カラムのドープ量は、逆方向電圧が印加されたときにすべてのドープ原子がイオン化するように調整される。この原理をスーパージャンクション原理(SJ)とも称する。低温SBDでは、電流密度が高い順方向動作時に高注入が行われるので、純粋なショットキーダイオードの理想的なスイッチング特性を実現することはできないが、PN接合ダイオードよりも格段に改善することはできる。しかし、高電流を実現するのと同時に、PNダイオードの低い順方向電圧を実現することはできない。
このような公知の低温SBDの一例を図1に示す。この低温SBDはn型基板10を有し、このn型基板10上に、厚さD_epiおよびドープ濃度NDのn型エピタキシャル層20が配置されている。n型エピタキシャル層20にはエッチングによりトレンチ(Trench)30が形成されており、このトレンチ30には、ドープ濃度NAのp型ドープされたシリコンが充填されているか、ないしは、p型ドープされたシリコンがトレンチ30の上部領域40に充填されている。隣接するトレンチ30間のn型エピタキシャル層の幅はWnであり、トレンチ30の幅はWpである。最大限の電圧が印加されたときにこれらの領域が空乏層になるように、ドープ量および幅は調整されている(スーパージャンクション原理)。このことはたとえば、NA・Wp=ND・Wn=1012cm−2の場合に当てはまる。有利にはチップとして実現された低温SBDの表側Vにおいて、n型ドープ領域20とp型ドープ領域40とが一続きの金属層50により被覆されており、この金属層50とn型ドープ領域20とがショットキー接合を形成し、金属層50とp型ドープ領域40とがオーミックコンタクトを形成する。金属層50は低温SBDのアノード電極となる。金属50を適切に選択することにより、ショットキーバリアダイオード50〜20の障壁高さを調整することができる。たとえば、金属層50としてニッケルまたはNiSiを用いることができる。場合によっては、表面をたとえばはんだ付け可能またはボンディング可能にするため、この機能層50上にさらに‐図示されていない別の金属層を‐設けることもできる。チップ裏側面Rにも金属層または金属積層体60が設けられており、この金属層または金属積層体60は、高濃度n型ドープされた基板10とオーミックコンタクトを形成する。通常、このような層ないしは積層体には、はんだ付け実装または他の実装法を施すことができる。前記層または積層体は、たとえばCr/NiVとAgとを配列して構成することができる。前記金属積層体60は、低温SBDのカソード端子となる。
上述の構成体は、ショットキーバリアダイオードとPN接合ダイオードとを並列接続したものと見なすことができる。この構成では、金属コンタクト50とn型ドープされたカラム20とがショットキーバリアダイオードを構成し、PN接合構造は、p型領域40とp型領域30と基板10とから構成されてp/p/n構造を成す積層体により実現される。
逆方向電圧を印加すると、p型ドープされたカラムおよびn型ドープされたカラムが空乏化する。幅WpおよびWnが小さくなるほど、ドープ量を‐少なくとも、低電圧で既に両空乏層がぶつかることにより定まるある程度の限界まで‐増加させることができる。このようにドープ量を増加させることにより、順方向においてショットキーバリアダイオード50−20−10のバルク抵抗が低下する。このようにして、逆方向電圧が等しい場合にはドープ量が少なくなる簡単なショットキーバリアダイオードよりも、順方向電圧が低くなる。さらに、順方向にはPN接合ダイオードにも幾らか電流が流れる。このことにより、特に電流密度が高い場合、順方向電圧がさらに低下する。しかし、スイッチオフ時にスイッチング時間に悪影響を及ぼす少数キャリアを除去しなければならない。
発明の開示
請求項1に記載した構成を有するショットキーバリアダイオードは高電圧用であり、有利には順方向電圧が低く、リーク電流が低く、スイッチング損失が小さく、かつ、ロバスト性が高い。これらの利点は、本発明のショットキーバリアダイオードが、n型基板と、厚さを有するn型エピタキシャル層と、当該n型エピタキシャル層に形成された、それぞれ幅および深さを有する少なくとも2つのトレンチと、隣り合ったトレンチ間にあるメサ領域とを有し、前記メサ領域はそれぞれ幅を有し、かつ、カソード電極として機能する金属層を当該ショットキーバリアダイオードの裏側面に有し、アノード電極として機能する金属層を当該ショットキーバリアダイオードの表側面に有し、前記トレンチの深さと前記n型エピタキシャル層の厚さとについて以下の関係式
K・Dt<D_epi
が成り立ち、ここでDtは前記トレンチの深さであり、D_epiは前記n型エピタキシャル層の厚さであり、Kは係数であり、Kについて以下の関係式
K>4
が適用された構成により実現される。
図面を参酌した以下の実施例の記載から、本発明の他の有利な構成が明らかである。
公知の低温SBDの一例を示す図である。 本発明のショットキーバリアダイオードを示す概略図である。 本発明の他の択一的な実施形態のショットキーバリアダイオードを示す概略図である。 順方向特性曲線を示すグラフである。 電子分布を示すグラフである。 正孔分布を示すグラフである。 蓄積電荷分布プロフィールを示すグラフである。 本発明の他の択一的な実施形態のショットキーバリアダイオードを示す概略図である。
図2は、本発明のショットキーバリアダイオードを示す概略図である。このショットキーバリアダイオードは、有利にはチップとして実現されており、以下、高電圧トレンチ接合ショットキーバリアダイオードないしはHV‐TJBSとも称する。
図2に示したHV‐TJBSは、n型基板10と、n型エピタキシャル層20と、当該n型エピタキシャル層20にエッチングにより形成されたトレンチ(Trench)70と、チップ表側面Vにアノード電極として設けられた金属層50と、チップ裏側面Rにカソード電極として設けられた金属層60とを有する。トレンチ70には、高濃度p型ドープされたシリコンまたは多結晶シリコン40aが充填されている。金属層50および60は、積層された2つ以上の異なる金属層から構成することもできる。概観しやすくするため、図2にはこのような層構成は示していない。電気的に見ると、HV‐TJBSはトレンチPN接合ダイオード(pドープされたアノードとしてのトレンチ70と、カソードとしてのn型エピタキシャル層20とのPN接合)とショットキーバリアダイオード(アノードとしての金属層50と、カソードとしての、低濃度ドープされたn型エピタキシャル層20との間のショットキー障壁)とを組み合わせたものである。とりわけn型エピタキシャル層のドーピングは、順方向の電流が高い動作時に高注入になるように調整される。
まず最初に、順方向に電流がショットキーバリアダイオードにのみ流れる。HV‐TJBSの場合、横方向にp型拡散が無いので、順方向電流が流れる有効面積は、トレンチ構造を持たない従来のショットキー接合バリアダイオードより格段に大きくなる。電流が増大するほど、PN接合部に流れる電流も増大していく。
逆方向では、電圧が上昇するほど空乏層が広がっていき、HV‐TJBSの降伏電圧より低い電圧で、相互に隣接するp型トレンチ70間の領域の中央にて空乏層が相互にぶつかる。このことにより、逆方向電圧が高くなる原因となるショットキー障壁の作用が阻害され、これにより逆方向電流が減少する。このような阻害作用は、構造パラメータDt(トレンチの深さ)とWm(トレンチ間の距離)とに大きく依存する。本発明のHV‐TJBSのこの阻害作用の有効性は、トレンチ構造を持たない通常のJSBよりも格段に大きくなる。また、HV‐TJBSの上記の阻害作用は低温SBDと比較しても格段に強くなる。というのも、HV‐TJBSはp型領域とn型領域との電荷相殺を有さず、急峻なPN接合部を有するからである。p型領域40aのドープ量はn型領域20のドープ量より格段に多くなっており、ここではSJ条件(ショットキー接合条件)は満たされておらず、
Figure 2015504610
が成り立っている。ここで、NAはトレンチ70内におけるドープ濃度であり、Wtはトレンチ70の幅であり、NDはn型エピタキシャル層20のドープ濃度であり、Wmはトレンチ70間のn型エピタキシャル層の幅である。
トレンチの深さDtは、n型エピタキシャル層20の厚さD_epiより格段に小さくなるように調整される。有利には、
K・Dt<D_epi かつ K>4
が成り立つようにする。
このような寸法により、n型エピタキシャル層20の可能な限り大きな領域にキャリアがより多く流れるようになったり、ないしは、可能な限り大きな領域において電荷変調(高注入)が行われるようにすることができる。
本発明のHV‐TJBSのクリップ機能により、本発明のHV‐TJBSは高いロバスト性を実現することができる。PN接合ダイオードの降伏電圧BN_pnは、ショットキーバリアダイオードの降伏電圧BV_schottkyよりも低く、かつ、降伏がトレンチ70の底部において生じるように調整される。このようにして、降伏モードでは電流はPN接合部にのみ流れるようになり、順方向モードと降伏モードとはそれぞれ異なる場所で行われ、ひいては幾何学的に分離される。したがって、本発明のHV‐TJBSのロバスト性は、高電圧PN接合ダイオードと同等になる。
降伏電圧が同じである場合、たとえば降伏電圧が650Vの場合には、本発明のHV‐TJBSの室温での逆方向電流は、PNダイオードの逆方向電流に匹敵し、低温SBDより1桁以上小さくなる。ショットキー接合のリーク電流は温度に依存するので、高温の場合にはHV‐TJBSのリーク電流は格段に上昇するが、従前の通り、低温SBDのリーク電流より格段に小さく抑えられる。
図3は、本発明の他の択一的な実施形態のショットキーバリアダイオードを示す概略図である。この代替的な実施形態でも、ショットキーバリアダイオードはn型基板10と、n型エピタキシャル層20と、当該n型エピタキシャル層20に形成されたトレンチ70(Trench)と、チップとして構成された当該ショットキーバリアダイオードの表側面Vにアノード電極として設けられた金属層50と、当該チップとして構成されたショットキーバリアダイオードの裏側面Rにカソード電極として設けられた金属層60とを有する。この実施形態では、金属層50はトレンチ70内の表面まで入り込んでおり、金属層50をトレンチ70に完全に充填することもできる。
この実施形態では、ショットキーバリアダイオードのPN接合部は扁平な拡散部分により実現されている。こうするためには、ドープ材料であるホウ素をトレンチ70に被覆した後、p型拡散を扁平に行う。このp型拡散は、図3中において符号40bにより示されている。この実施形態では、たとえばトレンチ深さが2μmである場合にたとえば0.2μmの侵入深さで扁平な高濃度拡散を行うことにより、ショットキー障壁効果の阻害作用、および阻止性能は、p型ドープされたシリコンまたはp型ドープされた多結晶シリコンがトレンチに充填された、図2に示すショットキーバリアダイオードと同等になる。また、この代替的な実施形態でも、高い順方向電流容量と、高いロバスト性とが実現される。
図2に示した実施形態と比較したときの上述の実施形態の利点は、トレンチに被覆した後に拡散を行った場合、トレンチに完全に充填する場合と比較してプロセスが簡略化されることである。
図8に別の択一的な実施形態を示している。この実施形態は、図3に示した実施例に基づいており、金属層50はトレンチ内部にまで達することなく、トレンチ70内には、多結晶シリコンに高濃度p型ドープしたものから成る層90が設けられている点が相違している。
図4は順方向特性曲線を示すグラフであり、同図の横軸には順方向電圧VFを単位Vで示しており、縦軸には順方向電流IFを単位Aで示している。これらの順方向特性曲線は、チップ面積が26mmである600V素子を用いて25℃の温度で求められたものである。特性曲線K1は、従来のシリコン製の高電圧PN接合ダイオードの順方向特性曲線である。特性曲線K2は、シリコンショットキーバリアダイオード(Si‐SBD)の順方向特性曲線である。特性曲線K3は、低温SBDの順方向特性曲線である。特性曲線K4は、本発明のHV‐TJBSの順方向特性曲線である。
同図では、ショットキーバリアダイオード、低温SBDおよび本発明のHV‐TJBSの各障壁高さは0.72eVである。
同図の特性曲線から分かるように、約400A/cmの電流密度(チップ面積が26mmである場合、約100Aに相当する)までは、HV‐TJBSの順方向電圧はPN接合ダイオードより小さい。このことは、ショットキー接合部に流れる電流の割合が大きいことに起因する。障壁高さが同じである低温SBDと比較した場合、電流密度が約150A/cmを上回ると、HV‐TJBSの方が有利となる。このことは、電流密度が高くなると、低温SBDにおける高注入がHV‐TJBSほど強いものではなくなることに起因する。
図5は、メサ領域80の中央における電子分布を示すグラフであり、同図の横軸上には、チップ表側面までの距離Yをμmで示しており、縦軸上には、1cmあたりの電子密度EDを示す。これらの特性曲線も、チップ面積が26mmである600V素子を用いて25℃の温度で求められたものである。特性曲線K1は、従来のシリコン製の高電圧PN接合ダイオードの電子分布を示す。特性曲線K2は、シリコンショットキーバリアダイオード(Si‐SBD)の電子分布を示す。特性曲線K3は、低温SBDにおける電子分布を示している。特性曲線K4は、本発明のHV‐TJBSにおける電子分布を示している。同図でも、ショットキーバリアダイオード、低温SBDおよび本発明のHV‐TJBSの各障壁高さは0.72eVである。HV‐TJBSでは、メサ領域の中央において検出された電子密度は図中に示したようになった。低温SBDでは、n型ドープされた領域の中央において検出された電子密度は図中に示したようになった。
図5に示した電子分布の特性曲線を見ると、本発明の構成では、n型ドープ領域における電子のオーバーフローが低温SBDの場合と同等になり、シリコン製の高電圧PN接合ダイオードの場合より格段に少なくなることが明らかである。
図6は正孔分布を示すグラフであり、同図の横軸上には、チップ表側面までの距離Yをμmで示しており、縦軸上には、1cmあたりの正孔密度LDを示す。これらの特性曲線も、チップ面積が26mmである600V素子を用いて25℃の温度で求められたものである。特性曲線K1は、従来のシリコン製の高電圧PN接合ダイオードの正孔密度を示している。特性曲線K2は、シリコンショットキーバリアダイオード(SI‐SBD)の正孔密度を示している。特性曲線K3は、低温SBDの正孔密度を示している。特性曲線K4は、本発明のHV‐TJBSの正孔密度を示している。同図でも、低温SBDのショットキーバリアダイオードの障壁高さはそれぞれ0.72eVである。HV‐TJBSでは、メサ領域の中央において検出された電子密度は図中に示したようになった。低温SBDでは、n型ドープされた領域の中央において検出された電子密度は図中に示したようになった。
図6に示した正孔分布の特性曲線を見ると、本発明の構成では、n型ドープ領域における正孔のオーバーフローが低温SBDの場合と同等になり、シリコン製の高電圧PN接合ダイオードの場合より格段に少なくなることが明らかである。本発明の構成では、蓄積されてスイッチオフ時に除去しなければならなくなる電荷は、高電圧PN接合ダイオードより減少する。
図7は、蓄積電荷の推移を示すグラフであり、同図の横軸上には時間tを単位sで示しており、縦軸上にはカソード電流IKを単位Aで示している。これらの蓄積電荷推移は、チップ面積が26mmである600V素子を用いて温度25℃で求められたものであり、ここではさらに、300Vの逆方向電圧VRに対して100Aの順方向電流IFのスイッチオフを、4.4kA/μsの電流変化dI/dtをパラメータとして行った。特性曲線K1は、従来のシリコン製の高電圧PN接合ダイオードの蓄積電荷推移を示している。特性曲線K2は、シリコンショットキーバリアダイオード(Si‐SBD)における蓄積電荷推移を示している。特性曲線K3は、低温SBDにおける蓄積電荷推移を示している。特性曲線K4は、本発明のHV‐TJBSにおける蓄積電荷推移を示している。ショットキーバリアダイオード、低温SBDおよび本発明のHV‐TJBSの各障壁高さは0.72eVである。
図7に示した蓄積電荷推移を見ると、特に、本発明のHV‐TJBSのスイッチング特性は低温SBDのスイッチング特性より若干劣るものの、従来のシリコン製の高電圧PN接合ダイオードのスイッチング特性より格段に良好であることが明らかである。
本発明は一般的に、トレンチPN接合ダイオードと従来のショットキーバリアダイオードとの特別な組み合わせである高電圧トレンチ接合ショットキーバリアダイオードを提供するものである。PN接合ダイオードの降伏電圧は、ショットキーバリアダイオードの降伏電圧より低くなるように調整される。本発明のHV‐TJBSの順方向電流容量は高く、逆方向におけるショットキー効果が有効に阻害されるという作用を有するので、リーク電流が低くなり、トレンチPN接合ダイオードのクリップ機能により高いロバスト性が実現される。
高電圧PN接合ダイオードと比較したときの本発明のHV‐TJBSの利点は、電流密度が高い場合の高注入とショットキー接合部の適切な障壁高さとを併用することにより、高い電流密度に達するまでは順方向電圧が低く、かつ、スイッチオフ損失電力が格段に小さくなることである。というのも、順方向動作時には、ショットキー接合部を通じて低濃度ドープ領域に注入されてここに蓄積されるキャリアが少なくなるからである。
高電圧ショットキーバリアダイオードと比較したときの本発明のHV‐TJBSの利点は、高注入によって低濃度ドープ領域の導電率が非常に高くなるので、電流密度が高い場合の順方向電圧が格段に小さくなること、トレンチPN接合構造によりショットキー効果が阻害されるのでリーク電流が格段に小さくなること、および、トレンチPN接合ダイオードのクリップ機能によりロバスト性が格段に高くなることである。
低温SBDと比較したときの本発明のHV‐TJBSの利点は、高注入がより大きくなることにより、電流密度が高い場合の順方向電圧が低くなること、および、ショットキー効果の阻害の有効性が格段に高くなることによりリーク電流が低くなることである。
上記にて図2,3を参照して説明した実施形態に代わる本発明のショットキーバリアダイオードの択一的な実施形態は、上記にて記載した、当該ショットキーバリアダイオードのすべての各半導体層の導電型を逆にし、アノード端子とカソード端子との名称を入れ替えた構成とすることができる。
上記にて図3ないしは8を参照して説明した実施形態では、他のp型ドーパントを用いることもできる。
上記にて図3ないしは8を参照して説明した被覆は、有利には気相蒸着法または打ち込み法によって行われる。
上記のどの実施形態においても、600VのHV‐TJBSの場合、トレンチの深さは約2μmで十分である。
上記にて図2を参照して説明した実施形態では、トレンチの全部または一部のみに、p型ドープされたシリコンまたはp型ドープされた多結晶シリコンを充填することができる。
上記の各金属層50および60はそれぞれ1つの金属層から成るか、または2つ以上の積層された金属層から成ることができる。上記のトレンチは、ストライプ配列として設けるか、または島として設けることができる。この島は、円形または6角形とするか、または他の形状とすることができる。
本発明のショットキーバリアダイオードは‐上記でも述べたように‐100Vを上回る降伏電圧を有することができ、この降伏電圧を600Vより高くすることも可能である。
本発明のショットキーバリアダイオードは、はんだ付け可能な表側メタライジングおよび裏側メタライジングを有することができる。
本発明のショットキーバリアダイオードは有利には埋め込み型ダイオードパッケージ内に配置され、たとえば、自動車ジェネレータの整流器の一部とすることができる。

Claims (11)

  1. ・n型基板(10)と、
    ・厚さ(D_epi)を有するn型エピタキシャル層(20)と、
    ・前記n型エピタキシャル層(20)に形成された、それぞれ幅(Wt)および深さ(Dt)を有する少なくとも2つのトレンチ(70)と、
    ・隣接する前記トレンチ(70)間にある、それぞれ幅(Wm)を有するメサ領域(80)と、
    を有するショットキーバリアダイオードであって、
    ・前記ショットキーバリアダイオードの裏側面(R)にカソード電極として設置された金属層(60)と、
    ・前記ショットキーバリアダイオードの表側面(V)にアノード電極として設置された金属層(50)と
    を有するショットキーバリアダイオードにおいて、
    前記トレンチ(70)の深さ(Dt)と前記n型エピタキシャル層(20)の厚さ(D_epi)とに対し、以下の関係式
    K・Dt<D_epi、ただしK>4
    が適用されることを特徴とする、ショットキーバリアダイオード。
  2. 前記トレンチ(70)の深さ(Dt)と前記メサ領域(80)の幅(Wm)との比に対し、以下の関係式
    Dt/Wm≧2
    が適用される、
    請求項1記載のショットキーバリアダイオード。
  3. 前記表側面(V)に設けられた前記金属層(50)と前記トレンチ(70)とがオーミックコンタクトを形成し、
    前記表側面(V)に設けられた前記金属層(50)と前記n型エピタキシャル層(20)とがショットキー接合を形成する、
    請求項1または2記載のショットキーバリアダイオード。
  4. p型領域(40a)と前記n型エピタキシャル層(20)とのPN接合の降伏電圧は、前記金属層(50)と当該n型エピタキシャル層(20)との間のショットキー接合の降伏電圧より低い、
    請求項3記載のショットキーバリアダイオード。
  5. 前記ショットキーバリアダイオードは降伏動作可能である、
    請求項1から4までのいずれか1項記載のショットキーバリアダイオード。
  6. 前記トレンチ(70)には、高濃度p型ドープされたシリコンが、または、高濃度p型ドープされた多結晶シリコンが充填されている、
    請求項1から5までのいずれか1項記載のショットキーバリアダイオード。
  7. 前記トレンチ(70)には、高濃度ドープされた多結晶シリコンが充填されており、
    前記表側面(V)に設けられた前記金属層(50)は前記多結晶シリコン層にコンタクトしている、
    請求項1から8までのいずれか1項記載のショットキーバリアダイオード。
  8. 前記トレンチ(70)には、ドーパントとしてホウ素が含まれている、
    請求項1から5までのいずれか1項記載のショットキーバリアダイオード。
  9. 前記表側面(V)に設けられた前記金属層(50)が前記トレンチ(70)に充填されている、
    請求項8記載のショットキーバリアダイオード。
  10. 前記ショットキーバリアダイオードの降伏電圧は100Vを上回る、
    請求項1から9までのいずれか1項記載のショットキーバリアダイオード。
  11. 前記ショットキーバリアダイオードのすべての層の各導電型を逆にし、アノード電極とカソード電極との名称を逆にした、
    請求項1から10までのいずれか1項記載のショットキーバリアダイオード。
JP2014543822A 2011-12-01 2012-11-12 高電圧トレンチ接合ショットキーバリアダイオード Pending JP2015504610A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011087591A DE102011087591A1 (de) 2011-12-01 2011-12-01 Hochspannungs-Trench-Junction-Barrier-Schottkydiode
DE102011087591.3 2011-12-01
PCT/EP2012/072378 WO2013079304A1 (de) 2011-12-01 2012-11-12 Hochspannungs-trench-junction-barrier-schottkydiode

Publications (1)

Publication Number Publication Date
JP2015504610A true JP2015504610A (ja) 2015-02-12

Family

ID=47278257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543822A Pending JP2015504610A (ja) 2011-12-01 2012-11-12 高電圧トレンチ接合ショットキーバリアダイオード

Country Status (8)

Country Link
US (1) US9006858B2 (ja)
EP (1) EP2786418B1 (ja)
JP (1) JP2015504610A (ja)
KR (1) KR101981824B1 (ja)
CN (1) CN103959479B (ja)
DE (1) DE102011087591A1 (ja)
TW (1) TWI593119B (ja)
WO (1) WO2013079304A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167597A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
WO2017187856A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046663B1 (ko) * 2013-11-04 2019-11-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN105206681B (zh) * 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
CN104393056B (zh) * 2014-11-10 2017-02-15 电子科技大学 一种积累型二极管
KR101802410B1 (ko) 2016-08-10 2017-11-29 파워큐브세미(주) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
DE102017212673A1 (de) 2017-07-24 2019-01-24 Robert Bosch Gmbh Halbleiteranordnung mit einer PIN-Diode
CN107393970B (zh) * 2017-08-28 2020-02-14 西安理工大学 一种碳化硅结势垒二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147570A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd ショットキバリア半導体装置
JPH04321274A (ja) * 1991-04-19 1992-11-11 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JP2000077682A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd ショットキーダイオード
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008519448A (ja) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体デバイスおよび半導体デバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
WO2000074130A1 (en) * 1999-05-28 2000-12-07 Advanced Power Devices, Inc. Discrete schottky diode device with reduced leakage current
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
DE102004053760A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
DE102009028248A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
DE102009046596A1 (de) * 2009-11-11 2011-05-12 Robert Bosch Gmbh Schottkydiode
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
TWI521693B (zh) * 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
TWI469341B (zh) * 2012-12-20 2015-01-11 Ind Tech Res Inst 碳化矽溝槽式蕭基能障元件
US9136397B2 (en) * 2013-05-31 2015-09-15 Infineon Technologies Ag Field-effect semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147570A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd ショットキバリア半導体装置
JPH04321274A (ja) * 1991-04-19 1992-11-11 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JP2000077682A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd ショットキーダイオード
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008519448A (ja) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体デバイスおよび半導体デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167597A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
WO2017187856A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置
JPWO2017187856A1 (ja) * 2016-04-27 2018-05-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2013079304A1 (de) 2013-06-06
CN103959479B (zh) 2017-03-22
TWI593119B (zh) 2017-07-21
KR101981824B1 (ko) 2019-05-23
KR20140099879A (ko) 2014-08-13
TW201340336A (zh) 2013-10-01
EP2786418A1 (de) 2014-10-08
DE102011087591A1 (de) 2013-06-06
US20150028445A1 (en) 2015-01-29
EP2786418B1 (de) 2018-04-04
US9006858B2 (en) 2015-04-14
CN103959479A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
JP2015504610A (ja) 高電圧トレンチ接合ショットキーバリアダイオード
JP5453270B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
US9263515B2 (en) Super-junction schottky PIN diode
US10950717B2 (en) Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
CN108039360B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
JP6651390B2 (ja) トレンチmosバリアショットキーダイオードを備える半導体装置
US20180358478A1 (en) Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US10121909B2 (en) Power semiconductor rectifier with controllable on-state voltage
US10181532B2 (en) Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
JP5553897B2 (ja) 半導体装置
KR20130093126A (ko) 개선된 쇼트키 정류기
TWI543381B (zh) 半導體裝置
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
JP5726314B2 (ja) ショットキーダイオードを備えた半導体装置
US11195922B2 (en) Silicon carbide semiconductor device
TW201125129A (en) Schottkydiode
JP6649813B2 (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
JP2020047683A (ja) 半導体装置
KR101737966B1 (ko) 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법
CN113675279A (zh) 一种具有异质结的结势垒肖特基器件
JP2010199480A (ja) 超接合ショットキーダイオード
CN112216746A (zh) 碳化硅半导体器件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160322