KR101737966B1 - 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 - Google Patents
헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101737966B1 KR101737966B1 KR1020150185983A KR20150185983A KR101737966B1 KR 101737966 B1 KR101737966 B1 KR 101737966B1 KR 1020150185983 A KR1020150185983 A KR 1020150185983A KR 20150185983 A KR20150185983 A KR 20150185983A KR 101737966 B1 KR101737966 B1 KR 101737966B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- schottky
- epi
- junction
- tunneling
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 230000005641 tunneling Effects 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 15
- 125000005842 heteroatom Chemical group 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 60
- 230000015556 catabolic process Effects 0.000 description 20
- 230000005684 electric field Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7311—Tunnel transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Abstract
본 발명은 반도체 기판의 상부에 형성되는 제1 에피층, 상기 제1 에피층 내에 국부적으로 식각하여 형성되는 트렌치 영역의 표면에 형성되는 트렌치 산화막층 및 상기 트렌치 영역의 내부에 채워진 폴리 실리콘을 포함하는 MOS층; 상기 트렌치 영역의 사이 및 제1 에피층의 상부에 형성되는 헤테로 터널링 접합 구조의 제2 에피층; 상기 트렌치 영역의 상부 및 제2 에피층의 상부에 형성되는 쇼트키 금속층 및 상기 쇼트키 금속층의 상부에 형성되는 패드 금속층을 포함하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자 및 그 제조 방법을 개시한다.
Description
본 발명은 헤테로 터널링 접합을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법에 관한 것이다.
과거에는 전력제어의 정류기로서 일반적인 PIN 다이오드가 초기에 주로 사용되었으나, PIN 다이오드는 과전압의 문제로 인하여 회로 구조가 복잡하고 고가인 스너버 회로를 함께 사용해야 하는 문제점이 있었다.
최근에는 스너버 회로가 없이 동작되고, 정류 성능을 높이기 위한 여러 가지 반도체 기술이 개발되었고, 그 중에 쇼트키 접합을 이용한 정류 소자들이 개발되었다.
쇼트키 접합(Schottky junction)을 이용한 정류소자는 순방향의 전압에 대해서 전류가 흐르기 쉽고, 역방향의 전압에 대해서 전류가 거의 흐르지 않는 특성을 가지고 있다.
또한, 쇼트키 접합을 이용한 정류소자는 금속과 반도체가 접합되는 기본적인 구조로 이루어지고, 금속과 반도체의 함수가 서로 상이하여 접합 부분에서 전위 장벽이 발생한다.
종래의 쇼트키 접합을 이용한 정류소자는 일반적인 쇼트키 장벽 다이오드(SBD: Schottky Barrier Diode), 고전압용으로 사용되는 접합 장벽 쇼트키 다이오드(JBSD: Junction Barrier Schottky Diode) 및 접합 장벽 쇼트키 다이오드의 성능을 개선한 트렌치 모스 장벽 쇼트키(TMBS: Trench MOS Barrier Schottky)가 있다.
또한, 그 밖에 쇼트키 접합을 이용한 정류소자의 특성을 일부 개선한 슈퍼 장벽 정류기(SBR: Super Barrier Rectifier)도 있다.
그러나, 종래의 정류소자들은 대체적으로 역방향 인가 전압에 대하여 누설 전류가 많고, 항복 전압을 높이는데 어려운 문제점이 있었다.
본 발명은 헤테로 터널링 접합을 이용하여 양자 터널링을 증가시키고, 동시에 유효한 쇼트키의 접합 면적을 증가시켜 턴온 전압을 감소시키는 고속-고전압 반도체 소자를 제공한다.
본 발명은 금속 산화막 반도체(MOS: Metal Oxide Semiconductor) 구조를 쇼트키 접합 하부의 선정된 깊이로 깊숙하게 배치하여 역전압에 의한 공핍(depletion)을 깊숙하게 형성하고, 항복 전압을 높이는 고속-고전압 반도체 소자를 제공한다.
본 발명은 높은 항복 전압과 낮은 누설 전류의 특성을 가지고, 동시에 빠른 역회복 시간(Trr: Reverse Recovery Time)을 가짐으로써, 높은 스위칭 속도로 동작되는 고속-고전압의 반도체 소자 및 그 제조 방법을 제공한다.
본 발명의 헤테로 터널링 접합(hetero tunneling junction)을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 고속-고전압 반도체 소자는, 반도체 기판의 상부에 형성되는 제1 에피층, 상기 제1 에피층 내에 국부적으로 식각하여 형성되는 트렌치 영역의 표면에 형성되는 트렌치 산화막층 및 상기 트렌치 영역의 내부에 채워진 폴리 실리콘을 포함하는 MOS층; 상기 트렌치 영역의 사이 및 제1 에피층의 상부에 형성되는 헤테로 터널링 접합 구조의 제2 에피층; 상기 트렌치 영역의 상부 및 제2 에피층의 상부에 형성되는 쇼트키 금속층 및 상기 쇼트키 금속층의 상부에 형성되는 패드 금속층을 포함한다.
상기 트렌치 영역은 곡면으로 형성되는 것을 특징으로 할 수 있고, 상기 MOS층은 상기 제2 에피층의 하부에 선정된 깊이로 배치되어 역전압에 의한 공핍을 형성하는 것을 특징으로 할 수 있다.
상기 제2 에피층은 상기 양자 터널링 현상이 발생되기 위한 터널링 에피층 및 쇼트키 에피층을 포함할 수 있다.
상기 쇼트키 금속층은 상기 트렌치 영역의 상부와 제2 에피층의 상부 간의 선정된 깊이에 의해 쇼트키의 유효 접합면이 증가되는 것을 특징으로 할 수 있다.
본 발명의 헤테로 터널링 접합을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 고속-고전압 반도체 소자의 제조 방법은, 반도체 기판의 상부에 제1 에피층을 형성하고, 필드 산화막층을 성장시키는 단계; 상기 필드 산화막층과 제1 에피층을 국부적으로 연속 식각하여 트렌치 영역을 형성하는 단계; 상기 트렌치 영역의 표면에 트렌치 산화막층을 성장시키는 단계; 상기 트렌치 영역의 내부에 폴리 실리콘을 증착하는 단계; 상기 트렌치 영역의 사이 및 제1 에피층의 상부에 헤테로 터널링 접합 구조의 제2 에피층을 형성하는 단계; 상기 트렌치 영역의 상부 및 제2 에피층의 상부에 쇼트키 금속층을 증착하는 단계 및 상기 쇼트키 금속층에 패드 금속층을 증착하는 단계를 포함한다.
상기 제2 에피층을 형성하는 단계는, 상기 트렌치 영역의 사이 및 제1 에피층의 상부에 터널링 에피층을 성장시키고, 상기 터너링 에피층의 상부에 쇼트키 에피층을 성장시켜 헤테로 터널링 접합 구조로 형성되는 것을 특징으로 할 수 있다.
상기 쇼트키 금속층을 증착하는 단계는, 샐리사이드를 형성하기 위한 열처리 공정을 포함할 수 있다.
본 발명은 헤테로 터널링 접합 구조의 제2 에피층에 의해 양자 터널링을 증가시킬 수 있고, 동시에 유효한 쇼트키 금속층의 접합 면적을 증가시켜 턴온 전압을 감소시킬 수 있다
본 발명은 MOS층 구조를 쇼트키 접합 하부의 선정된 깊이로 깊숙하게 배치하여 역전압에 의한 공핍을 깊숙하게 형성함으로써 항복 전압을 높일 수 있다.
본 발명은 높은 항복전압과 낮은 누설전류의 특성을 가지고, 동시에 빠른 역회복 시간을 가짐으로써 높은 스위칭 속도로 동작될 수 있다.
도 1은 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자를 도시한 것이다.
도 2a 내지 도 2d는 종래의 정류 소자들을 도시한 예이다.
도 3a는 쇼트키 장벽 다이오드 또는 접합 장벽 쇼트키 다이오드의 순방향 전류 흐름을 도시한 예이다.
도 3b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 순방향 전류 흐름을 도시한 예이다.
도 4는 역바이어스가 인가된 상태에서 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드에 대한 커트라인에서의 전계 분포를 도시한 예이다.
도 5a는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 순방향에 대한 전류-전압 특성을 도시한 예이다.
도 5b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역방향에 대한 전류-전압 특성을 도시한 예이다.
도 6은 스위칭 오프시 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역회복 특성을 도시한 예이다.
도 7은 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법을 도시한 흐름도이다.
도 2a 내지 도 2d는 종래의 정류 소자들을 도시한 예이다.
도 3a는 쇼트키 장벽 다이오드 또는 접합 장벽 쇼트키 다이오드의 순방향 전류 흐름을 도시한 예이다.
도 3b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 순방향 전류 흐름을 도시한 예이다.
도 4는 역바이어스가 인가된 상태에서 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드에 대한 커트라인에서의 전계 분포를 도시한 예이다.
도 5a는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 순방향에 대한 전류-전압 특성을 도시한 예이다.
도 5b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역방향에 대한 전류-전압 특성을 도시한 예이다.
도 6은 스위칭 오프시 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역회복 특성을 도시한 예이다.
도 7은 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법을 도시한 흐름도이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자를 도시한 것으로서, 헤테로 터널링 접합(hetero tunneling junction)을 이용한 고속-고전압 반도체 소자(100)는 헤테로 터널링 접합을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층(150)의 접합 면적에 의해 턴온 전압을 감소시킨다.
헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자(100)는 헤테로 터널링 쇼트키 다이오드(HTSD: Hetero Tunneling Schottky Diode)로 통칭한다.
도 1을 참조하면, 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자(100)는 반도체 기판(110), 제1 에피층(120), 트렌치 영역(130)에 포함된 트렌치 산화막층(131) 및 폴리 실리콘(132)을 포함하는 금속 산화막 반도체(MOS: Metal Oxide Semiconductor)층을 포함한다. 이하, 금속 산화막 반도체층을 MOS층으로 통칭한다.
헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자(100)는 제2 에피층(140), 쇼트키 금속층(150), 필드 산화막층(160) 및 패드 금속층(170)을 더 포함한다.
반도체 기판(110)은 n+형으로 고농도로 도핑되어 금속과의 오믹접합(ohmic contact)으로 저저항의 이미터층이 형성되고, 제1 에피층(120)은 반도체 기판(110)의 상부에 형성되고 n-형으로 도핑되어 항복 전압을 높이는데 효과가 있다.
필드 산화막층(160)은 제1 에피층(120)의 상부에 형성되고, 트렌치 영역(130)은 필드 산화막층(160)과 제1 에피층(120) 내부에 국부적으로 식각하여 형성된다. 트렌치 영역(130)은 곡면으로 형성되는 것을 특징으로 할 수 있다.
트렌치 산화막층(131)은 트렌치 영역(130)의 표면에 형성되고, 폴리 실리콘(132)은 트렌치 영역(130)의 내부에 채워진다.
폴리 실리콘(132)은 전압화학증기증착(LPCVD: Low Pressure Chemical Vapor Deposition) 장비를 이용하여 트렌치 영역(130)의 내부에 증착되어 채워질 수 있다.
폴리 실리콘(132)의 표면은 백 에치(back etch) 방식을 이용하여 평탄화될 수 있고, 백 에치 방식은 화학 기계적 연마(CMP: Chemical Mechanical Polishing) 방식 또는 건식 식각(dry etch) 방식을 포함할 수 있다.
상기 제2 에피층(140)은 헤테로 터널링 접합 구조 또는 이중 접합 구조이고, 트렌치 영역(130)의 사이 및 제1 에피층(120)의 상부에 형성된다.
제2 에피층(140)은 밴드갭이 작은 에핑층으로서, 양자 터널링 현상이 발생되기 위한 터널링 에피층(141) 및 쇼트키 에피층(142)을 포함하고, 쇼트키 접합을 위한 불순물의 농도가 1013cm-3 내지 1017cm-3 인 것을 특징으로 할 수 있다.
터널링 에피층(141)은 트렌치 영역(130)의 사이 및 제1 에피층(120)의 상부에 형성되고, 쇼트키 에피층(142)은 터널링 에피층(141)의 상부에 형성된다.
터널링 에피층(141)은 헤테로 터널링 접합을 통하여 양자 터널링을 증가시키고, 동시에 유효한 쇼트키의 접합 면적을 증가시켜 턴온 전압을 감소시킬 수 있다.
MOS층은 제2 에피층(140)의 하부에 선정된 깊이로 배치되어 역전압에 의한 공핍(depletion)을 형성하여 항복 전압을 높일 수 있다.
헤테로 터널링 접합을 이용한 고속-고전압의 반도체 소자(100)는 높은 항복전압과 낮은 누설전류의 특성을 가지고, 동시에 빠른 역회복 시간(Trr: Reverse Recovery Time)을 가짐으로써 높은 스위칭 속도로 동작될 수 있다.
쇼트키 금속층(150)은 트렌치 영역(130)의 상부 및 제2 에피층(140)의 상부에 형성되고, 샐리사이드를 형성하기 위해 열처리되며, 패드 금속층(170)은 쇼트키 금속층(150)의 상부에 형성된다.
필드 산화물층(160)은 쇼트키 금속층(150)과 중첩되지 않고, 제2 에피층(140)의 상부에 형성될 수 있고, 패드 금속층(170)은 필드 산화물층(160)과 쇼트키 금속층(150)의 상부에 형성될 수 있다.
이하, 도 2a 내지 도 6을 참조하여 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자와 종래의 정류 소자들을 상호 비교하여 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자가 종래의 정류 소자들보다 높은 항복 전압, 낮은 누설 전류, 빠른 역회복 시간 또는 높은 스위칭 속도로 동작되는 것을 설명하기로 한다.
도 2a 내지 도 2d는 종래의 정류 소자들을 도시한 예이다.
도 2a는 종래의 쇼트키 장벽 다이오드를 도시한 예로서, 종래의 쇼트키 장벽 다이오드(SBD: Schottky Barrier Diode)(200a)는 n+의 반도체 기반(210), n-의 에피층(220), 산화막(230) 및 애노드(240)를 포함한다.
쇼트키 장벽 다이오드(200a)는 반도체 기판(210)의 상부에 에피층(220)이 형성되고, 에피층의 상부에 산화막(230)과 애노드(240)가 형성되며, 산화막(230)의 상부에 애노드(240)가 형성될 수 있다.
쇼트키 장벽 다이오드(200a)는 역방향 인가전압에 대하여 누설전류가 크고, 항복전압을 높이는데 어려운 문제점이 있어, 사용 전압이 낮고, 저성능으로 사용해도 문제가 되지 않는 저전압용 정류 소자로 적합할 수 있다.
쇼트키 장벽 다이오드(200a)는 소수 운반자의 주입이 차단되어 동작이 빠를 수 있고, 턴온 전압이 감소될 수 있으나, 대체로 역방향 항복전압이 200V 이하로 제한되거나, 누설전류가 높아 정류 기능에 대한 신뢰성이 낮을 수 있다.
도 2b는 종래의 접합 장벽 쇼트키 다이오드를 도시한 예로서, 종래의 접합 장벽 쇼트키 다이오드(JBSD: Junction Barrier Schottky Diode)(200b)는 도 2a의 구조를 적용하되, 에피층(120) P+층이 국부적으로 형성되고, 애노드(140)의 금속-반도체가 접합되는 것을 특징으로 할 수 있고, 고전압용 정류 소자로 적합할 수 있다.
접합 장벽 쇼트키 다이오드(200b)는 p-n접합의 높은 항복전압과 쇼트키 접합의 낮은 턴온 전압을 가질 수 있으나, 수 킬로볼트(kV) 급의 높은 항복 전압에서 누설 전류를 수 밀리암페어(mA) 이하로 유지하기 어려울 수 있다.
접합 장벽 쇼트키 다이오드(200b)는 p-n 접합에서 주입된 소수 운반자가 많고, 소수 운반자를 스위칭시 소멸되는 시간이 길어서 동작 속도를 높이는데 어려워 전력 스위칭의 효율이 낮을 수 있다.
도 2c는 종래의 트렌치 모스 장벽 쇼트키를 도시한 예로서, 종래의 트렌치 모스 장벽 쇼트키(TMBS: Trench MOS Barrier Schottky)(200c)는 접합 장벽 쇼트키 다이오드(200b)의 성능을 개선한 정류 소자이다.
트렌치 모스 장벽 쇼트키(200c)는 트렌치 모스를 장벽으로 동작되도록 쇼트키 접합 부분의 하단에 위치하여 전술한 접합 장벽 쇼트키 다이오드(200b)에 비해 항복 전압을 더욱 높이고, 누설 전류를 감소시킬 수 있고, 동시에 쇼트키 접합의 장벽을 적절히 조절하여 턴온 전압을 낮추어 순방향 전류구동에 대한 전력의 소모를 감소시킬 수 있으며, 소수 운반자의 주입을 최소화하여 동작 속도를 향상시킬 수 있으나, 역방향의 누설 전류가 다소 높을 수 있다.
트렌치 모스 장벽 쇼트키(200c)는 항복 전압을 더욱 높이고, 동시에 쇼트키 접합의 장벽을 적절히 조절하여 턴온 전압을 낮추어 순방향 전류 구동에 대한 전력소모를 줄일 수 있으나, 여전히 역방향의 누설 전류가 다소 높을 수 있고, 역방향의 항복 전압이 200V 정도의 낮은 수준일 수 있다.
도 2d는 종래의 슈퍼 장벽 정류기를 도시한 예로서, 슈퍼 장벽 정류기(SBR: Super Barrier Rectifier)(200d)는 반도체 기판(210d), 제1 에피층(220d), 산화막(230d), 게이트(240d), 제1 베이스층(221d), 컬렉터층(222d), 제2 베이스층(223d) 및 전극(250d) 을 포함한다.
슈퍼 장벽 정류기 (200d)는 반도체 기판(210d)의 상부에 제1 에피층(220d)이 형성되고, 제1 에피층(220d)의 내부의 일부를 식각하여 제1 베이스층(221d)이 형성되며, 제1 베이스층(221d)의 내부의 일부를 식각하여 컬렉터층(222d) 및 제2 베이스층(223d)이 형성되는 하부층을 포함한다.
슈퍼 장벽 정류기 (200d)는 하부층의 상부의 일부에 산화막(230d)이 형성되고, 산화막(230d)의 상부에 게이트(240d)가 형성되며, 하부층의 상부의 다른 일부와 게이트(240d)의 상부에 전극(250d)이 형성된다.
슈퍼 장벽 정류기 (200d)는 항복전압을 높이는 장점이 있지만, 소수 운반자의 주입에 의한 동작속도를 높이는데 제한적일 수 있고, 턴온 전압의 재현성과 균일성을 제어하는데 어려울 수 있다.
도 3a는 쇼트키 장벽 다이오드 또는 접합 장벽 쇼트키 다이오드의 순방향 전류 흐름을 도시한 예이고, 도 3b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 순방향 전류 흐름을 도시한 예이다.
금속-반도체 쇼트키 접합 계면을 나타내는 표면에서 쇼트키 접합의 하단부에 드리프트 채널 (Drift Channel)의 깊이 방향으로 인가되는 전계는 임계전압에 이르면 항복이 발생된다. 항복이 발생된 해당 부분의 전계를 가장 낮게 하는 경우, 항복 전압을 더욱 높일 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 전계 분포는 쇼트키 장벽 다이오드 또는 접합 장벽 쇼트키 다이오드의 전계 분포에 비해 깊고 낮은 상태로 유지할 수 있음을 확인할 수 있고, 항복 전압이 더욱 높다는 것을 확인할 수 있다.
본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 반도체의 깊은 위치에 고전계가 인가되는 구조가 적용되기 때문에, 쇼트키 장벽 다이오드 또는 접합 장벽 쇼트키 다이오드에 비해 드리프트 채널의 저항 증가를 최소화할 수 있고, 안정성 측면에서도 유리할 수 있다.
도 4는 역바이어스가 인가된 상태에서 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드에 대한 커트라인에서의 전계 분포를 도시한 예이다.
도 4를 참조하면, 역방향 전압이 인가된 상태에서 쇼트키 장벽 다이오드는 항복이 쇼트키 접합부에서 발생될 수 있고, 접합 장벽 쇼트키 다이오드는 전계 분포가 퍼져 항복이 일부 발생될 수 있으며, 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 전계 분포가 더욱 안정되게 분포하여 쇼트키 장벽 다이오드 및 접합 장벽 쇼트키 다이오드보다 더욱 안정화되어 있어 항복이 미 발생될 수 있다.
도 5a는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 순방향에 대한 전류-전압 특성을 도시한 예이고, 도 5b는 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역방향에 대한 전류-전압 특성을 도시한 예이다.
도 5a 및 도 5b를 참조하면, 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 쇼트키 장벽 다이오드 및 접합 장벽 쇼트키 다이오드보다 순방향 전압강하(VF)가 감소될 수 있고, 역방향 누설 전류가 감소될 수 있다.
본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 헤테로 터널링 접합 구조와 동시에 유효한 쇼트키 접합면적을 증대하여 순방향 전압강하 또는 턴온 전압이 감소되는 효과가 발생한다.
도 6은 스위칭 오프시 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자, 쇼트키 장벽 다이오드, 접합 장벽 쇼트키 다이오드의 역회복 특성을 도시한 예이다.
도 6을 참조하면, 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 스위칭 오프시 쇼트키 장벽 다이오드 및 접합 장벽 쇼트키 다이오드보다 역방향 누설 전류가 낮아 전력 소모를 줄이면서 신뢰성을 개선시킬 수 있다.
본 발명의 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자는 역방향 누설 전류가 감소되는 동시에 빠른 역회복 시간(Trr, Reverse Recovery Time)을 가짐으로써 높은 스위칭 속도로 동작할 수 있다.
도 7은 본 발명의 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법을 도시한 흐름도이다.
헤테로 터널링 접합을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 고속-고전압 반도체 소자의 제조 방법은, 반도체 기판(110)의 상부에 제1 에피층(120)을 형성하고, 필드 산화막층(160)을 성장시킨다.
반도체 기판(110)은 n+형으로 고농도로 도핑되어 금속과의 오믹접합으로 저저항의 이미터층이 형성되고, 제1 에피층(120)은 반도체 기판(110)의 상부에 형성되고, n-형으로 도핑되어 항복 전압을 높일 수 있다.
필드 산화막층(160)을 성장시킨 후, 필드 산화막층(160)과 제1 에피층(120)을 국부적으로 연속 식각하여 트렌치 영역(130)을 형성한다. 트렌치 영역(130)은 곡면으로 형성되는 것을 특징으로 할 수 있다.
트렌치 영역(130)을 형성한 후, 트렌치 영역(130)의 표면에 트렌치 산화막층(131)을 성장시키고, 트렌치 영역(130)의 내부에 폴리 실리콘(132)을 증착한다.
폴리 실리콘(132)은 전압화학증기증착 장비를 이용하여 트렌치 영역(130)의 내부에 증착되어 채워질 수 있다.
폴리 실리콘(132)을 증착하는 단계에서, 백 에치 방식을 이용하여 폴리 실리콘(132)의 표면을 평탄화하는 평탄화 공정을 포함할 수 있다. 백 에치 방식은 화학 기계적 연마 방식 또는 드라이 에치 방식을 포함할 수 있다.
폴리 실리콘(132)을 증착한 후, 트렌치 영역(130)의 사이 및 제1 에피층(120)의 상부에 헤테로 터널링 접합 구조의 제2 에피층(140)을 형성한다.
제2 에피층(120)을 형성하는 단계에서, 트렌치 영역(130)의 사이 및 제1 에피층(120)의 상부에 터널링 에피층(141)을 성장시키고, 터너링 에피층(141)의 상부에 쇼트키 에피층(142)을 성장시켜 헤테로 터널링 접합 구조로 형성되는 것을 특징으로 할 수 있다. 터널링 에피층(141)은 에너지 준위가 축퇴되도록 고농도로 도핑한다.
제2 에피층(140)을 형성한 후, 트렌치 영역(130)의 상부 및 제2 에피층(140)의 상부에 쇼트키 금속층(150)을 증착하고, 샐리사이드를 형성하기 위한 열처리 공정을 포함할 수 있다.
쇼트키 금속층(150)을 증착한 후, 쇼트키 금속층(150)에 패드 금속층(170)을 증착한다.
필드 산화물(160)층은 쇼트키 금속층(150)과 중첩되지 않고, 제2 에피층(140)의 상부에 형성될 수 있고, 패드 금속층(170)은 필드 산화물층(160)과 쇼트키 금속층(150)의 상부에 형성될 수 있다.
본 발명은 상술한 다수의 반도체 접합층을 이용한 구조를 기본으로 하여 단순화 및 응용을 통해 여러 가지 변형된 형태로 소자를 제작하여 제품화 할 수 있다. 주지하는 바와 같이 통상적으로 제품의 양산에는 수율, 신뢰성, 생산성, 생산단가와 같은 점들을 제품의 성능과 비교하여 최적화하는 것이 일반적이다.
100: 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자
110: 반도체 기판 120: 제1 에피층
130: 트렌치 영역 131: 트렌치 산화막층
132: 폴리 실리콘 140: 제2 에피층
150: 쇼트키 금속층 160: 필드 산화막층
170: 패드 금속층
110: 반도체 기판 120: 제1 에피층
130: 트렌치 영역 131: 트렌치 산화막층
132: 폴리 실리콘 140: 제2 에피층
150: 쇼트키 금속층 160: 필드 산화막층
170: 패드 금속층
Claims (8)
- 헤테로 터널링 접합(hetero tunneling junction)을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 고속-고전압 반도체 소자에 있어서,
반도체 기판의 상부에 형성되는 제1 에피층, 상기 제1 에피층 내에 국부적으로 식각하여 형성되는 트렌치 영역의 표면에 형성되는 트렌치 산화막층 및 상기 트렌치 영역의 내부에 채워진 폴리 실리콘을 포함하는 MOS층;
상기 트렌치 영역의 사이 및 제1 에피층의 상부에 형성되는 헤테로 터널링 접합 구조의 제2 에피층;
상기 트렌치 영역의 상부 및 제2 에피층의 상부에 형성되는 쇼트키 금속층 및
상기 쇼트키 금속층의 상부에 형성되는 패드 금속층을 포함하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자. - 제1항에 있어서,
상기 트렌치 영역은 곡면으로 형성되는 것을 특징으로 하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자. - 제1항에 있어서,
상기 MOS층은 상기 제2 에피층의 하부에 선정된 깊이로 배치되어 역전압에 의한 공핍을 형성하는 것을 특징으로 하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자. - 제1항에 있어서,
상기 제2 에피층은 상기 양자 터널링 현상이 발생되기 위한 터널링 에피층 및 쇼트키 에피층을 포함하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자. - 제1항에 있어서,
상기 쇼트키 금속층은 상기 트렌치 영역의 상부와 제2 에피층의 상부 간의 선정된 깊이에 의해 쇼트키의 유효 접합면이 증가되는 것을 특징으로 하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자. - 헤테로 터널링 접합을 이용하여 양자 터널링 현상이 발생되고, 쇼트키 금속층의 접합 면적에 의해 턴온 전압을 감소시키는 고속-고전압 반도체 소자의 제조 방법에 있어서,
반도체 기판의 상부에 제1 에피층을 형성하고, 필드 산화막층을 성장시키는 단계;
상기 필드 산화막층과 제1 에피층을 국부적으로 연속 식각하여 트렌치 영역을 형성하는 단계;
상기 트렌치 영역의 표면에 트렌치 산화막층을 성장시키는 단계;
상기 트렌치 영역의 내부에 폴리 실리콘을 증착하는 단계;
상기 트렌치 영역의 사이 및 제1 에피층의 상부에 헤테로 터널링 접합 구조의 제2 에피층을 형성하는 단계;
상기 트렌치 영역의 상부 및 제2 에피층의 상부에 쇼트키 금속층을 증착하는 단계 및
상기 쇼트키 금속층에 패드 금속층을 증착하는 단계를 포함하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법. - 제6항에 있어서,
상기 제2 에피층을 형성하는 단계는, 상기 트렌치 영역의 사이 및 제1 에피층의 상부에 터널링 에피층을 성장시키고, 상기 터널링 에피층의 상부에 쇼트키 에피층을 성장시켜 헤테로 터널링 접합 구조로 형성되는 것을 특징으로 하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법. - 제6항에 있어서,
상기 쇼트키 금속층을 증착하는 단계는, 샐리사이드를 형성하기 위한 열처리 공정을 포함하는 헤테로 터널링 접합을 이용한 고속-고전압 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150185983A KR101737966B1 (ko) | 2015-12-24 | 2015-12-24 | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150185983A KR101737966B1 (ko) | 2015-12-24 | 2015-12-24 | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101737966B1 true KR101737966B1 (ko) | 2017-05-29 |
Family
ID=59053248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150185983A KR101737966B1 (ko) | 2015-12-24 | 2015-12-24 | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101737966B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585572A (zh) * | 2018-12-29 | 2019-04-05 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
| CN110061057A (zh) * | 2019-05-06 | 2019-07-26 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3673334B2 (ja) | 1995-07-27 | 2005-07-20 | オリジン電気株式会社 | 半導体ダイオード |
| KR101167530B1 (ko) | 2012-01-05 | 2012-07-20 | 주식회사 시지트로닉스 | 수퍼 헤테로 접합 반도체소자 및 그 제작방법 |
| KR101398125B1 (ko) | 2013-06-19 | 2014-05-27 | 주식회사 시지트로닉스 | 자기정렬 고속 회복 다이오드 및 그 제조 방법 |
| KR101448158B1 (ko) | 2013-08-19 | 2014-10-07 | 주식회사 시지트로닉스 | 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법 |
-
2015
- 2015-12-24 KR KR1020150185983A patent/KR101737966B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3673334B2 (ja) | 1995-07-27 | 2005-07-20 | オリジン電気株式会社 | 半導体ダイオード |
| KR101167530B1 (ko) | 2012-01-05 | 2012-07-20 | 주식회사 시지트로닉스 | 수퍼 헤테로 접합 반도체소자 및 그 제작방법 |
| KR101398125B1 (ko) | 2013-06-19 | 2014-05-27 | 주식회사 시지트로닉스 | 자기정렬 고속 회복 다이오드 및 그 제조 방법 |
| KR101448158B1 (ko) | 2013-08-19 | 2014-10-07 | 주식회사 시지트로닉스 | 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585572A (zh) * | 2018-12-29 | 2019-04-05 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
| CN110061057A (zh) * | 2019-05-06 | 2019-07-26 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
| CN110061057B (zh) * | 2019-05-06 | 2020-08-18 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426542B1 (en) | Schottky diode with dielectric trench | |
| US8148748B2 (en) | Adjustable field effect rectifier | |
| US7696540B2 (en) | Structure and method for a fast recovery rectifier structure | |
| EP1314207B1 (en) | Trench schottky rectifier | |
| US8952481B2 (en) | Super surge diodes | |
| US20010000033A1 (en) | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein | |
| US20130032809A1 (en) | Semiconductor Devices with Non-Implanted Barrier Regions and Methods of Fabricating Same | |
| US9716187B2 (en) | Trench semiconductor device having multiple trench depths and method | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| JP2004519100A (ja) | バイポーラダイオード | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| US10797182B2 (en) | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| KR101737966B1 (ko) | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 | |
| US9384983B2 (en) | Method of manufacturing a vertical semiconductor device | |
| KR101448158B1 (ko) | 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| KR101415878B1 (ko) | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 | |
| KR101398125B1 (ko) | 자기정렬 고속 회복 다이오드 및 그 제조 방법 | |
| Han et al. | GaN super-heterojunction Schottky barrier diode with over 10 kV blocking voltage | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| TWI416695B (zh) | 用於快速回復整流器結構之裝置及方法 | |
| KR101355520B1 (ko) | 고전압 반도체 소자의 구조 및 그 제조 방법 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 4 |