CN110610996A - 一种沟槽肖特基整流器 - Google Patents
一种沟槽肖特基整流器 Download PDFInfo
- Publication number
- CN110610996A CN110610996A CN201910712748.7A CN201910712748A CN110610996A CN 110610996 A CN110610996 A CN 110610996A CN 201910712748 A CN201910712748 A CN 201910712748A CN 110610996 A CN110610996 A CN 110610996A
- Authority
- CN
- China
- Prior art keywords
- region
- trench
- trench gate
- gate dielectric
- dielectric region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910000676 Si alloy Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 4
- FQNKXXHWTIMQJM-UHFFFAOYSA-N [Si].[Pt].[Ni] Chemical compound [Si].[Pt].[Ni] FQNKXXHWTIMQJM-UHFFFAOYSA-N 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000011084 recovery Methods 0.000 abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型漂移层、沟槽栅介质区、沟槽栅填充区、肖特基势垒接触区和上电极区。本发明可以获得反向恢复时间短，开关损耗小的性能。
Description
技术领域
本发明涉及半导体器件领域，具体是一种沟槽肖特基整流器。
背景技术
肖特基势垒二极管(SBD)是中低压领域的常用功率整流器，但由于镜像电荷导致的势垒降低效应，SBD的漏电水平随着反向电压接近击穿电压而显著增大。沟槽肖特基势垒二极管，也称为沟槽MOS 势垒肖特基(TMBS)整流器，由于引入沟槽MOS结构的电场夹断效应使反向漏电水平得到显著降低，同时外延漂移层电场得到增强，从而使正向导通压降也得到显著降低。但是现有TMBS结构中，由于沟槽MOS结构的存在，使势垒电容显著增大，从而现有TMBS的反向恢复时间较长，开关损耗较大。
发明内容
本发明的目的是解决现有技术中存在的问题。
为实现本发明目的而采用的技术方案是这样的，一种沟槽肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型漂移层、沟槽栅介质区、沟槽栅填充区、肖特基势垒接触区和上电极区。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述第一导电类型漂移层覆盖于重掺杂第一导电类型衬底层之上。
所述重掺杂第一导电类型衬底层和第一导电类型漂移层采用半导体材料，主要包括硅和碳化硅。
所述沟槽栅介质区为U型槽。
所述沟槽栅介质区覆盖在第一导电类型漂移层之上的部分表面。
所述沟槽栅介质区的材料为二氧化硅材料、氮氧化硅或氧化铪。
所述沟槽栅填充区填充在沟槽栅介质区内。
所述沟槽栅填充区的材料为多晶硅。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
所述肖特基势垒接触区覆盖在第一导电类型漂移层之上的部分表面。
所述肖特基势垒接触区和沟槽栅介质区间隔分布。
所述肖特基势垒接触区的材料为肖特基势垒金属或高级硅化物。所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。
所述上电极区覆盖肖特基势垒接触区之上。
进一步，所述上电极区和沟槽栅填充区不接触。
所述上电极区由多个不连续区域构成。所述不连续区域之间由介质区隔离，即介质区和上电极区间隔排布。
优选的，所述介质区完全覆盖在沟槽栅填充区和沟槽栅介质区之上。
优选的，所述上电极区还覆盖沟槽栅介质区的部分表面。
所述介质区完全覆盖在沟槽栅填充区之上。所述介质区部分覆盖在沟槽栅介质区之上。
本发明的技术效果是毋庸置疑的。针对器件反向恢复时间较长，开关损耗较大等问题，本发明通过器件新型结构设计和制造工艺的优化，达到在不增加制造工艺步骤和制造成本的基础上获得反向恢复时间短，开关损耗小的性能。与现有沟槽肖特基二极管(也称TMBS) 整流器相比，本发明通过器件新型结构设计，达到在不增加制造工艺步骤和制造成本的基础上获得反向恢复时间短，开关损耗小的性能。
附图说明
图1为本发明提供的沟槽肖特基整流器的实施例4结构示意图；
图2为本发明提供的沟槽肖特基整流器的实施例5结构示意图；
图3为本发明提供的沟槽肖特基整流器的实施例6结构示意图；
图4为本发明提供的沟槽肖特基整流器的实施例7结构示意图；
图中：下电极层1、重掺杂第一导电类型衬底层2、第一导电类型漂移层3、沟槽栅介质区4、沟槽栅填充区5、肖特基势垒接触区 6、上电极区7和介质区8。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种沟槽肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型漂移层、沟槽栅介质区、沟槽栅填充区、肖特基势垒接触区和上电极区。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述第一导电类型漂移层覆盖于重掺杂第一导电类型衬底层之上。
所述沟槽栅介质区为U型槽。
所述沟槽栅介质区覆盖在第一导电类型漂移层之上的部分表面。
所述沟槽栅填充区填充在沟槽栅介质区内。
所述肖特基势垒接触区覆盖在第一导电类型漂移层之上的部分表面。
所述肖特基势垒接触区和沟槽栅介质区间隔分布。
所述上电极区覆盖肖特基势垒接触区之上。
实施例2：
一种沟槽肖特基整流器，包括下电极层1、重掺杂第一导电类型衬底层2、第一导电类型漂移层3、沟槽栅介质区4、沟槽栅填充区 5、肖特基势垒接触区6和上电极区7。
所述重掺杂第一导电类型衬底层2覆盖于下电极层1之上。
所述第一导电类型漂移层3覆盖于重掺杂第一导电类型衬底层 2之上。
所述重掺杂第一导电类型衬底层2和第一导电类型漂移层3采用半导体材料，主要包括硅和碳化硅。
所述沟槽栅介质区4为U型槽。
所述沟槽栅介质区4覆盖在第一导电类型漂移层3之上的部分表面。
所述沟槽栅介质区4的材料为二氧化硅材料、氮氧化硅或氧化铪。
所述沟槽栅填充区5填充在沟槽栅介质区4内。
所述沟槽栅填充区5的材料为多晶硅。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
所述肖特基势垒接触区6覆盖在第一导电类型漂移层3之上的部分表面。
所述肖特基势垒接触区6和沟槽栅介质区4间隔分布。
所述肖特基势垒接触区6的材料为肖特基势垒金属或高级硅化物。所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。
所述上电极区7覆盖肖特基势垒接触区6之上。
进一步，所述上电极区7和沟槽栅填充区5不接触。
所述上电极区7由多个不连续区域构成。所述不连续区域之间由介质区8隔离，即介质区8和上电极区7间隔排布。
所述介质区8完全覆盖在沟槽栅填充区5和沟槽栅介质区4之上。
实施例3：
一种沟槽肖特基整流器，包括下电极层1、重掺杂第一导电类型衬底层2、第一导电类型漂移层3、沟槽栅介质区4、沟槽栅填充区 5、肖特基势垒接触区6和上电极区7。
所述重掺杂第一导电类型衬底层2覆盖于下电极层1之上。
所述第一导电类型漂移层3覆盖于重掺杂第一导电类型衬底层 2之上。
所述重掺杂第一导电类型衬底层2和第一导电类型漂移层3采用半导体材料，主要包括硅和碳化硅。
所述沟槽栅介质区4为U型槽。
所述沟槽栅介质区4覆盖在第一导电类型漂移层3之上的部分表面。
所述沟槽栅介质区4的材料为二氧化硅材料、氮氧化硅或氧化铪。
所述沟槽栅填充区5填充在沟槽栅介质区4内。
所述沟槽栅填充区5的材料为多晶硅。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
所述肖特基势垒接触区6覆盖在第一导电类型漂移层3之上的部分表面。
所述肖特基势垒接触区6和沟槽栅介质区4间隔分布。
所述肖特基势垒接触区6的材料为肖特基势垒金属或高级硅化物。所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。
所述上电极区7覆盖肖特基势垒接触区6之上。
进一步，所述上电极区7和沟槽栅填充区5不接触。
所述上电极区7由多个不连续区域构成。所述不连续区域之间由介质区8隔离，即介质区8和上电极区7间隔排布。
所述上电极区7还覆盖沟槽栅介质区4的部分表面。
所述介质区8完全覆盖在沟槽栅填充区5之上。所述介质区8 部分覆盖在沟槽栅介质区4之上。
实施例4：
选择第一导电类型为N型的一种高效整流器，如图1所示，包括下电极层1、重掺杂N型衬底层2、N型漂移层3、沟槽栅介质区 4、沟槽栅填充区5、肖特基势垒接触区6和上电极层7；
所述重掺杂N型衬底层2位于下电极层1之上，重掺杂N型衬底材料选择单晶硅，杂质选择砷，掺杂浓度选择19次方以上，厚度选择400-600微米；
所述N型漂移层3位于重掺杂N型衬底层2之上，N型漂移层选择单晶硅，杂质选择磷，掺杂浓度选择约15次方，厚度选择4-8微米；
所述沟槽栅介质区4呈U型槽结构，位于N型漂移层3的部分区域之上，由多个不相联的区域构成，栅介质区材料选择二氧化硅， U型槽结构中二氧化硅材料的厚度选择0.2-0.6微米；
所述沟槽栅填充区5位于沟槽栅介质区4的U型槽内部，沟槽栅填充区材料选择多晶硅，多晶硅材料通过杂质注入后退火的方式完成掺杂杂质注入条件选择磷杂质和注入剂量约15次方；
所述肖特基势垒接触区6位于第一导电类型漂移层3的部分区域之上，由多个不相联的区域构成；肖特基势垒接触区6与沟槽栅介质区4间隔排布；
所述上电极区7位于肖特基势垒接触区6之上；上电极层7与沟槽栅填充区5不接触。
所述下电极层1在形成前还需对重掺杂N型衬底层2进行减薄工艺处理。
本实施例给出的一种沟槽肖特基整流器，能够获得反向恢复时间短，开关损耗小的性能。
实施例5：
选择第一导电类型为N型的一种高效整流器，如图2所示，包括下电极层1、重掺杂N型衬底层2、N型漂移层3、沟槽栅介质区 4、沟槽栅填充区5、肖特基势垒接触区6和上电极层7；
所述重掺杂N型衬底层2位于下电极层1之上，重掺杂N型衬底材料选择单晶硅，杂质选择砷，掺杂浓度选择19次方以上，厚度选择400-600微米；
所述N型漂移层3位于重掺杂N型衬底层2之上，N型漂移层选择单晶硅，杂质选择磷，掺杂浓度选择约15次方，厚度选择6微米；
所述沟槽栅介质区4呈U型槽结构，位于N型漂移层3的部分区域之上，由多个不相联的区域构成，厚度选择为3微米，栅介质区材料选择二氧化硅，U型槽结构中二氧化硅材料的厚度选择0.45 微米；
所述沟槽栅填充区5位于沟槽栅介质区4的U型槽内部，沟槽栅填充区材料选择多晶硅，多晶硅材料通过杂质注入后退火的方式完成掺杂杂质注入条件选择磷杂质和注入剂量约15次方；
所述肖特基势垒接触区6位于第一导电类型漂移层3的部分区域之上，由多个不相联的区域构成；肖特基势垒接触区6与沟槽栅介质区4间隔排布；
所述上电极区7位于肖特基势垒接触区6和部分沟槽栅介质区4 之上；上电极层7与沟槽栅填充区5不接触。
所述下电极层1在形成前还需对重掺杂N型衬底层2进行减薄工艺处理。
本实施例给出的一种沟槽肖特基整流器，能够获得反向恢复时间短，开关损耗小的性能。
实施例6：
选择第一导电类型为N型的一种高效整流器，如图3所示，包括下电极层1、重掺杂N型衬底层2、N型漂移层3、沟槽栅介质区 4、沟槽栅填充区5、肖特基势垒接触区6和上电极层7；
所述重掺杂N型衬底层2位于下电极层1之上，重掺杂N型衬底材料选择单晶硅，杂质选择砷，掺杂浓度选择19次方以上，厚度选择400-600微米；
所述N型漂移层3位于重掺杂N型衬底层2之上，N型漂移层选择单晶硅，杂质选择磷，掺杂浓度选择约15次方，厚度选择6微米；
所述沟槽栅介质区4呈U型槽结构，位于N型漂移层3的部分区域之上，由多个不相联的区域构成，厚度选择为3微米，栅介质区材料选择二氧化硅，U型槽结构中二氧化硅材料的厚度选择0.45 微米；
所述沟槽栅填充区5位于沟槽栅介质区4的U型槽内部，沟槽栅填充区材料选择多晶硅，多晶硅材料通过杂质注入后退火的方式完成掺杂杂质注入条件选择磷杂质和注入剂量约15次方；
所述肖特基势垒接触区6位于第一导电类型漂移层3的部分区域之上，由多个不相联的区域构成；肖特基势垒接触区6与沟槽栅介质区4间隔排布；
所述上电极区7位于肖特基势垒接触区6之上，由多个不连续区域构成；上电极层7与沟槽栅填充区5不接触；上电极区7不连续区域之间由介质区8进行隔离，介质区8位于沟槽栅填充区5和沟槽栅介质区4之上；介质区8与上电极区7间隔排布；
所述下电极层1在形成前还需对重掺杂N型衬底层2进行减薄工艺处理。
本实施例给出的一种沟槽肖特基整流器，能够获得反向恢复时间短，开关损耗小的性能。
实施例7：
选择第一导电类型为N型的一种高效整流器，如图4所示，包括下电极层1、重掺杂N型衬底层2、N型漂移层3、沟槽栅介质区 4、沟槽栅填充区5、肖特基势垒接触区6和上电极层7；
所述重掺杂N型衬底层2位于下电极层1之上，重掺杂N型衬底材料选择单晶硅，杂质选择砷，掺杂浓度选择19次方以上，厚度选择400-600微米；
所述N型漂移层3位于重掺杂N型衬底层2之上，N型漂移层选择单晶硅，杂质选择磷，掺杂浓度选择约15次方，厚度选择6微米；
所述沟槽栅介质区4呈U型槽结构，位于N型漂移层3的部分区域之上，由多个不相联的区域构成，厚度选择为3微米，栅介质区材料选择二氧化硅，U型槽结构中二氧化硅材料的厚度选择0.45 微米；
所述沟槽栅填充区5位于沟槽栅介质区4的U型槽内部，沟槽栅填充区材料选择多晶硅，多晶硅材料通过杂质注入后退火的方式完成掺杂杂质注入条件选择磷杂质和注入剂量约15次方；
所述肖特基势垒接触区6位于第一导电类型漂移层3的部分区域之上，由多个不相联的区域构成；肖特基势垒接触区6与沟槽栅介质区4间隔排布；
所述上电极区7位于肖特基势垒接触区6和部分沟槽栅介质区4 之上，由多个不连续区域构成；上电极层7与沟槽栅填充区5不接触；上电极区7不连续区域之间由介质区8进行隔离，介质区8位于沟槽栅填充区5和部分沟槽栅介质区4之上；介质区8与上电极区7间隔排布；
所述下电极层1在形成前还需对重掺杂N型衬底层2进行减薄工艺处理。
本实施例给出的一种沟槽肖特基整流器，能够获得反向恢复时间短，开关损耗小的性能。
Claims (7)
1.一种沟槽肖特基整流器，其特征在于，包括下电极层(1)、重掺杂第一导电类型衬底层(2)、第一导电类型漂移层(3)、沟槽栅介质区(4)、沟槽栅填充区(5)、肖特基势垒接触区(6)和上电极区(7)；
所述重掺杂第一导电类型衬底层(2)覆盖于下电极层(1)之上；
所述第一导电类型漂移层(3)覆盖于重掺杂第一导电类型衬底层(2)之上。
所述沟槽栅介质区(4)为U型槽；
所述沟槽栅介质区(4)覆盖在第一导电类型漂移层(3)之上的部分表面；
所述沟槽栅填充区(5)填充在沟槽栅介质区(4)内；
所述肖特基势垒接触区(6)覆盖在第一导电类型漂移层(3)之上的部分表面；
所述肖特基势垒接触区(6)和沟槽栅介质区(4)间隔分布；
所述上电极区(7)覆盖肖特基势垒接触区(6)之上。
2.根据权利要求1所述的一种沟槽肖特基整流器，其特征在于：所述上电极区(7)和沟槽栅填充区(5)不接触。
3.根据权利要求1或2所述的一种沟槽肖特基整流器，其特征在于：所述上电极区(7)还覆盖沟槽栅介质区(4)的部分表面。
4.根据权利要求1所述的一种沟槽肖特基整流器，其特征在于：所述上电极区(7)由多个不连续区域构成；所述不连续区域之间由介质区(8)隔离，即介质区(8)和上电极区(7)间隔排布。
5.根据权利要求1或4所述的一种沟槽肖特基整流器，其特征在于：所述介质区(8)完全覆盖在沟槽栅填充区(5)和沟槽栅介质区(4)之上。
6.根据权利要求1、3或4所述的一种沟槽肖特基整流器，其特征在于：所述介质区(8)完全覆盖在沟槽栅填充区(5)之上；所述介质区(8)部分覆盖在沟槽栅介质区(4)之上。
7.根据权利要求1所述的一种沟槽肖特基整流器，其特征在于：所述重掺杂第一导电类型衬底层(2)和第一导电类型漂移层(3)采用半导体材料，主要包括硅和碳化硅。
所述沟槽栅介质区(4)的材料为二氧化硅材料、氮氧化硅或氧化铪；
所述沟槽栅填充区(5)的材料为多晶硅；所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂；
所述肖特基势垒接触区(6)的材料为肖特基势垒金属或高级硅化物；所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910712748.7A CN110610996A (zh) | 2019-08-02 | 2019-08-02 | 一种沟槽肖特基整流器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910712748.7A CN110610996A (zh) | 2019-08-02 | 2019-08-02 | 一种沟槽肖特基整流器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110610996A true CN110610996A (zh) | 2019-12-24 |
Family
ID=68890967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910712748.7A Pending CN110610996A (zh) | 2019-08-02 | 2019-08-02 | 一种沟槽肖特基整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110610996A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668314A (zh) * | 2020-06-04 | 2020-09-15 | 重庆大学 | 一种新型的沟槽型mos势垒肖特基接触超势垒整流器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191809A1 (en) * | 2004-02-09 | 2005-09-01 | International Rectifier Corp. | Common MOSFET process for plural devices |
| CN102270662A (zh) * | 2010-06-01 | 2011-12-07 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
| CN209016062U (zh) * | 2018-12-19 | 2019-06-21 | 吉林华微电子股份有限公司 | 沟槽肖特基器件 |
-
2019
- 2019-08-02 CN CN201910712748.7A patent/CN110610996A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191809A1 (en) * | 2004-02-09 | 2005-09-01 | International Rectifier Corp. | Common MOSFET process for plural devices |
| CN102270662A (zh) * | 2010-06-01 | 2011-12-07 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
| CN209016062U (zh) * | 2018-12-19 | 2019-06-21 | 吉林华微电子股份有限公司 | 沟槽肖特基器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668314A (zh) * | 2020-06-04 | 2020-09-15 | 重庆大学 | 一种新型的沟槽型mos势垒肖特基接触超势垒整流器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750412B2 (en) | Rectifier with PN clamp regions under trenches | |
| US7489011B2 (en) | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics | |
| US8581336B2 (en) | Power trench MOSFET rectifier | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| US8759202B2 (en) | Semiconductor device and manufacturing method | |
| US11855184B2 (en) | Method of manufacturing a power semiconductor device having source region and body contact region formed between trench-type gate electrodes | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| US20180026143A1 (en) | Super-junction schottky diode | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| KR101737966B1 (ko) | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 | |
| CN110931548A (zh) | 一种半导体器件结构及其制造方法 | |
| CN211017092U (zh) | 一种半导体功率器件结构 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN107946375B (zh) | 一种双外延超级势垒整流器 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 | |
| US10923587B2 (en) | Power MOSFET and method for producing a power MOSFET | |
| CN114744035B (zh) | 一种超势垒栅肖特基整流器及其制造方法 | |
| CN117352557B (zh) | 一种集成式sgt mosfet及其制备工艺 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191224 |