CN107946371B - 一种肖特基势垒接触的超势垒整流器及其制造方法 - Google Patents
一种肖特基势垒接触的超势垒整流器及其制造方法 Download PDFInfo
- Publication number
- CN107946371B CN107946371B CN201710052574.7A CN201710052574A CN107946371B CN 107946371 B CN107946371 B CN 107946371B CN 201710052574 A CN201710052574 A CN 201710052574A CN 107946371 B CN107946371 B CN 107946371B
- Authority
- CN
- China
- Prior art keywords
- schottky barrier
- region
- layer
- conductivity type
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 132
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 210000000746 body region Anatomy 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- FQNKXXHWTIMQJM-UHFFFAOYSA-N [Si].[Pt].[Ni] Chemical compound [Si].[Pt].[Ni] FQNKXXHWTIMQJM-UHFFFAOYSA-N 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract 2
- 229910000676 Si alloy Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基势垒接触的超势垒整流器及其制造方法。所述肖特基势垒接触的超势垒整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基势垒接触区、上电极金属层和下电极金属层。所述肖特基势垒接触的超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
Description
技术领域
本发明属于功率半导体电力电子器件技术领域，具体是一种肖特基势垒接触的超势垒整流器及其制造方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。两种基本结构的功率半导体整流器是PIN功率整流器和肖特基势垒整流器。
其中PIN功率整流器正向压降大，反向恢复时间长，但漏电较小，并且具有优越的高温稳定性，主要应用于300V以上的中高压范围。
肖特基势垒整流器主要应用于200V以下的中低压范围，其正向压降小，反向恢复时间短，但反向漏电流较高，高温可靠性较差。结势垒控制整流器(JBS)和混合PIN/肖特基整流器(MPS)，结合了PIN功率整流器和肖特基势垒功率整流器的优点，是适用于中高压范围的常用整流器结构。
超势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100V以下的应用中具有明显的竞争优势。
已经公开的典型的超势垒整流器有多种结构和相应的制造方法，但其器件结构和制造工艺相对较复杂、不能更加灵活的调节正向导通能力和反向漏电流水平之间的优化关系。
发明内容
本发明的目的是解决现有技术中，超势垒整流器器件结构和制造工艺相对较复杂、不能更加灵活的调节正向导通能力和反向漏电流水平之间的优化关系的缺点。
为实现本发明目的而采用的技术方案是这样的，一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基势垒接触区、上电极层和下电极层；
所述重掺杂第一导电类型衬底层覆盖于下电极层之上；
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上；
所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面；
所述栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面和第二导电类型体区之上的部分表面；
所述栅电极层覆盖于栅介质层之上；
所述肖特基势垒接触区覆盖于第二导电类型体区之上的部分表面；
所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。
进一步，所述一种肖特基势垒接触的超势垒整流器，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
进一步，所述第二导电类型体区由一个或者多个重复的结构单元构成；所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
进一步，所述栅介质层还可以覆盖于肖特基势垒接触区之上的部分表面。
进一步，所述栅介质层优选二氧化硅材料，还可以选择氮氧化硅和其它合适的介质材料。
进一步，所述栅电极层优选掺杂多晶硅；
一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于，包括以下主要步骤：
1)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上；
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层之上；
3)将栅电极材料覆盖于2)步骤中所述栅介质材料之上；
4)利用掩膜层形成栅介质层和栅电极层；
5)形成第二导电类型体区；
6)形成肖特基势垒接触区；
7)形成上电极层；
8)形成下电极层。
进一步，在形成栅介质层和栅电极层之前，通常还包括形成第二导电类型保护环及结终端区的步骤。
进一步，所述步骤3)中的栅电极材料优选多晶硅材料；所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂；在有些具体实施例中也可以省略所述栅电极层的工艺步骤。
进一步，所述步骤5)中形成第二导电类型体区的方法优选注入第二导电类型杂质后快速退火的方式。
所述步骤6)中的肖特基势垒接触区优选但不限于高级硅化物；所述高级硅化物优选但不限于钛硅、铂硅、镍鉑硅等材料。
进一步，所述栅电极层可省略，所述上电极层覆盖于栅介质层和肖特基势垒接触区之上。
本发明的技术效果是毋庸置疑的，本发明中的肖特基势垒接触的超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
附图说明
图1为本发明实施例的新器件1剖面结构示意图；
图2为本发明实施例的新器件2剖面结构示意图。
图中：重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50和下电极层10。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1所示，一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50和下电极层10。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面和第二导电类型体区31之上的部分表面。
所述栅电极层42覆盖于栅介质层41之上。
所述肖特基势垒接触区43覆盖于第二导电类型体区31之上的部分表面。
所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
所述整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述第二导电类型体区31由一个或者多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面。
所述栅介质层41的材料主要包括二氧化硅材料和氮氧化硅。所述栅电极层42的材料主要包括掺杂多晶硅。
实施例2：
如图2所示，一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、栅介质层41、肖特基势垒接触区43、上电极层50和下电极层10。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面和第二导电类型体区31之上的部分表面。
所述肖特基势垒接触区43覆盖于第二导电类型体区31之上的部分表面。
所述上电极层50覆盖于栅介质层41和肖特基势垒接触区43之上。
所述整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述第二导电类型体区31由一个或者多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面。所述栅介质层41的材料主要包括二氧化硅材料和氮氧化硅。
实施例3：
一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50和下电极层10；
一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层覆盖于N+型衬底层之上；N+型衬底层为掺杂浓度19次方以上的砷衬底；N型外延层为杂质浓度14到17次方的磷外延层；通常还包括形成P型保护环及结终端区的步骤；
2)将栅介质材料覆盖于N型外延层之上；栅介质层41选择二氧化硅；
3)将栅电极材料覆盖于2)步骤中所述栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
4)利用掩膜层形成栅介质层41和栅电极层42；
5)选择注入P型杂质后快速退火的方式形成P型体区；P型体区形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火；
6)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
7)形成上电极层50；
8)形成下电极层10。
按照该实施例可以制作实用型的肖特基势垒接触的超势垒整流器。其可调节的肖特基势垒接触区43可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
实施例4：
一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、栅介质层41、肖特基势垒接触区43、上电极层50和下电极层10；
一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层覆盖于N+型衬底层之上；N+型衬底层为掺杂浓度19次方以上的砷衬底；N型外延层为杂质浓度14到17次方的磷外延层；通常还包括形成P型保护环及结终端区的步骤；
2)将栅介质材料覆盖于N型外延层之上；栅介质层41选择二氧化硅；
3)利用掩膜层形成栅介质层41；
4)选择注入P型杂质后快速退火的方式形成P型体区；P型体区形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火；
5)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
6)形成上电极层50；
7)形成下电极层10。
按照该实施例可以形成实用型的肖特基势垒接触的超势垒整流器。其可调节的肖特基势垒接触区43可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
实施例5：
采用实施例3中的制作方法制作肖特基势垒接触的超势垒整流器。其中，第一导电类型为N型，第二导电类型为P型。
如图1所示，本实施例制作出的肖特基势垒接触的超势垒整流器，其特征在于：包括N+型衬底层20、N型外延层30、P型体区31、栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50和下电极层10。
采用实施例1中的制作方法制作肖特基势垒接触的超势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。
所述N型外延层30覆盖在N+型衬底层20之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。所述N型外延层30为杂质浓度15到16次方的磷外延层,一个典型的N型外延层30条件可以选择5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到50伏以上的击穿要求。
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述栅介质层41覆盖于N型外延层之上的部分表面和P型体区之上的部分表面；栅介质材料选择二氧化硅。
所述栅电极层42为掺杂多晶层，覆盖在栅介质层41之上。
所述肖特基势垒接触区43覆盖于P型体区之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到栅介质层41之下的部分区域。
所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
采用实施例3中的制作方法制作肖特基势垒接触的超势垒整流器，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
实施例6：
采用实施例4中的制作方法制作肖特基势垒接触的超势垒整流器。其中，第一导电类型为N型，第二导电类型为P型。
如图2所示，本实施例制作出的高效整流器，其特征在于：包括N+型衬底层20、N型外延层30、P型体区31、栅介质层41、肖特基势垒接触区43、上电极层50和下电极层10。
采用实施例2中的制作方法制作肖特基势垒接触的超势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。
所述N型外延层30覆盖在N+型衬底层20之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。所述N型外延层30为杂质浓度15到16次方的磷外延层,一个典型的N型外延层30条件可以选择5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到50伏以上的击穿要求。
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述栅介质层41覆盖于N型外延层之上的部分表面和P型体区之上的部分表面；栅介质材料选择二氧化硅。
所述肖特基势垒接触区43覆盖于P型体区之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到栅介质层41之下的部分区域。
所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
采用实施例4中的制作方法制作肖特基势垒接触的超势垒整流器，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
Claims (7)
1.一种肖特基势垒接触的超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底层(20)、轻掺杂第一导电类型外延层(30)、第二导电类型体区(31)、栅介质层(41)、栅电极层(42)、肖特基势垒接触区(43)、上电极层(50)和下电极层(10)；
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
所述第二导电类型体区(31)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面；
所述栅介质层(41)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面和第二导电类型体区(31)之上的部分表面，且与第二导电类型体区(31)的该部分表面直接接触；
所述栅电极层(42)覆盖于栅介质层(41)之上；
所述肖特基势垒接触区(43)覆盖于第二导电类型体区(31)之上的部分表面；
所述上电极层(50)覆盖于栅电极层(42)和肖特基势垒接触区(43)之上；
所述第二导电类型体区(31)由一个或者多个重复的结构单元构成；所述第二导电类型体区(31)位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区接触，或者不接触；
所述栅介质层(41)还覆盖于肖特基势垒接触区(43)之上的部分表面。
2.根据权利要求1所述的一种肖特基势垒接触的超势垒整流器，其特征在于：还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
3.根据权利要求1或2所述的一种肖特基势垒接触的超势垒整流器，其特征在于：所述栅介质层(41)的材料主要包括二氧化硅材料和氮氧化硅；所述栅电极层(42)的材料主要包括掺杂多晶硅。
4.一种根据权利要求1所述的肖特基势垒接触的超势垒整流器的制作方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层(30)之上；
3)将栅电极材料覆盖于上述步骤2)中的栅介质材料之上；
4)利用掩膜层形成栅介质层(41)和栅电极层(42)；
所述栅介质层(41)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面和第二导电类型体区(31)之上的部分表面；
所述栅介质层(41)还覆盖于肖特基势垒接触区(43)之上的部分表面；
所述栅电极层(42)覆盖于栅介质层(41)之上；
5)形成第二导电类型体区(31)；
所述第二导电类型体区(31)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面；
所述第二导电类型体区(31)由一个或者多个重复的结构单元构成；所述第二导电类型体区(31)位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区接触，或者不接触；
6)形成肖特基势垒接触区(43)；
所述肖特基势垒接触区(43)覆盖于第二导电类型体区(31)之上的部分表面；
7)形成上电极层(50)；
所述上电极层(50)覆盖于栅电极层(42)和肖特基势垒接触区(43)之上；
8)形成下电极层(10)。
5.根据权利要求4所述的一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于：在形成栅介质层(41)和栅电极层(42)之前，还包括形成第二导电类型保护环及结终端区的步骤。
6.根据权利要求4所述的一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于：所述步骤3)中的栅电极材料包括多晶硅材料；所述多晶硅材料通过原位掺杂方式或者杂质注入后退火的方式完成掺杂；
所述步骤6)中的肖特基势垒接触区(43)包括高级硅化物；所述高级硅化物包括钛硅、铂硅或镍铂硅材料；
所述步骤5)中形成第二导电类型体区(31)的方法选择注入第二导电类型杂质后快速退火的方式。
7.根据权利要求4所述的一种肖特基势垒接触的超势垒整流器的制作方法，其特征在于：省略栅电极层(42)；
当栅电极层(42)被省略时，所述上电极层(50)覆盖于栅介质层(41)和肖特基势垒接触区(43)之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710052574.7A CN107946371B (zh) | 2017-01-24 | 2017-01-24 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710052574.7A CN107946371B (zh) | 2017-01-24 | 2017-01-24 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946371A CN107946371A (zh) | 2018-04-20 |
| CN107946371B true CN107946371B (zh) | 2024-04-05 |
Family
ID=61929020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710052574.7A Active CN107946371B (zh) | 2017-01-24 | 2017-01-24 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946371B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363330B (zh) * | 2020-03-05 | 2023-08-11 | 珠海格力电器股份有限公司 | 一种肖特基半导体器件及其制作方法 |
| CN114744035A (zh) * | 2022-03-28 | 2022-07-12 | 重庆大学 | 一种超势垒栅肖特基整流器及其制造方法 |
| CN116190458A (zh) * | 2023-02-28 | 2023-05-30 | 重庆大学 | 一种包含肖特基二极管的肖特基接触超势垒整流器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054348A (ko) * | 1995-12-22 | 1997-07-31 | 김광호 | 모스 콘트롤 다이오드 및 그 제조방법 |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN103180961A (zh) * | 2010-10-21 | 2013-06-26 | 威世通用半导体公司 | 改进的肖特基整流器 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| CN206574720U (zh) * | 2017-01-24 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186609B2 (en) * | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| TWI532193B (zh) * | 2013-12-11 | 2016-05-01 | 節能元件控股有限公司 | 溝渠式金氧半p-n接面二極體結構及其製作方法 |
-
2017
- 2017-01-24 CN CN201710052574.7A patent/CN107946371B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054348A (ko) * | 1995-12-22 | 1997-07-31 | 김광호 | 모스 콘트롤 다이오드 및 그 제조방법 |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN103180961A (zh) * | 2010-10-21 | 2013-06-26 | 威世通用半导体公司 | 改进的肖特基整流器 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| CN206574720U (zh) * | 2017-01-24 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946371A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498367B1 (en) | Discrete integrated circuit rectifier device | |
| US20130075808A1 (en) | Trench MOSFET with Integrated Schottky Barrier Diode | |
| US20160005883A1 (en) | Silicon carbide semiconductor device | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| JPH06169088A (ja) | 半導体装置及びその製造方法 | |
| US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| US6331455B1 (en) | Power rectifier device and method of fabricating power rectifier devices | |
| US10147813B2 (en) | Tunneling field effect transistor | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| CN102064201B (zh) | 浅槽金属氧化物半导体二极管 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| JP2000101101A (ja) | ＳｉＣショットキーダイオード | |
| CN107204336B (zh) | 一种高效整流器及其制造方法 | |
| US10304971B2 (en) | High speed Schottky rectifier | |
| CN107946375B (zh) | 一种双外延超级势垒整流器 | |
| CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 | |
| CN206574720U (zh) | 一种肖特基势垒接触的超势垒整流器 | |
| US20210091184A1 (en) | Semiconductor device including current spread region | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN205582939U (zh) | 一种整流器 | |
| CN107946351B (zh) | 一种肖特基接触超级势垒整流器及其制作方法 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 | |
| CN207743229U (zh) | 一种肖特基接触超级势垒整流器 | |
| CN207517702U (zh) | 一种双外延超级势垒整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |