KR970054348A - 모스 콘트롤 다이오드 및 그 제조방법 - Google Patents
모스 콘트롤 다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR970054348A KR970054348A KR1019950054399A KR19950054399A KR970054348A KR 970054348 A KR970054348 A KR 970054348A KR 1019950054399 A KR1019950054399 A KR 1019950054399A KR 19950054399 A KR19950054399 A KR 19950054399A KR 970054348 A KR970054348 A KR 970054348A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- conductive type
- gate electrode
- impurities
- silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 229920005591 polysilicon Polymers 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 별도의 라이프 타임 콘트롤 공정 없이도 고속 스위칭 특성을 가지는 채널을 이용한 다수 캐리어 소자로서 스위칭 동작이 매우 빠르고 고온에서 역전류가 매우 적어 쇼트키 다이오드의 큰 누설전류 특성을 보완할 수 있는 두개의 단자를 갖는 모스 콘트롤 다이오드 및 그 제조방법에 관한 것인바, 그 특징은 제1도전형의 실리콘 기판의 한쪽 표면에 얇은 산화막과 게이트 전극을 부분적으로 형성시키고, 상기 부분적으로 형성된 게이트 전극사이로 제2도전형의 베이스 웰과 상기 베이스 웰 내부에 제1전도형의 소오스 웰을 형성시켜 상기 게이트 전극을 절연막으로 절연시키고 웨이퍼 표면 전체에 상기 소오스 웰과 접촉되는 금속 전극을 형성시켜 두개의 전극을 갖도록 구성함에 있으며, 제1도전형의 실리콘 기판상의 한쪽 표면에 선택적으로 부분적인 게이트 산화막을 형성하는 단계와, 상기 구조의 표면에 부분적으로 드러난 실리콘 표면과 게이트 산화막의 일부를 덮은 모양으로 게이트 전극을 형성시키는 단계와, 상기 구조에서 부분적으로 형성된 게이트 전극 사이의 실리콘 창을 통해 제2도전형의 불순물을 주입하고 확산시켜 제2도전형의 베이스 웰을 형성하는 단계와, 상기 제2도 전형의 베이스 웰 내부에 제1도전형의 불순물을 주입하고 확산시켜 제1도전형의 소오스 웰을 형성하는 단계와, 상기 게이트 전극을 절연시키고 제1도전형의 소오스 웰과 접촉하는 금속 전극을 표면 전체에 형성하는 단계로 이루어짐에 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 상기 제1도의 세개의 단자를 갖는 D모스 트랜지스터를 변형시켜 본 발명에 의한 두개의 단자를 갖는모스 콘트롤 다이오드의 제조하는 과정을 보인 것으로서 (가)는 실리콘 기판의 한쪽 표면에 얇은 산화막과 게이트 전극을 형성시킨 단면도, (나)는 부분적으로 형성된 게이트 전극사이로 베이스 웰을 형성시킨 단면도, (다)는 베이스 웰 내부에 소오스 웰을 형성시킨 단면도, (라)는 게이트 전극을 절연막으로 절연시키고 웨이퍼 표면전체에 금속 전극을 형성시켜 소오스 웰과 접촉시킨 구조를 보인 단면도.
Claims (12)
- 제1도전형의 실리콘 기판의 한쪽 표면에 얇은 게이트 산화막(2)과 게이트 전극(3)을 부분적으로 형성시키고, 상기 부분적으로 형성된 게이트 전극(3) 사이로 제2도전형의 베이스 웰(4)과 상기 베이스 웰 내부에 제1도 전형의 소오스 웰(5)을 형성시키며, 상기 게이트 전극(3)을 절연막(6)으로 절연시킨 후 그 표면 전체에 상기 소오스 웰(5)과 접촉되는 금속 전극97)을 형성시키고 상기 실리콘 기판(1)의 다른 한쪽 표면에 금속 전극(8)을 형성시켜 두개의 전극을 갖도록 구성함을 특징으로 하는 모스콘트롤 다이오드.
- 제1항에 있어서, 상기 제1도전형은 5가 불순물이 도우핑된 실리콘이고, 제2도전형은 3가 불순물이 도우핑 된 실리콘으로 이루어진 것을 특징으로 하는 모스콘트롤 다이오드.
- 제1항에 있어서, 상기 제1도전형은 3가 불순물이 도우핑된 실리콘이고, 제2도전형은 5가 불순물이 도우핑 된 실리콘으로 이루어진 것을 특징으로 하는 모스콘트롤 다이오드.
- 제1항에 있어서, 상기 절연된 게이트 전극이 폴리 실리콘으로 이루어진 것을 특징으로 하는 모스콘트롤 다이오드.
- 제4항에 있어서, 상기 폴리 실리콘이 5가 불순물로 도우핑된 것을 특징으로 하는 모스콘트롤 다이오드.
- 제4항에 있어서, 상기 폴리 실리콘이 3가 불순물로 도우핑된 것을 특징으로 하는 모스콘트롤 다이오드.
- 제1도전형의 실리콘 기판상의 한쪽 표면에 선택적으로 부분적인 게이트 산화막을 형성하는 제1단계와, 상기 구조의 표면에 부분적으로 드러난 실리콘 표면과 게이트 산화막의 일부를 덮은 모양으로 게이트 전극을 형성시키는 제2단계와, 상기 구조에서 부분적으로 형성된 게이트 전극 사이의 실리콘 창을 통해 제2도전형의 불순물을 주입하고 확산시켜 제2도전형의 베이스 웰을 형성하는 제3단계와, 상기 제2도전형의 베이스 웰 내부에 제1도전형의 불순물을 주입하고 확산시켜 제1도전형의 소오스 웰을 형성하는 제4단계와, 상기 게이트 전극을 절연시키고 제1도전형의 소오스 웰과 접촉하는 금속 전극을 표면 전체에 형성하는 제5단계로 이루어짐을 특징으로 하는 모스 콘트롤 다이오드 제조방법.
- 제7항에 있어서, 상기 제1도전형은 5가 불순물이 도우핑된 실리콘이고, 제2도전형은 3가 불순물이 도우핑 된 실리콘으로 이루어진 것을 특징으로 하는 모스콘트롤 다이오드 제조방법.
- 제7항에 있어서, 상기 제1도전형은 3가 불순물이 도우핑된 실리콘이고, 제2도전형은 5가 불순물이 도우핑된 실리콘으로 이루어진 것을 특징으로 하는 모스콘트롤 다이오드 제조방법.
- 제7항에 있어서, 상기 절연된 게이트 전극이 폴리 실리콘으로 이루어진 것을 특징으로 하는 모스 콘트롤 다이오드 제조방법.
- 제10항에 있어서, 상기 폴리 실리콘이 5가 불순물로 도우핑된 것을 특징으로 하는 모스콘트롤 다이오드 제조방법.
- 제10항에 있어서, 상기 폴리 실리콘이 3가 불순물로 도우핑된 것을 특징으로 하는 모스콘트롤 다이오드 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054399A KR100192966B1 (ko) | 1995-12-22 | 1995-12-22 | 모스 콘트롤 다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054399A KR100192966B1 (ko) | 1995-12-22 | 1995-12-22 | 모스 콘트롤 다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054348A true KR970054348A (ko) | 1997-07-31 |
| KR100192966B1 KR100192966B1 (ko) | 1999-07-01 |
Family
ID=19443022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054399A KR100192966B1 (ko) | 1995-12-22 | 1995-12-22 | 모스 콘트롤 다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192966B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304716B1 (ko) * | 1997-09-10 | 2001-11-02 | 김덕중 | 모스컨트롤다이오드및그제조방법 |
| CN107946371A (zh) * | 2017-01-24 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
-
1995
- 1995-12-22 KR KR1019950054399A patent/KR100192966B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304716B1 (ko) * | 1997-09-10 | 2001-11-02 | 김덕중 | 모스컨트롤다이오드및그제조방법 |
| US6674123B2 (en) | 1997-09-10 | 2004-01-06 | Samsung Electronics Co., Ltd. | MOS control diode and method for manufacturing the same |
| CN107946371A (zh) * | 2017-01-24 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
| CN107946371B (zh) * | 2017-01-24 | 2024-04-05 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192966B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스 | |
| US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
| KR940001427A (ko) | 박막 반도체 장치와 그 제작방법 | |
| KR940010367A (ko) | 반도체장치 및 그 제조방법 | |
| KR19990022793A (ko) | 반도체 칩 연결 영역을 갖는 고전압 래터럴 금속 산화물 반도체전계 효과 트랜지스터 세마이콘덕터-온-인슐레이터 디바이스 | |
| KR900013652A (ko) | 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치 | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| KR950021800A (ko) | 3단자 전력 절연 게이트 트랜지스터 및 그 제조 방법 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| KR960019766A (ko) | 에스오아이(soi) 기판상의 모스페트(mosfet) | |
| KR910008843A (ko) | Mos형 집적회로 | |
| KR970054348A (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS58106871A (ja) | 半導体装置 | |
| JPS6340376A (ja) | 電界効果型半導体装置 | |
| KR100216321B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JPH08316469A (ja) | 高耐圧半導体装置 | |
| KR100231891B1 (ko) | 절연게이트 바이폴라트랜지스터 및 그 제조방법 | |
| JPS59175161A (ja) | 絶縁ゲ−ト半導体装置とその製造方法 | |
| JPH09321282A (ja) | 半導体装置とその製造方法 | |
| KR970072492A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |