KR100216321B1 - 트랜지스터 및 그 제조방법 - Google Patents

트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100216321B1
KR100216321B1 KR1019970012195A KR19970012195A KR100216321B1 KR 100216321 B1 KR100216321 B1 KR 100216321B1 KR 1019970012195 A KR1019970012195 A KR 1019970012195A KR 19970012195 A KR19970012195 A KR 19970012195A KR 100216321 B1 KR100216321 B1 KR 100216321B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
impurity region
trench
concentration impurity
forming
Prior art date
Application number
KR1019970012195A
Other languages
English (en)
Other versions
KR19980075836A (ko
Inventor
강경민
이병하
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970012195A priority Critical patent/KR100216321B1/ko
Publication of KR19980075836A publication Critical patent/KR19980075836A/ko
Application granted granted Critical
Publication of KR100216321B1 publication Critical patent/KR100216321B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 제1도전형의 반도체기판과, 상기 반도체기판에 형성된 트렌치와, 상기 트렌치의 하부에 형성된 제2도전형의 저농도 불순물 영역과, 상기 저농도 불순물 영역의 외측에 연결되게 형성된 제2도전형의 고농도 불순물 영역과, 상기 반도체기판의 상단에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되, 상기 고농도 불순물 영역과 중첩되도록 형성되는 게이트전극을 포함하며, 채널의 길이를 늘려줌으로써 동일 크기를 가지는 소자보다 항복 전압이 높아져서 고전압 트랜지스터에 적용할 수 있다.

Description

트랜지스터 및 그 제조방법
본 발명은 트랜지스터 및 그 제조방법에 관한 것으로 특히, 고전압(high voltage) 작동을 요구하는 소자에 적당한 트랜지스터 및 그 제조방법에 관한 것이다.
트랜지스터는 신호처리용 집적회로 분야 뿐만 아니라 매우 큰 값의 전류를 스위칭하는 전자 소자 분야에서도 이용되고 있다. 과거에는 전력을 증폭하고 스위칭하는 응용분야에서는 씨리스트(thyrist)나 파우어 엔피엔 트랜지스터(power npn transister) 등의 바이폴라 기술이 주류를 이루었다. 그러나 최근에는 MOS 트랜지스터 기술로도 역시 오프(off) 상태에서는 매우 큰 전압에 견디고, 온(on) 상태에서는 높은 값의 전류를 통하게 할 수 있는 파우어 트랜지스터를 재현성 있게 만드는 것이 가능해졌다.
제1도은 종래의 기술에 의한 LDD 구조의 트랜지스터의 단면도를 나타낸 것이다.
반도체기판(10)의 양측엔 소자 구분을 위한 격리산화막(11)이 형성되어 있고, 반도체기판(10)상에는 게이트절연막(14)을 개재한 게이트전극(15)이 형성되어 있다. 그리고, 게이트전극(14)의 양쪽 반도체기판(10)에는 소오스와 드레인으로 사용되는 고농도 불순물 영역(12) 및 저농도 불순물 영역, 즉, 엘디디 영역(13)이 형성되어 있다.
통상적인 경우의 LDD 구조의 트랜지스터는 게이트전극의 양측에 절연물질로 이루어지는 측벽을 형성한 후, 이 측벽을 마스크로하는 이온 주입 공정을 실시하여 고농도 불순물 영역을 형성하나, 도면에 보인 트랜지스터는 감광막 패턴을 이용하여 엘디디 영역을 형성한다. 즉, 게이트측벽을 형성하여 이를 이용하는 경우, 제조 공정상 게이트 측벽으로 사용되는 절연막의 두께로 인하여 충분한 측벽공간을 확보하기 어려우므로, 감광막 패턴을 이용하여 소오스와 드레인의 간격, 즉 채널의 길이를 늘려주도록 정의하여 형성한다.
그러나 상술한 바와 같은 엘디디 트랜지스터의 구조에서는 소자가 차지하는 사이즈(size)가 제한되어 있기 때문에 채널의 길이 또한, 한정되어 있다. 따라서 이 소자가 견뎌내기 위한 항복전압의 크기 또한, 채널의 길이에 영향을 받아 한정되어 있다.(통상적인 크기를 가지는 모스 트랜지스터에서는 항복전압이 약 25V정도이다.) 따라서 통상적인 채널 길이를 가지는 모스 트랜지스터에 40V 이상의 고전압을 인가하게 되면, 소자가 파괴된다. 따라서 이와 같은 구조를 가지는 종래의 모스 트랜지스터를 고전압 소자에 사용되는 것는 불가능하다.
본 발명은 모스 트랜지스터의 구조를 변형하여 채널의 길이를 늘려 줌으로써 동일 크기를 가지는 소자에서 항복전압을 높혀 주어, 고전압 트랜지스터에 적용할 수 있도록 하려 하는 것이다.
이를 위한 본 발명은 제1도전형의 반도체기판과, 상기 반도체기판에 형성된 트렌치와, 상기 트렌치의 하부에 형성된 제2도전형의 저농도 불순물 영역과, 상기 저농도 불순물 영역의 외측에 연결되게 형성된 제2도전형의 고농도 불순물 영역과, 상기 반도체기판의 상단에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되, 상기 고농도 불순물 영역과 중첩되도록 형성되는 게이트전극을 포함하는 모스트랜지스터이다.
또한, 본 발명은 제1도전형의 반도체기판에 트렌치를 한정하는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로하는 식각공정을 실시하여 상기 반도체 기판에 트렌치를 형성하는 단계와, 상기 감광막 패턴을 마스크로하는 제2도전형의 불순물을 저농도로 도핑하여 상기 트렌치 하부에 저농도 불순물 영역을 형성하는 단계와, 상기 감광막 패턴을 제거하고 반도체기판의 표면에 게이트절연막을 형성하는 단계와, 상기 게이트 절연막의 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로하여 제2도전형의 불순물을 고농도로 도핑하여 고농도 불순물 영역을 형성하는 단계를 포함하는 모스 트랜지스터의 제조방법이다.
제2도는 종래의 기술에 의한 트랜지스터의 단면도
제2도는 본 발명에 의한 트랜지스터의 단면도.
제3도는 제2도에 나타낸 트랜지서터의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 격리산화막
22 : n-영 역 23 : 게 이 트산화막
24 : 게이트전극 25 : n+영역
제2도는 본 발명에 따른 LDD 구조의 트랜지스터의 단면도를 나타낸 것이다.
소자간 격리를 위하여 양측에 격리산화막(21)이 형성된 반도체기판(20)은 소정의 위치에 두 개의 트렌치가 형성되어 있다. 이 트렌치의 하단의 반도체 기판(20)에는 저농도 불순물 영역 즉, n-영역(22)이 형성되어 있다. 그리고 이 트렌치에 대응하여 돌출된 부분의 반도체기판에는 고농도 불순물 영역 즉, n+영역(25)이 형성되어 있다. n+영역(25)과 n-영역(22)은 캐리어의 이동이 가능하도록 적절하게 접합되어 있다. 이와 같은 반도체기판(20)의 상단에는 게이트절연막(23)이 형성되어 있고, 그 위로 게이트전극(24)이 n+영역(23)의 일부와 중첩되도록 형성되어 있다.
이와 같은 구조의 모스 트랜지스터는 동일 소자 크기를 가지는 종래의 모스 트랜지스터에 비교하여 채널의 길이가 길다. 이는 채널영역이 트렌치를 따라서 형성되기 때문이다. 따라서 채널길이가 길어진 만큼 항복전압이 커진다.
제3a도부터 제3d도는 도 2에 나타난 본 발명의 모스 트랜지스터의 제조정도를 나타낸 것이다.
제3a도를 참조하면, p형의 반도체기판(20)에 전극간 격리를 위한 격리산화막(21)을 형성한다. 격리 산화막은 통상의 LOCOS 기술에 의하여 형성될 수 있다. 이어서, 반도체기판(20)의 소정 부분에 트렌치 부분을 정의하는 감광막 패턴(40)을 형성한다. 이 트렌치는 이후의 공정을 거쳐서 그 하단에 저농도 영역을 형성하기 위한 것이다. 이어서, 감광막 패턴(40)을 마스크로하는 식각공정을 실시하여 반도체기판(20)에 트렌치를 형성한다. 이 때, 트렌치를 이방성 식각 방법으로 형성할 수 있다.
제3b도를 참조하면, 감광막 패턴(40)을 마스크로 하는 이온 도핑 공정을 실시하여 노출된 반도체 기판에 저농도 불순물 영역(22)을 형성한다. 본 발명에서 형성되는 불순물 영역은 반도체 기판과 반대 도전형을 가지도록 형성하므로, n형 불순물을 도핑한다.
제3c도를 참조하면, 이전 공정에서 사용된 감광막 패턴을 제거한 후, 산화막 혹은 질화막과 같은 절연막과 폴리실리콘 혹은 금속층과 같은 도전층을 연속하여 형성한다. 이어서, 금속층에 사진식각 공정을 실시하여 게이트전극(24)을 형성한다. 이때 게이트전극(24)의 하부에 존재하는 절연막은 게이트 절연막(23)이 된다.
제3d도를 참고하면, 노출된 반도체 기판에 고농도의 이온을 주입하는 이온 도핑공정을 실시하여 고농도 불순물 영역(25)을 형성한다. 이때, 고농도 불순물 영역(25)은 저농도 불순물 영역(22)과 접하도록 형성하여 전기적으로 연결될 수 있도록 한다. 이 과정은 충분한 활성화 공정에 의하여 성취될 수 있다.
이와 같이, 본 발명에서는 트렌치의 측면을 따라 채널을 형성하기 때문에 트렌치의 길이를 길게 해줌으로써, 채널의 길이를 늘려줄 수 있다. 따라서 트렌치를 적절하게 형성함으로써, 충분히 채널 길이를 조절할 수 있어서, 항복전압 또한, 크게 할수 있다.
본 발명은 반도체 기판에 트렌치를 형성하고, 이 트렌치의 측면을 따라서 채널 영역을 형성하기 때문에 종래의 동일한 크기의 모스 트랜지스터에 비하여 그 만큼 더 긴 채널을 형성할 수 있다. 따라서 항복전압이 더 커지고, 이에 의하여 고전압을 인가할수 있는 고전압에 작동하는 트랜지스터에 적용될 수 있다.

Claims (3)

  1. 제1도전형의 반도체기판과, 상기 반도체기판에 형성된 트렌치와, 상기 트렌치의 하부에 형성된 제2도전형의 저농도 불순물 영역과, 상기 저농도 불순물 영역의 외측에 연결되게 형성된 제2도전형의 고농도 불순물 영역과, 상기 반도체기판의 상단에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되, 상기 고농도 불순물 영역과 중첩되도록 형성되는 게이트전극을 포함하는 모스트랜지스터.
  2. 제1항에 있어서, 상기 게이트전극은 다결정실리콘으로 형성된 것이 특징인 모스 트랜지스터.
  3. 제1도전형의 반도체기판에 트렌치를 한정하는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로하는 식각공정을 실시하여 상기 반도체 기판에 트렌치를 형성하는 단계와, 상기 감광막 패턴을 마스크로하는 제2도전형의 불순물을 저농도로 도핑하여 상기 트렌치 하부에 저농도 불순물 영역을 형성하는 단계와, 상기 감광막 패턴을 제거하고 반도체기판의 표면에 게이트절연막을 형성하는 단계와, 상기 게이트 절연막의 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로하여 제2도전형의 불순물을 고농도로 도핑하여 고농도 불순물 영역을 형성하는 단계를 포함하는 모스 트랜지스터의 제조방법.
KR1019970012195A 1997-04-02 1997-04-02 트랜지스터 및 그 제조방법 KR100216321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970012195A KR100216321B1 (ko) 1997-04-02 1997-04-02 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970012195A KR100216321B1 (ko) 1997-04-02 1997-04-02 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980075836A KR19980075836A (ko) 1998-11-16
KR100216321B1 true KR100216321B1 (ko) 1999-08-16

Family

ID=19501813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012195A KR100216321B1 (ko) 1997-04-02 1997-04-02 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100216321B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033896B2 (en) 2003-09-23 2006-04-25 Samsung Electronics Co., Ltd. Field effect transistor with a high breakdown voltage and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033896B2 (en) 2003-09-23 2006-04-25 Samsung Electronics Co., Ltd. Field effect transistor with a high breakdown voltage and method of manufacturing the same
US7465978B2 (en) 2003-09-23 2008-12-16 Samsung Electronics Co., Ltd. Field effect transistor with a high breakdown voltage and method of manufacturing the same

Also Published As

Publication number Publication date
KR19980075836A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
JPH1012887A (ja) トランジスタ素子及びその製造方法
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
KR100611111B1 (ko) 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
JP2000332247A (ja) 半導体装置
US6525392B1 (en) Semiconductor power device with insulated circuit
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
KR20050042161A (ko) 수직 게이트 반도체 디바이스를 제조하는 방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100216321B1 (ko) 트랜지스터 및 그 제조방법
KR100192973B1 (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법
KR20080028809A (ko) 파워 ｍｏｓｆｅｔ 및 파워 ｍｏｓｆｅｔ를 포함하는반도체 장치, 및 파워 ｍｏｓｆｅｔ의 제조 방법
KR100375600B1 (ko) 트랜지스터 및 그의 제조 방법
KR100390907B1 (ko) 반도체 소자의 제조방법
KR100265049B1 (ko) 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법
KR0165381B1 (ko) 고전압용 모스 트랜지스터를 갖는 반도체장치의 제조방법
KR100304718B1 (ko) 전력반도체장치및그제조방법
KR100935249B1 (ko) 고전압 소자 및 그의 제조 방법
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
KR100235957B1 (ko) 반도체소자 및 그 제조방법
KR20050108200A (ko) 바이폴라 정션 트랜지스터의 제조방법
KR100504196B1 (ko) 반도체 메모리 소자의 제조 방법
KR19980058392A (ko) 바이모스형 전력 반도체 소자 및 그의 제조방법
KR100257709B1 (ko) 에스.오.아이. 소자의 트랜지스터 제조방법
KR910009743B1 (ko) 고속 및 고전압 반도체소자와 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee