KR100192973B1 - 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법 - Google Patents

경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법 Download PDF

Info

Publication number
KR100192973B1
KR100192973B1 KR1019950068625A KR19950068625A KR100192973B1 KR 100192973 B1 KR100192973 B1 KR 100192973B1 KR 1019950068625 A KR1019950068625 A KR 1019950068625A KR 19950068625 A KR19950068625 A KR 19950068625A KR 100192973 B1 KR100192973 B1 KR 100192973B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
source
mos device
drain region
Prior art date
Application number
KR1019950068625A
Other languages
English (en)
Other versions
KR970054438A (ko
Inventor
김한수
임필규
Original Assignee
윤종용
삼성전자주식회사
김덕중
페어차일드코리아반도주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사, 김덕중, 페어차일드코리아반도주식회사 filed Critical 윤종용
Priority to KR1019950068625A priority Critical patent/KR100192973B1/ko
Publication of KR970054438A publication Critical patent/KR970054438A/ko
Application granted granted Critical
Publication of KR100192973B1 publication Critical patent/KR100192973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

본 발명은 경사진 게이트 산화막을 갖는 전력용 모스소자 및 그 제조방법을 개시한다. 본 발명은 소스/드레인 영역과 게이트 도전층 사이의 게이트 산화막을 얇게 형성하면서 소스/드레인 영역 사이에서 기판과 게이트 도전층 사이의 게이트 산화막을 점진적으로 두껍게 형성한다.
따라서, 본 발명은 게이트 산화막을 경사 구조로 형성함으로써 문턱 전압을 낮게 유지하면서도 게이트 개패시턴스가 작은 전력용 모스소자를 구현할 수 있다.

Description

경사진 게이트 산화막을 갖는 전력용 모스소자 및 그 제조방법
본 발명은 전력용 모스(MOS)소자에 관한 것으로서, 보다 상세하게는 문턱 전압을 낮게 유지하면서 게이트 캐패시턴스를 줄일 수 있도록 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 전력용 반도체소자는 입력 임피던스가 크기 때문에 구동회로에 흐르는 전류가 작아서 전력손실을 줄일 수 있고, 또한 외부 구동회로와 연결하여 사용하기가 용이하여 널리 이용되고 있다.
이러한 모스소자가 턴온 및 턴오프될 때 형성되는 회로는 게이트 산화막에 의한 캐패시턴스성분과, 게이트 산화막 상에 형성된 게이트 도전층, 예를 들어 폴리실리콘층의 저항성분으로 결정되는 RC 회로특성에 의하여 동작한다. 따라서, 게이트 산화막의 캐패시턴스 크기를 작게 함으로써 RC 회로정수를 줄여 동작속도를 빠르게 할 수 있으며, 게이트영역에 충전되는 전햐량과 게이트 동작 때 외부 IC 회로에서 핌핑(pumping)하는 전하량을 감소시킬 수 있다.
이와 같은 모스소자에서는 문턱전압과 축적층에서의 전압강하를 낮추기 위하여 게이트 산화막이 얇게 형성되어 왔다. 이를 제1도와 제2도를 참조하여 설명하기로 한다.
제1도는 종래 기술에 의한 전력용 모스소자를 도시한 단면도이고, 제2도는 종래 기술에 의한 다른 전력용 모스소자를 도시한 단면도이다.
제1도에 도시된 바와 같이, 종래의 전력용 모스소자는 실리콘 기판(10)에 N+매몰층(20)이 형성되고, N+매몰층(20)을 포함한 실리콘 기판(10)상에 N 에피택셜층(30)이 형성되고, N 에피택셜층(30) 내에 P+소스/드레인 영역(50)이 서로 이격하여 형성되고, P+소스/드레인 영역(50)에 N+확산영역(60)이 각각 형성되도록 구성된다. 또한, N+확산영역(60) 사이의 N 에피택셜층(30) 상에 게이트 산화막(40)이 형성되고, 게이트 산화막(40) 상에 게이트 도전층(70)이 형성된다.
여기서, NPN(N채널) 모스를 동작시키는 게이트 산화막(40)이 일률적으로 얇게 형성되어 있다.
이와 같이 구성되는 전력용 모스소자의 경우, 게이트 산화막(40) 전체가 얇고 평탄하게 형성되므로 소스/드레인 영역(50) 사이의 실리콘 기판 표면, 즉 N 에피택셜층(30)의 표면 저항이 감소하는 반면에, 턴온 또는 턴오프 때에 게이트 산화막(40)에 의한 캐패시턴스 성분이 커지므로 동작속도가 매우 느려진다.
이러한 문제를 해결하기 위해서 게이트 산화막(40)에 의한 캐패시턴스를 감소시키려면, 게이트 산화막(40)의 두께를 증가시키거나 면적을 감소시켜야 한다.
게이트 산화막(40)을 두껍게 형성하게 되면, 산화막과 실리콘기판의 계면에 축적되는 전하량이 감소하므로 소자의 저항이 커지고, 게이트 산화막(40)의 면적을 줄이면, 소스/드레인영역(50)사이의 간격이 좁아져서 접합전계효과 트랜지스터의 저항성분이 매우 증가하기 때문에 소자의 저항이 커지지만, 그 반면에 소자의 문턱전압이 증가한다.
따라서, 문턱전압과 게이트 산화막(40)에 의한 캐패시턴스를 함께 줄일 수 있는 방안으로서 제2도에 도시된 모스소자가 제안되었다.
제2도에 도시된 바와 같이, 게이트 산화막(41)은 소스/드레인영역(50)에 근접한 채널영역에서 얇은 두께를 갖고, 소스/드레인영역(50)에 멀리 떨어진 채널영역에서 두꺼운 두께를 갖는 구조로 형성되고, 게이트 산화막(41)상에 게이트 도전층(71)이 형성된다.
그런데, 이와 같은 구조의 게이트 산화막을 갖는 모스소자는 문턱전압을 낮게 유지하면서 게이트 산화막에 의한 캐패시턴스의 성분을 줄일 수 있으나, 이중으로 게이트 산화막(40)을 형성하기 위해 마스크 공정이 추가로 필요하므로, 제조공정입이 복잡하고 아울러 스텝커버리지가 불량한 문제점이 있다.
따라서 본 발명의 목적은 문턱전압과 축적층에 의한 전압 강하에 대한 영향을 받지 않고 입력 캐패시턴스를 낮출 수 있도록 한 경사진 게이트 산화막을 갖는 전력용 모스소자 및 그 제조방법을 제공하는데 있다.
제1도는 종래 기술에 의한 전력용 모스소자를 도시한 단면도.
제2도는 종래 기술에 의한 다른 전력용 모스소자를 도시한 단면도.
제3도는 본 발명에 의한 경사진 게이트 산화막을 갖는 전력용 모스소자의 단면도.
제4도는 제3도의 전력용 모스소자의 제조방법을 나타낸 공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : P+실리콘 기판 20 : N+매몰층
30 : N 에피택셜층 40,41,43 : 게이트 산화막
50 : 소스/ 드레인 영역 60 : N+확산영역
70,71,73 : 게이트 도전층 80 : 포토레지스트
이와 같은 목적을 달성하기 위한 본 발명에 의한 경사진 게이트 산화막을 갖는 전렬용 모스소자는 소스/드레인영역이 형성된 반도체기판 상에 형성된 게이트 산화막을 포함하는 전력용 모스소자에 있어서, 상기 게이트 산호막은 상기 소스/드레인영역에 접한 부분에서 얇게 형성되고 아울러 상기 소스/드레인영역에 접한 부분으로부터 멀어져 갈수록 점진적으로 두꺼워지는 경사구조를 갖는 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 경사진 게이트 산화막을 갖는 전력용 모스소자의 제조방법은
소스/드레인영역이 형성된 반도체기판 상에 게이트 산화막을 형성하는 단계를 포함하는 전력용 모스소자의 제조방법에 있어서,
상기 반도체기판 상에 두꺼운 게이트 산화막을 적층하는 단계; 상기 게이트 산화막을 상기 소스/드레인영역에 접한 부분에서 얇게 형성하고 아울러 상기 소스/드레인영역에 접합 부분으로부터 멀어져 갈수록 점진적으로 두껍게 경사지게 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 산화막을 경사구조로 형성하는 방법으로는 다음과 같은 방법들이 있다.
첫째, 게이트 산화막 위에 SOG(Spin-on-Glass)막을 형성한 후 습식 식각공정에 의해 경사구조의 게이트 산화막을 형성할 수 있다. 이는 SOG막과 산화막의 식각속도 차이에 의한 것이며, 실제로 SOG막의 식각속도가 산화막의 식각속도보다 10배 정도 약 5°의 각도로 경사진 게이트 산화막이 형성될 수 있다.
둘째, 게이트 산화막의 일부를 손상시켜 식각속도를 변화시킴으로써 경사진 산화막을 형성할 수 있다. 예를 들어, 게이트 산화막에 불순물을 선택적으로 이온주입하면, 이온에 의해 손상된 부분의 게이트 산화막 식각률이 손상되지 않은 부분의 게이트 산화막 식각률보다 크므로 이 성질을 이용하여 게이트 산화막을 식각하면 경사진 산화막이 형성될 수 있다.
따라서, 본 발명은 전력용 모스소자의 문턱전압을 결정하는 부분인, 소스/드레인영역에 접하는 부분의 게이트 산화막을 얇게 형성함으로써 문턱전압에 영향을 끼치지 않도록 하고, 또한 문턱전압과 상관없는 소스/드레인 영역 사이에서 소스/드레인영역에 접하는 부분으로부터 멀어져 갈수록 게이트 산화막을 점진적으로 두꺼워지도록 경시지게 형성함으로써 게이트 도전층에 의한 입력 캐패시턴스를 낮게 유지할 수 있다.
이하, 본 발명에 의하 경사진 게이트 산화막을 갖는 모스소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제3도는 본 발명에 의한 경사진 게이트 산화막을 갖는 전력용 모스소자의 단면도이고, 제4도는 제3도의 전력용 모스소자의 제조방법을 나타낸 공정도이다.
제3도에 도시된 바와 같이, 본 발명의 경사진 게이트 산화막을 갖는 전력용 모스소자는 실리콘 기판(10)에 N+매몰층(20)이 형성되고, N+매몰층(20)을 포함한 기판(10) 상에 N 에피택셜층(30)이 형성되고, N 에피택셜층(30)에 P+소스/드레인영역(50)이 서로 이격하여 형성되고, P+소스/드레인 영역(50)에 N+확산영역(60)이 형성된다.
또한, 게이트 산화막(43)은 소스/드레인영역(50) 사이의 N 에피택셜층(30)상에 형성되되, 소스/드레인영역(50)에 접한 부분으로부터 멀어져 갈수록 점진적으로 두꺼워지는 경사 구조를 갖는다. 게이트 도전층(73)이 게이트 산화막(43) 상에 형성된다.
이와 같이 구성되는 경사진 게이트 산화막을 갖는 전력용 모스소자의 제조방법을 제4도(a) 내지 제4도(c)를 참조하여 설명하기로 한다.
제4도(a)에 도시된 바와 같이, 먼저, 실리콘 기판(10)의 정해진 영역에 N+매몰층(20)을 형성하고, N+매몰층(20)을 포함한 실리콘 기판(10) 상에 N에피택셜층(30)을 형성하고, N 에피택셜층(30)의 표면 근방에 P형 불순물이 주입된 소스/드레인 영역(50)을 이격하여 형성하고, 소스/드레인 영역(50)에 N+ 확산영역(60)을 형성한다.
그런 다음, 이러한 구조를 갖는 기판(10)의 표면 상에 게이트 한화막(43)을 두껍게 형성하고 나서, 게이트 산화막(43)의 소정 부분, 예를 들어 소스/드레인 영역(50)과의 접촉 부분 상에 포토레지스트(80)의 패턴의 개구부가 위치하도록 게이트 산화막(43) 상에 포토레지스트(80)의 패턴을 형성한다.
제4도(b)에 도시된 바와 같이, 이어서, 포토레지스터(80)의 패턴을 식각마스크로 사용하여 게이트 산화막(43)을 선택적으로 습식 식각한 후 포토레지스트(80)의 패턴을 제거한다.
여기서, 상기 개구부 내의 노출된 부분의 게이트 산화막(43)이 깊게 식각되고, 포토레지스트(80)의 패턴에 의해 마스킹된 부분의 게이트 산화막(43)은 상기 개구부로부터 멀어질수록 얇게 식각된다.
따라서, 게이트 산화막(43)은 소스/드레인 영역(50)과 접촉 부분에서 얇고, 소스/드레인 영역(50)의 접촉 부분에서 멀어져 갈수록 점진적으로 두꺼워지는 경사 구조를 이룬다.
상기 경사 구조의 게이트 산화막을 형성하는 방법으로는 다음과 같은 방법들이 있다.
첫째, 게이트 산화막 위에 SOG(Sping-on-Glass)막을 형성한 후 습식 식각공정에 의해 경사구조의 게이트 산화막을 형성할 수 있다. 이는 SOG막과 산화막의 식각 속도 차이에 의한 것이며, 실제로 SOG막의 식각속도가 산화막의 식각속도보다 10배정도 빠르므로 약 5°의 각도로 경사진 게이트 산화막이 형성될 수 있다.
둘째, 게이트 산화막의 일부를 손상시켜 식각속도를 변화시킴으로써 경사진 산화막을 형성할 수 있다. 예를 들어, 게이트 산화막에 불순물을 선택적으로 이온주입하면, 이온에 의해 손상된 부분의 게이트 산화막 식각률이 손상되지 않은 부분의 게이트 산화막 식각률보다 크므로 이 성질을 이용하여 게이트 산화막을 식각하면 경사진 산화막이 형성될 수 있다.
제4도(c)에 도시된 바와 같이, 상기 경사 구조를 갖는 게이트 산화막(43)상에 게이트 도전층(73), 예를 들어 고농도 도핑된 폴리실리콘층을 적층한다.
그런 다음, 통상의 사진식각공정을 이용하여 게이트 도전층(73)과 게이트 산화막(43)을 선택적으로 식각한다.
이후, 도시되지 않았지만, 통상의 공지된 공정으로 상기 결과 구조물 상에 콘택홀을 갖는 층간절연막을 형성하고 그 위에 소스/드레인전극과 게이트전극을 각각 형성한다. 따라서, 본 발명의 경사진 게이트 산화막을 갖는 전력용 모스소자가 완성될 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 소스/드레인 영역과 게이트 도전층 사이의 게이트 산화막을 얇게 형성하면서 소스/드레인 영역 사이의 기판과 게이트 도전층 사이의 게이트 산화막을 점진적으로 두껍게 형성한다.
따라서, 본 발명은 게이트 산화막을 경사 구조로 형성함으로써 문턱 전압을 낮게 유지하면서도 게이트 개패시턴스가 작은 전력용 모스소자를 구현할 수 있다.

Claims (4)

  1. 소스/드레인영역이 형성된 반도체기판 상에 형성된 게이트 산화막을 포함하는 전력용 모스소자에 있어서, 상기 게이트 산화막은 상기 소스/드레인영역에 접한 부분에서 얇게 형성되고 아울러 상기 소스/드레인영역에 접한 부분으로부터 멀어져 갈수록 점진적으로 두꺼워지는 경사 구조를 갖는 것을 특징으로 하는 경사진 게이트 산화막을 갖는 전력용 모스소자.
  2. 소스/드레인영역이 형성된 반도체기판 상에 게이트 산화막을 형성하는 단계를 포함하는 전력용 모스소자의 제조방법에 있어서, 상기 반도체기판 상에 두꺼운 게이트 산화막을 적층하는 단계; 상기 게이트 산화막을 상기 소스/드레인영역에 접한 부분에서 얇게 형성하고 아울러 상기 소스/드레인영역에 접합 부분으로부터 멀어져 갈수록 점진적으로 두꺼워지도록 경사지게 식각하는 단계를 포함하는 것을 특징으로 하는 경사진 게이트 산화막을 갖는 전력용 모스소자의 제조방법.
  3. 제2항에 있어서, 상기 적층된 게이트 산화막 상에 SOG(silicon-on-glass)막을 형성한 후 이들을 사진식각공정에 의해 선택적으로 습식 식각하여 상기 SOG막과 상기 게이트 산화막의 식각속도 차이에 의해 상기 게이트 산화막을 경사지게 형성하는 것을 특징으로 하는 경사진 게이트 산화막을 갖는 전력용 모스소자의 제조방법.
  4. 제2항에 있어서, 상기 소스/드레인 영역에 접하는 게이트 산화막의 부분을 사진공정과 이온주입공정에 의해 선택적으로 손상시킨 다음 식각하여 상기 게이트 산화막을 경사지게 형성하는 것을 특징으로 하는 경사진 게이트 산화막을 갖는 전력용 모스 소자의 제조 방법.
KR1019950068625A 1995-12-30 1995-12-30 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법 KR100192973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950068625A KR100192973B1 (ko) 1995-12-30 1995-12-30 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068625A KR100192973B1 (ko) 1995-12-30 1995-12-30 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법

Publications (2)

Publication Number Publication Date
KR970054438A KR970054438A (ko) 1997-07-31
KR100192973B1 true KR100192973B1 (ko) 1999-06-15

Family

ID=19448148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068625A KR100192973B1 (ko) 1995-12-30 1995-12-30 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100192973B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612708B1 (ko) * 2001-02-27 2006-08-16 인터내셔널 비지네스 머신즈 코포레이션 다마신 게이트 공정을 이용한 진성 듀얼 게이트 산화물ｍｏｓｆｅｔ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
CN111564495A (zh) * 2020-04-08 2020-08-21 中国科学院微电子研究所 双沟道mosfet、掩埋沟道晶体管及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612708B1 (ko) * 2001-02-27 2006-08-16 인터내셔널 비지네스 머신즈 코포레이션 다마신 게이트 공정을 이용한 진성 듀얼 게이트 산화물ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
KR970054438A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
EP0620588B1 (en) A method of manufacturing a recessed insulated gate field-effect semiconductor device
JP5036130B2 (ja) 自己整合した垂直ゲート半導体装置
US5545572A (en) Method for fabricating electrostatic discharge protecting transistor
KR100239422B1 (ko) 반도체 소자 및 제조 방법
KR100192973B1 (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR100707900B1 (ko) 반도체 장치의 제조 방법
KR0161885B1 (ko) 반도체 소자와 그의 제조방법
KR100375600B1 (ko) 트랜지스터 및 그의 제조 방법
KR100215891B1 (ko) 마스크 롬 코딩방법
KR100390907B1 (ko) 반도체 소자의 제조방법
KR100485163B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
US6100122A (en) Thin film transistor having an insulating membrane layer on a portion of its active layer
KR100216321B1 (ko) 트랜지스터 및 그 제조방법
KR100197656B1 (ko) 반도체 에스.오.아이.소자의 제조방법
US6472274B1 (en) MOSFET with self-aligned channel edge implant and method
KR960013947B1 (ko) 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR960013945B1 (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR0175382B1 (ko) 다결정 실리콘 측벽을 이용한 게이트-드레인 중첩 저농도 도핑 드레인 구조의 반도체 장치의 제조 방법
KR19990074932A (ko) 반도체소자의 모스 트랜지스터 형성방법
KR100308783B1 (ko) 반도체소자제조방법
KR100587379B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee