CN111564495A - 双沟道mosfet、掩埋沟道晶体管及制造方法 - Google Patents

双沟道mosfet、掩埋沟道晶体管及制造方法 Download PDF

Info

Publication number
CN111564495A
CN111564495A CN202010270646.7A CN202010270646A CN111564495A CN 111564495 A CN111564495 A CN 111564495A CN 202010270646 A CN202010270646 A CN 202010270646A CN 111564495 A CN111564495 A CN 111564495A
Authority
CN
China
Prior art keywords
oxide layer
region
active region
grid
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010270646.7A
Other languages
English (en)
Inventor
尹炅一
吴容哲
刘金彪
贺晓彬
王桂磊
丁明正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010270646.7A priority Critical patent/CN111564495A/zh
Publication of CN111564495A publication Critical patent/CN111564495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种双沟道MOSFET、掩埋沟道晶体管及制造方法，其中，双沟道MOSFET，包括：有源区；两个隔离结构，分别位于所述有源区的两侧；栅极氧化层，位于所述有源区上；其中，所述栅极氧化层包括具有两种不同厚度的多个区域；栅极层，位于所述有源区和所述隔离结构上。本申请实施例提供的双沟道MOSFET，能够在有源区形成不同的两个沟道，从而实现通过一个MOSFET实现两种具有不同特性的晶体管功能。

Description

双沟道MOSFET、掩埋沟道晶体管及制造方法
技术领域
本申请涉及半导体技术领域，具体涉及一种双沟道MOSFET、掩埋沟道晶体管及制造方法。
背景技术
芯片制造技术快速发展。作为重要元件的MOSFET(金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)的特性对于芯片性能的提升是非常重要的。MOSFET是构成DRAM的重要元件。MOSFET的重要特性可以包括快速整流(Switching)、高电流驱动(Current driving)能力和低漏电性三种。现有的MOSFET只包含一个沟道(chanel)，如图1和图2所示，在有源区(Active)4两侧分别为一隔离结构(fieldoxide)3，在有源区4上覆盖有一单一厚度的栅极氧化层1，多晶硅栅极2覆盖在栅极氧化层1、有源区4和隔离结构3上，该MOSFET只有单一沟道，一个MOSFET只能实现单一特性的晶体管功能。为了更好地实现复杂集成电路芯片的性能，每个电路所要求的MOSFET特性都不同，这就需要使用不同种类的晶体管，导致芯片上的晶体管的数量和种类有逐渐增加的趋势。
发明内容
本申请的目的是提供一种双沟道MOSFET、掩埋沟道晶体管及制造方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本申请实施例的一个方面，提供一种双沟道MOSFET，包括：
有源区；
两个隔离结构，分别位于所述有源区的两侧；
栅极氧化层，位于所述有源区上；其中，所述栅极氧化层包括具有两种不同厚度的多个区域；
栅极层，位于所述有源区和所述隔离结构上。
根据本申请实施例的另一个方面，提供一种掩埋沟道晶体管，包括：
有源区，具有沟槽；
栅极氧化层，位于所述有源区的沟槽内；其中，所述栅极氧化层具有凹槽，且包括具有不同平均厚度的多个区域；
栅极层，位于所述栅极氧化层的凹槽内，且所述栅极层的顶面与所述栅极氧化层的两侧壁顶面相平齐；
隔离结构，位于所述栅极层的顶面和所述栅极氧化层的两侧壁顶面上，且所述隔离结构的顶面与所述有源区的顶面相平齐。
根据本申请实施例的另一个方面，提供一种双沟道MOSFET的制造方法，包括：
形成有源区以及位于所述有源区两侧的隔离结构；
在所述有源区上形成栅极氧化层；
选择性地刻蚀所述栅极氧化层，使所述栅极氧化层形成具有两种不同厚度的多个区域；
在所述有源区和所述隔离结构上形成栅极层。
根据本申请实施例的另一个方面，提供一种掩埋沟道晶体管的制造方法，包括：
在有源区上形成沟槽；
在所述沟槽内形成具有凹槽的栅极氧化层；
选择性地刻蚀所述栅极氧化层的凹槽内侧表面，使所述栅极氧化层形成具有两种不同厚度的多个区域；
在所述栅极层的顶面和所述栅极氧化层的两侧壁顶面上形成隔离结构。
本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：
本申请实施例提供的双沟道MOSFET，能够在有源区形成不同的两个沟道，从而实现通过一个MOSFET实现两种具有不同特性的晶体管功能。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有技术的单沟道MOSFET的结构示意图；
图2示出了图1的顶视图；
图3示出了现有技术的DRAM的结构框图；
图4示出了本申请一实施方式的双沟道MOSFET的结构示意图；
图5示出了图4的顶视图；
图6示出了本申请另一实施方式的双沟道MOSFET的结构示意图；
图7示出了图6的顶视图；
图8示出了本申请另一实施方式的双沟道MOSFET的结构示意图；
图9示出了图8的顶视图；
图10示出了本申请一实施例的双沟道MOSFET的VG-ID特性曲线以及现有技术的单沟道MOSFET的VG-ID特性曲线，其中，虚线代表的是单沟道晶体管的VG-ID特性曲线，实线代表的是双沟道晶体管的VG-ID特性曲线；
图11示出了本申请的一个实施例的双沟道MOSFET的制造方法的流程图；
图12示出了本申请的一个实施例的掩埋沟道晶体管的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。如图3所示，DRAM包括列译码器、传感放大器、存储阵列、行译码器和数据输入/输出缓存区。存储阵列由多个存储单元组成。存储单元包括字线、位线、MOSFET和电容。MOSFET是构成DRAM的重要元件。
如图4-图9所示，本申请的一个实施例提供了一种双沟道MOSFET，包括：
有源区4；
两个隔离结构3，分别位于所述有源区4的两侧；
栅极氧化层1，位于所述有源区4上；其中，所述栅极氧化层1包括具有两种不同厚度的多个区域；
栅极层2，位于所述有源区4和所述隔离结构3上。
所述隔离结构3可以为场氧化层或浅沟槽隔离，本实施例中的隔离结构3以场氧化层为例。
所述栅极层2可以为多晶硅栅极层或金属栅极层，本实施例中的栅极层2以多晶硅栅极层为例。
如图4和图5所示，在某些实施方式中，所述栅极氧化层1包括厚度不同的第一区域11和第二区域12。所述有源区4包括第一部分41和第二部分42，所述第一部分41位于所述第一区域11的下方，所述第二部分42位于所述第二区域12的下方。在使用时，将所述有源区4的第一部分41作为第一沟道，将所述有源区4的第二部分42作为第二沟道。
在某些实施方式中，所述栅极氧化层1包括第一侧区域1-1、第二侧区域1-2和中部区域1-3，所述第一侧区域1-1和所述第二侧区域1-2分别位于所述中部区域1-3的两侧，所述第一侧区域1-1的厚度和所述第二侧区域1-2的厚度相等，且均大于或小于所述中部区域1-3的厚度。所述有源区4包括中间部分和两个有源边缘部分，所述两个有源边缘部分分别位于所述中间部分的两侧；其中，所述两个有源边缘部分分别位于所述第一侧区域1-1和所述第二侧区域1-2的下方，所述中间部分位于所述中部区域1-3的下方。
如图6和图7所示，所述第一侧区域1-1的厚度和所述第二侧区域1-2的厚度均小于所述中部区域1-3的厚度。有源区4的第一有源边缘部分4-1和第二有源边缘部分4-2分别位于所述第一侧区域1-1和所述第二侧区域1-2的下方，所述有源区4的中间部分4-3位于所述中部区域1-3的下方。在使用时，将第一有源边缘部分4-1或第二有源边缘部分4-2作为第一沟道，将所述有源区4的中间部分4-3作为第二沟道。也可以将所述有源区4的第一有源边缘部分4-1作为第一沟道，将所述有源区4的第二有源边缘部分4-2作为第二沟道。
如图8和图9所示，所述第一侧区域1-1的厚度和所述第二侧区域1-2的厚度均大于所述中部区域1-3的厚度。有源区4的第一有源边缘部分4-1和第二有源边缘部分4-2分别位于所述第一侧区域1-1和所述第二侧区域1-2的下方，所述有源区4的中间部分4-3位于所述中部区域1-3的下方。在使用时，将第一有源边缘部分4-1或第二有源边缘部分4-2作为第一沟道，将所述有源区4的中间部分4-3作为第二沟道。也可以将所述有源区4的第一有源边缘部分4-1作为第一沟道，将所述有源区4的第二有源边缘部分4-2作为第二沟道。
图10示出了本实施例的双沟道MOSFET的VG-ID特性曲线以及现有技术的单沟道MOSFET的VG-ID特性曲线。
本实施例提供的双沟道MOSFET，能够在有源区形成不同的两个沟道，从而实现通过一个MOSFET实现两种具有不同特性的晶体管功能。
本申请的另一实施例还提供一种半导体器件，包括上述的双沟道MOSFET。
本申请的另一实施例还提供一种电子设备，包括上述的双沟道MOSFET。所述的电子设备，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
如图11所示，本申请另一实施例，提供一种双沟道MOSFET的制造方法，包括：
S1、形成有源区4以及位于所述有源区4两侧的隔离结构3。
S2、在所述有源区4上形成栅极氧化层1。
S3、选择性地刻蚀所述栅极氧化层1，使所述栅极氧化层1形成具有两种不同厚度的多个区域。
在某些实施方式中，步骤S3、选择性地刻蚀所述栅极氧化层1，使所述栅极氧化层1形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层1的一侧部分，使所述栅极氧化层1形成不同厚度的第一区域11和第二区域12。
在某些实施方式中，步骤S3、选择性地刻蚀所述栅极氧化层1，使所述栅极氧化层1形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层1的两侧部分形成第一侧区域1-1和第二侧区域1-2，保留所述栅极氧化层1的中间部分形成中部区域1-3。
在某些实施方式中，步骤S3、选择性地刻蚀所述栅极氧化层1，使所述栅极氧化层1形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层1的中间部分形成中部区域1-3，保留所述栅极氧化层1的两侧部分形成第一侧区域1-1和第二侧区域1-2。
S4、在所述有源区4和所述隔离结构3上形成栅极层2。
在某些实施方式中，所述选择性地刻蚀所述栅极氧化层1，包括：
1)保留所述栅极氧化层1上待刻蚀的部位，对所述栅极氧化层1顶面上除所述待刻蚀的部位的部分进行掩模处理；
2)刻蚀经过掩模处理的所述栅极氧化层1。
本申请实施例提供的双沟道MOSFET，具有两个不同的沟道，从而实现通过一个MOSFET实现两种具有不同特性的晶体管功能，且具有良好的快速整流(Switching)能力、高电流驱动(Current driving)能力和低漏电性。
如图12所示，本申请另一实施例提供了一种掩埋沟道晶体管，包括：
有源区4，具有沟槽；
栅极氧化层1，位于所述有源区4的沟槽内；其中，所述栅极氧化层1具有凹槽，且包括具有不同平均厚度的多个区域；
栅极层2，位于所述栅极氧化层1的凹槽内，且所述栅极层2的顶面与所述栅极氧化层1的两侧壁顶面相平齐；
隔离结构3，位于所述栅极层2的顶面和所述栅极氧化层1的两侧壁顶面上，且所述隔离结构3的顶面与所述有源区4的顶面相平齐。
在某些实施方式中，如图12所示，栅极氧化层1为“U”形；所述栅极氧化层1包括具有不同平均厚度的两个区域：第一区域11和第二区域12。第一区域11和第二区域12相接处的厚度是不同的，第一区域11的厚度小于第二区域12的厚度。
本申请实施例提供的掩埋沟道晶体管，其栅极氧化层具有不同平均厚度的多个区域，可以形成两个不同的沟道，从而能够通过一个掩埋沟道晶体管实现两种具有不同特性的晶体管功能，且具有良好的快速整流能力、高电流驱动能力和低漏电性。
本申请另一实施例提供了一种掩埋沟道晶体管的制造方法，包括：
在有源区4上形成沟槽；
在所述沟槽内形成具有凹槽的栅极氧化层1；
选择性地刻蚀所述栅极氧化层1的凹槽内侧表面，使所述栅极氧化层1形成具有两种不同厚度的多个区域；
在所述栅极层2的顶面和所述栅极氧化层1的两侧壁顶面上形成隔离结构3。
在某些实施方式中，所述在所述沟槽上形成具有凹槽的栅极氧化层1，包括：
在所述沟槽内沉积形成栅极氧化部；
选择性地刻蚀所述栅极氧化部形成凹槽，得到具有凹槽的栅极氧化层1。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种双沟道MOSFET，其特征在于，包括：
有源区；
两个隔离结构，分别位于所述有源区的两侧；
栅极氧化层，位于所述有源区上；其中，所述栅极氧化层包括具有两种不同厚度的多个区域；
栅极层，位于所述有源区和所述隔离结构上。
2.根据权利要求1所述的双沟道MOSFET，其特征在于，所述栅极氧化层包括厚度不同的第一区域和第二区域。
3.根据权利要求2所述的双沟道MOSFET，其特征在于，所述有源区包括第一部分和第二部分，所述第一部分位于所述第一区域的下方，所述第二部分位于所述第二区域的下方。
4.根据权利要求1所述的双沟道MOSFET，其特征在于，所述栅极氧化层包括第一侧区域、第二侧区域和中部区域，所述第一侧区域和所述第二侧区域分别位于所述中部区域的两侧，所述第一侧区域的厚度和所述第二侧区域的厚度相等，且均大于或小于所述中部区域的厚度。
5.根据权利要求4所述的双沟道MOSFET，其特征在于，所述有源区包括中间部分和两个有源边缘部分，所述两个有源边缘部分分别位于所述中间部分的两侧；其中，所述两个有源边缘部分分别位于所述第一侧区域和所述第二侧区域的下方，所述中间部分位于所述中部区域的下方。
6.一种掩埋沟道晶体管，其特征在于，包括：
有源区，具有沟槽；
栅极氧化层，位于所述有源区的沟槽内；其中，所述栅极氧化层具有凹槽，且包括具有不同平均厚度的多个区域；
栅极层，位于所述栅极氧化层的凹槽内，且所述栅极层的顶面与所述栅极氧化层的两侧壁顶面相平齐；
隔离结构，位于所述栅极层的顶面和所述栅极氧化层的两侧壁顶面上，且所述隔离结构的顶面与所述有源区的顶面相平齐。
7.根据权利要求1所述的掩埋沟道晶体管，其特征在于，所述栅极氧化层包括具有不同平均厚度的两个区域。
8.一种双沟道MOSFET的制造方法，其特征在于，包括：
形成有源区以及位于所述有源区两侧的隔离结构；
在所述有源区上形成栅极氧化层；
选择性地刻蚀所述栅极氧化层，使所述栅极氧化层形成具有两种不同厚度的多个区域；
在所述有源区和所述隔离结构上形成栅极层。
9.根据权利要求8所述的方法，其特征在于，所述选择性地刻蚀所述栅极氧化层，使所述栅极氧化层形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层的一侧部分，使所述栅极氧化层形成不同厚度的第一区域和第二区域。
10.根据权利要求8所述的方法，其特征在于，所述选择性地刻蚀所述栅极氧化层，使所述栅极氧化层形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层的两侧部分形成第一侧区域和第二侧区域，保留所述栅极氧化层的中间部分形成中部区域。
11.根据权利要求8所述的方法，其特征在于，所述选择性地刻蚀所述栅极氧化层，使所述栅极氧化层形成具有两种不同厚度的多个区域，包括：
刻蚀减薄所述栅极氧化层的中间部分形成中部区域，保留所述栅极氧化层的两侧部分形成第一侧区域和第二侧区域。
12.根据权利要求8所述的方法，其特征在于，所述选择性地刻蚀所述栅极氧化层，包括：
保留所述栅极氧化层上待刻蚀的部位，对所述栅极氧化层顶面上除所述待刻蚀的部位的部分进行掩模处理；
刻蚀经过掩模处理的所述栅极氧化层。
13.一种掩埋沟道晶体管的制造方法，其特征在于，包括：
在有源区上形成沟槽；
在所述沟槽内形成具有凹槽的栅极氧化层；
选择性地刻蚀所述栅极氧化层的凹槽内侧表面，使所述栅极氧化层形成具有两种不同厚度的多个区域；
在所述栅极层的顶面和所述栅极氧化层的两侧壁顶面上形成隔离结构。
14.根据权利要求13所述的方法，其特征在于，所述在所述沟槽上形成具有凹槽的栅极氧化层，包括：在所述沟槽内沉积形成栅极氧化部；
选择性地刻蚀所述栅极氧化部形成凹槽，得到具有凹槽的栅极氧化层。
CN202010270646.7A 2020-04-08 2020-04-08 双沟道mosfet、掩埋沟道晶体管及制造方法 Pending CN111564495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010270646.7A CN111564495A (zh) 2020-04-08 2020-04-08 双沟道mosfet、掩埋沟道晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010270646.7A CN111564495A (zh) 2020-04-08 2020-04-08 双沟道mosfet、掩埋沟道晶体管及制造方法

Publications (1)

Publication Number Publication Date
CN111564495A true CN111564495A (zh) 2020-08-21

Family

ID=72073003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010270646.7A Pending CN111564495A (zh) 2020-04-08 2020-04-08 双沟道mosfet、掩埋沟道晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN111564495A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054438A (ko) * 1995-12-30 1997-07-31 김광호 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
US20030141559A1 (en) * 2001-12-20 2003-07-31 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods
US20060110876A1 (en) * 2004-11-25 2006-05-25 Atmel Germany Gmbh MOS transistor with reduced kink effect and method for the manufacture thereof
CN101055891A (zh) * 2006-04-10 2007-10-17 茂德科技股份有限公司 嵌壁式栅极结构及其制备方法
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
US20100025770A1 (en) * 2008-07-31 2010-02-04 Martin Trentzsch Gate dielectrics of different thickness in pmos and nmos transistors
CN101714550A (zh) * 2008-09-22 2010-05-26 三星电子株式会社 凹形沟道阵列晶体管、半导体器件及其制造方法
CN102013399A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102956458A (zh) * 2011-08-23 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN103531453A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体集成器件及其制作方法
CN105448686A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 栅极氧化层的制作方法及半导体器件的制作方法
CN105845577A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN207967004U (zh) * 2018-03-31 2018-10-12 深圳吉华微特电子有限公司 抗辐射功率场效应晶体管
CN108682685A (zh) * 2018-05-31 2018-10-19 长江存储科技有限责任公司 半导体器件及其制作方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054438A (ko) * 1995-12-30 1997-07-31 김광호 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
US20030141559A1 (en) * 2001-12-20 2003-07-31 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods
US20060110876A1 (en) * 2004-11-25 2006-05-25 Atmel Germany Gmbh MOS transistor with reduced kink effect and method for the manufacture thereof
CN101055891A (zh) * 2006-04-10 2007-10-17 茂德科技股份有限公司 嵌壁式栅极结构及其制备方法
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
US20100025770A1 (en) * 2008-07-31 2010-02-04 Martin Trentzsch Gate dielectrics of different thickness in pmos and nmos transistors
CN101714550A (zh) * 2008-09-22 2010-05-26 三星电子株式会社 凹形沟道阵列晶体管、半导体器件及其制造方法
CN102013399A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102956458A (zh) * 2011-08-23 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN103531453A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体集成器件及其制作方法
CN105448686A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 栅极氧化层的制作方法及半导体器件的制作方法
CN105845577A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN207967004U (zh) * 2018-03-31 2018-10-12 深圳吉华微特电子有限公司 抗辐射功率场效应晶体管
CN108682685A (zh) * 2018-05-31 2018-10-19 长江存储科技有限责任公司 半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
JP2003023150A (ja) トレンチゲート型半導体装置及びその作製方法
CN108878424B (zh) 一种采用埋入式位线的晶体管结构及其制造方法
CN104701316A (zh) 一种双槽形结构的半浮栅器件及其制造方法
JPH0648719B2 (ja) 半導体記憶装置
CN113451270B (zh) 位线结构和半导体存储器
CN111564495A (zh) 双沟道mosfet、掩埋沟道晶体管及制造方法
US8525262B2 (en) Transistor with buried fins
US20070012997A1 (en) Transistor for semiconductor device and method of forming the same
CN213635990U (zh) 半导体结构
US5867362A (en) Storage capacitor for DRAM memory cell
JP2645008B2 (ja) 半導体記憶装置
JP2003017591A (ja) 半導体記憶装置
CN110707086B (zh) 半导体元件
JPS6324659A (ja) Ｍｉｓ型半導体記憶装置
CN117082856A (zh) 动态随机存取存储器及其形成方法
CN117832196A (zh) 半导体结构及半导体结构的制备方法
JP2827377B2 (ja) 半導体集積回路
CN114361160A (zh) 一种半导体器件、动态随机存取存储器及电子设备
JPS63226058A (ja) ダイナミツクランダムアクセスメモリ装置
CN114141771A (zh) 半导体结构及其制造方法
CN112309987A (zh) 半导体结构的制作方法和半导体结构
CN117062437A (zh) 动态随机存取存储器及其形成方法、工作方法
JPS627152A (ja) 半導体メモリ
CN113013167A (zh) 一种新型dram结构及实现方法
KR100220937B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination