CN117832196A - 半导体结构及半导体结构的制备方法 - Google Patents
半导体结构及半导体结构的制备方法 Download PDFInfo
- Publication number
- CN117832196A CN117832196A CN202211181621.5A CN202211181621A CN117832196A CN 117832196 A CN117832196 A CN 117832196A CN 202211181621 A CN202211181621 A CN 202211181621A CN 117832196 A CN117832196 A CN 117832196A
- Authority
- CN
- China
- Prior art keywords
- word line
- dielectric layer
- layer
- dielectric
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 100
- 230000004888 barrier function Effects 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000002210 silicon-based material Substances 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000005012 migration Effects 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 270
- 230000006870 function Effects 0.000 description 68
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体结构及半导体结构的制备方法，该半导体结构包括：半导体基底，半导体基底包括有源区，半导体基底中具有字线沟槽；栅介质层，栅介质层设置于字线沟槽的槽壁上；字线结构，字线结构包括字线和介电组合层；字线位于字线沟槽内，字线的顶面低于字线沟槽的顶部；介电组合层包括第一介电层和第二介电层，第一介电层和第二介电层均设置于字线上；第一介电层位于栅介质层朝向字线沟槽的表面，第二介电层位于第一介电层远离栅介质层的表面；第二介电层的介电常数高于第一介电层的介电常数。其中，通过介电组合层的设置，能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称：DRAM)是计算机等电子设备中常用的半导体器件。动态随机存取存储器包括用于存储的存储单元阵列以及位于存储单元阵列外围的电路，每个存储单元通常包括晶体管、字线、位线和电容器。字线用于控制晶体管中沟道的开启或关闭，位线用于读取电容器中存储的数据信息或将数据信息写入到电容器中储存。
随着半导体存储技术的快速发展以及电子装置小型化的实际需求，需要不断提高动态随机存取储存器的集成度，这进而要求需要不断缩小其中的晶体管尺寸。埋入式字线结构的动态随机存取存储器逐渐成为主流。然而，随着晶体管尺寸的缩小，埋入式字线的间距和晶体管之间的隔离结构都在不断缩小，晶体管的栅诱导漏极漏电流和沟道漏电等问题也愈发严重，严重影响器件的存取存储可靠性。
发明内容
基于此，针对上述背景技术中的问题，为了在保证字线的载流子迁移能力的同时，改善栅诱导漏极漏电流和沟道漏电的问题，有必要提供一种半导体结构。
根据本公开的一些实施例，提供了一种半导体结构，其包括：
半导体基底，所述半导体基底包括有源区，所述半导体基底中具有字线沟槽；
栅介质层，所述栅介质层设置于所述字线沟槽的槽壁上；
字线结构，所述字线结构包括字线和介电组合层；所述字线位于所述字线沟槽内，所述字线的顶面低于所述字线沟槽的顶部；所述介电组合层包括第一介电层和第二介电层，所述第一介电层和所述第二介电层均设置于所述字线上；所述第一介电层位于所述栅介质层朝向所述字线沟槽的表面，所述第二介电层位于所述第一介电层远离所述栅介质层的表面；所述第二介电层的介电常数高于所述第一介电层的介电常数。
在本公开的一些实施例中，所述第一介电层的材料包括低介电常数材料，所述第二介电层的材料包括高介电常数材料。
在本公开的一些实施例中，所述低介电常数材料包括掺氟氧化硅、掺碳氧化硅、氟碳化合物、聚酰亚胺、有机硅玻璃、多孔性甲基硅酸盐和含氢硅酸盐中的一种或多种。
在本公开的一些实施例中，所述高介电常数材料包括氮化硅、氮氧化硅和金属氧化物中的一种或多种。
在本公开的一些实施例中，所述介电组合层内侧具有间隙，所述字线结构还包括低功函层，所述低功函层设置于所述间隙中，且所述低功函层位于所述字线上，所述低功函层的功函数低于所述字线的功函数。
在本公开的一些实施例中，所述低功函层的材料包括低功函数金属材料或低功函数硅材料，所述低功函数金属材料选自银、铝、钛、锌和铟中的一种或多种。
在本公开的一些实施例中，所述低功函层的顶面低于所述字线沟槽的顶部，所述字线结构还包括绝缘阻隔层，所述绝缘阻隔层设置于所述低功函层远离所述字线的一侧，且所述绝缘阻隔层位于所述介电组合层的间隙内。
在本公开的一些实施例中，所述绝缘阻隔层的材料包括氮化硅。
在本公开的一些实施例中，所述字线包括第一部分及位于所述第一部分上的第二部分；所述第二部分具有顶面和位于所述顶面两侧的相对的两个侧壁，所述第二部分的顶面为平面，所述第二部分相对的两个侧壁为凹面，所述第二部分的宽度自所述第二部分的顶部至所述第二部分的底部依次递增。
在本公开的一些实施例中，所述低功函层设置于所述第二部分的顶面上。
在本公开的一些实施例中，所述字线结构还包括阻挡层，所述阻挡层设置于所述字线和所述栅介质层之间，且位于所述第一介质层的下方。
在本公开的一些实施例中，所述阻挡层的材料包括氮化钛。
根据本公开的又一些实施例，提供了一种半导体结构的制备方法，其包括如下步骤：
在半导体基底的有源区中刻蚀字线沟槽；
在所述字线沟槽的槽壁上形成栅介质层；
在所述字线沟槽中填充字线材料，并回刻去除部分所述字线材料，形成顶面低于所述字线沟槽的槽口的字线；
在所述字线沟槽中填充第一介电材料，并回刻去除位于中间的部分所述第一介电材料，以形成第一介电层；
在所述字线沟槽中填充第二介电材料，回刻去除位于中间的部分所述第二介电材料，以形成第二介电层，所述第二介电层位于所述第一介电层远离所述栅介质层的表面，所述第二介电层的介电常数高于所述第一介电层的介电常数。
在本公开的一些实施例中，介电组合层包括所述第一介电层和所述第二介电层，所述介电组合层内侧具有间隙，在形成所述第二介电层的步骤之后，还包括：在所述间隙中制备低功函层，所述低功函层的功函数低于所述字线的功函数。
在本公开的一些实施例中，制备所述低功函层的步骤包括：在所述字线沟槽中填充低功函材料并进行回刻，以形成顶面低于所述字线沟槽的顶部的所述低功函层；
在制备所述低功函层的步骤之后还包括：在所述间隙中制备绝缘阻隔层。
在本公开的一些实施例中，在回刻去除部分所述字线材料的步骤中，使位于中间的部分所述字线材料的去除量相同，以形成平面状的顶面，沿着由该顶面至所述字线材料的两侧的方向，逐渐增加所述字线材料的去除量，以在所述顶面两侧形成呈凹面状的两个侧壁。
在本公开的一些实施例中，在所述字线沟槽中填充字线材料的步骤之前还包括：在所述字线沟槽中填充阻挡材料；
在回刻去除部分所述字线材料的步骤之后还包括：回刻去除部分所述阻挡材料以形成阻挡层。
于上述实施例提供的半导体结构中设置有介电组合层，介电组合层中沿着远离栅介质层的方向依次设置有第一介电层和第二介电层。高介电常数的第二介电层的沉积可有效阻挡栅漏重叠区的耗尽层，改善栅诱导漏极漏电流的情况，但仅填充高介电常数材料会抑制载流子的迁移，降低器件读写性能。通过填充具有低介电常数的第一层介电层，形成介电组合层，能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本公开一实施例的半导体结构的俯视图；
图2为图1中AA’处的半导体结构的截面示意图；
图3为图2中的字线的放大结构示意图；
图4为本公开一实施例的半导体结构的制备方法；
图5示出了在半导体基底的有源区中形成有字线沟槽的结构示意图；
图6示出了在图5的结构中进一步制备有栅介质层的结构示意图；
图7示出了在图6的结构中进一步制备有字线的结构示意图；
图8示出了在图7的结构中进一步制备有第一介电层的结构示意图；
图9示出了在图8的结构中进一步制备有第二介电层的结构示意图；
图10示出了在图9的结构中进一步制备有低功函层的结构示意图；
图11示出了在图10的结构中进一步制备有绝缘阻隔层的结构示意图；
其中，各附图标记及其含义如下：
100、有源区；101、字线沟槽；200、字线结构；210、字线；211、第一部分；212、第二部分；2121、平面；2122、凹面；220、第一介电层；230、第二介电层；240、低功函层；250、绝缘阻隔层；260、阻挡层；300、位线结构；310、位线接触；400、浅沟槽隔离结构；500、栅介质层；610、绝缘介质层；620、双栅氧化层。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。电连接的方式用于表示电流可以在电连接的多个元件之间传导，其具体方式可以是一个元件直接接触另一个元件，也可以是一个元件通过其他导电元件连接至另一个元件。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本公开的一个实施例提供了一种半导体结构，其包括：
半导体基底，半导体基底包括有源区，半导体基底中具有字线沟槽；
栅介质层，栅介质层设置于字线沟槽的槽壁上；
字线结构，字线结构包括字线和介电组合层；字线位于字线沟槽内，字线的顶面低于字线沟槽的顶部；介电组合层包括第一介电层和第二介电层，第一介电层和第二介电层均设置于字线上；第一介电层位于栅介质层朝向字线沟槽的表面，第二介电层位于第一介电层远离栅介质层的表面；第二介电层的介电常数高于第一介电层的介电常数。
可以理解，该半导体结构还包括与有源区电连接的位线接触。位线接触可以设置于该半导体结构上方，并与有源区的顶面相接触，位线接触用于作为设置于位线与有源区之间的电接触结构，栅介质层具有远离位线接触的一个侧壁和远离位线接触的一侧侧壁。
另外，该半导体结构还可以包括浅沟槽隔离结构，浅沟槽隔离结构设置于半导体基底上，用于将半导体基底的表层间隔出多个阵列排布的有源区。
该半导体结构中具有设置于字线沟槽中的字线结构。字线结构包括字线和介电组合层，字线、第一介电层和第二介电层设置于字线上，且第二介电层位于第一介电层远离栅介质层的表面，第二介电层的介电常数高于第一介电层的介电常数。通过在作为栅极的字线上进一步设置介电组合层，在保证载流子迁移能力的同时，减少了栅诱导漏极漏电流，改善栅诱导漏极漏电流的问题。
为了便于理解本公开提供的半导体结构，本公开提供了图1和图2，图1中示出了该半导体结构的俯视图，图2示出了图1中的AA’处的截面示意图。
参照图1所示，该半导体结构包括半导体基底和位线，半导体基底包括有源区100，位线设置于半导体基底上，并且沿第一方向进行延伸，如图1中示出的方向，第一方向为y方向。
参照图2所示，半导体基底中开设有字线沟槽101。该半导体结构还包括栅介质层500和字线结构200。栅介质层500设置于字线沟槽101的槽壁上，用于绝缘间隔字线结构200与半导体基底。字线结构200包括字线210和介电组合层，介电组合层包括第一介电层220和第二介电层230。其中，字线210、第一介电层220和第二介电层230均位于字线沟槽101中，字线210的顶面低于字线沟槽101的顶部，第一介电层220和第二介电层230设置于字线210的顶面上。在字线沟槽101中，沿着远离栅介质层500的方向，第一介电层220和第二介电层230依次层叠设置。第二介电层230的介电常数高于第一介电层220的介电常数。
其中，字线210设置于字线沟槽101中，并且沿与第一方向相交的第二方向进行延伸。可选地，字线210的延伸方向垂直于位线的延伸方向，如图1中示出的方向，字线210的延伸方向为x方向。
在该实施例的一些示例中，第一介电层220的材料包括低介电常数材料。低介电常数材料也记为low-k材料。其中，低介电常数材料指的是介电常数在3.9以下的材料。可选地，第一介电层220的材料为低介电常数材料。
在该实施例的一些示例中，低介电常数材料可以包括二氧化硅、掺氟氧化硅、掺碳氧化硅、氟碳化合物中的一种或多种，以便于在字线沟槽101中进行制备。
在该实施例的一些示例中，第二介电层230的材料可以包括高介电常数材料。高介电常数材料也记为high-k材料。其中，对应于低介电常数材料高介电常数材料可以指介电常数大于3.9的材料，更进一步地，高介电常数材料的介电常数在20以上。
在该实施例的一些示例中，高介电常数材料包括氮化硅、氮氧化硅和金属氧化物中的一种或多种。可选地，高介电常数包括金属氧化物，例如二氧化钛和二氧化铪中的一种或多种。可选地，第二介电层230的材料为高介电常数材料。
通过在字线沟槽101中远离栅介质层500的方向上依次设置第一介电层220和第二介电层230，第一介电层220和第二介电层230配合作用，高介电常数的第二介电层的沉积可有效阻挡栅漏重叠区的耗尽层，改善栅诱导漏极漏电流的情况，但仅填充高介电常数材料会抑制载流子的迁移，降低器件读写性能。通过填充具有低介电常数的第一层介电层，形成介电组合层，能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。
在该实施例的一些示例中，介电组合层有两个，两个介电组合层内侧具有间隙，两个介电组合层分别靠近栅介质层500的两个侧壁设置。即，第一介电层220和第二介电层230各有两个。在各介电组合层中，第二介电层230均设置于第一介电层220远离栅介质层500的一侧。
参照图2所示，该栅介质层500具有位于左右两侧的两个侧壁。靠近左侧壁的第一介电层220和靠近左侧壁的第二介电层230沿着远离栅介质层500的方向依次层叠设置，靠近右侧壁的第一介电层220和靠近右侧壁的第二介电层230也沿着远离栅介质层500侧壁的方向依次层叠设置。通过设置分别靠近栅介质层500两个侧壁的两个介电组合层，能够进一步优化对栅诱导漏极漏电流改善作用。
参照图2所示，在该实施例的一些示例中，字线结构200还包括低功函层240。低功函层240的功函数低于字线210的功函数，低功函层240设置于字线210上。
其中，可选地，字线210的材料包括钨或掺杂硅材料。掺杂多晶硅可选自P型掺杂多晶硅。
在该实施例的一些示例中，低功函层240的功函数在4.5eV以下。可选地，低功函层240的材料包括低功函数金属材料或低功函数硅材料，其中，低功函数金属材料选自功函数在4.5eV以下的金属材料，低功函数硅材料选自功函数在4.5eV以下的硅材料。例如，低功函数金属材料可以包括银、铝、钛、锌和铟中的一种或多种。低功函数硅材料可以选自N型掺杂多晶硅。
通过在字线210上回填设置低功函层240，能够进一步改善栅诱导漏极漏电流的问题。
参照图2所示，在该实施例的一些示例中，介电组合层有两个，且两个介电组合层相对，且相互之间具有间隙，低功函层240设置于两个相对的第二介电层230之间的间隙处。
在该实施例的一些示例中，低功函层240的顶面低于字线沟槽101的顶部，字线结构200还包括绝缘阻隔层250，绝缘阻隔层250设置于低功函层240远离字线210的一侧。绝缘阻隔层250用于将低功函层240封闭于字线沟槽101内，绝缘间隔低功函层240和后续设置于字线沟槽101上方的其他部件。
在该实施例的一些示例中，绝缘阻隔层250包括氮化硅。
参照图2所示，在该实施例的一些示例中，介电组合层有两个，且两个介电组合层相对，且相互之间具有间隙，绝缘阻隔层250也设置于两个相对的介电组合层之间的间隙处。
图3示出了图2中的字线210的放大结构示意图，参照图3所示，在该实施例的一些示例中，字线210包括第一部分211及位于第一部分211上的第二部分212，第二部分212具有顶面和位于顶面两侧的相对的两个侧壁，顶面为平面2121，第二部分212的两个侧壁为凹面2122，第二部分212的宽度自第二部分212的顶部至第二部分212的底部依次递增。
其中，可以理解，“内凹状”可以是：沿字线210的侧壁朝向中间的方向，侧壁的高度逐渐上升，并且侧壁的高度上升幅度也逐渐增大，以使得侧壁整体呈现朝向字线210中间内凹的形状。在该实施例的一些具体示例中，包括两个侧壁和一个顶面的形状也可仿形称为“反向Ω状”。
传统的字线210顶面通常是平坦的，也存在部分字线210顶面呈现外凸的形状。该实施例中将字线210的第二部分212的侧壁设计为凹面2122，能够增加字线210到字线210侧上方的位线接触310之间的距离，降低字线210和位线接触310之间的电耦合，从而增大字线210与位线接触310之间的短路窗口。
参照图2所示，在该实施例的一些示例中，两个介电组合层之间的间隙露出有至少部分顶面，对应地，低功函层240可以设置于平坦部上方。
参照图2所示，在该实施例的一些示例中，该字线结构200还包括阻挡层260，阻挡层260设置于字线210和栅介质层500之间。阻挡层260用于阻挡字线210和半导体基底之间的原子扩散。
在该实施例的一些示例中，阻挡层260的材料包括氮化钛。
参照图2所示，在该实施例的一些示例中，第一介电层220设置于阻挡层260和部分凹面2122上方，第二介电层230设置于凹面2122上方，且两个介电组合层之间露出全部平面2121。
在图2示出的半导体结构的实施例中，其设置有介电组合层，介电组合层中沿着远离栅介质层500的方向依次设置有第一介电层220和第二介电层230。通过介电组合层的设置，能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。进一步地，在两个介电组合层之间进一步设置低功函层240，能够进一步降低栅诱导漏极漏电流。进一步地，将字线210的第二部分212设计为呈平面2121的顶面和呈凹面2122的两个侧壁，能够实现栅漏交叠区耗尽层宽度的缩小以及增大字线210到位线接触310的距离，降低陷阱辅助隧穿及沟道漏电的几率，降低字线210与位线接触310之间的耦合情况，进而能够使得字线210和位线接触310之间的短路窗口更大。
本公开进一步还提供了一种半导体结构的制备方法，其包括如下步骤：
在半导体基底的有源区100中刻蚀字线沟槽101；
在字线沟槽101的槽壁上形成栅介质层500；
在字线沟槽101中填充字线210材料，并回刻去除部分字线210材料，形成顶面低于字线沟槽101的槽口的字线210；
在字线沟槽101中填充第一介电材料，并回刻去除位于中间的部分第一介电材料，以形成第一介电层220；
在字线沟槽101中填充第二介电材料，回刻去除位于中间的部分第二介电材料，以形成第二介电层230，第二介电层230位于第一介电层220远离栅介质层500的表面，第二介电层230的介电常数高于第一介电层220的介电常数。
为了便于理解该半导体结构的制备方法，本公开的图4进一步提供了该半导体结构的制备方法的一种实施方式，参照图4所示，其包括步骤S1～S7，具体如下。
步骤S1，在半导体基底的有源区100中刻蚀字线沟槽101。
在该实施例的一些示例中，在半导体基底上形成有源区100的步骤包括：在半导体的表层刻蚀浅沟槽并填充绝缘介质，以形成浅沟槽隔离结构400，浅沟槽隔离结构400将半导体基底的表层间隔出多个阵列排布的有源区100。
在该实施例的一些示例中，在半导体基底的有源区100中刻蚀字线沟槽101时，字线沟槽101同时贯穿浅沟槽隔离结构400和半导体基底中的有源区100。可以理解，在制备时，位于有源区100中的部分字线210可以作为栅极以控制有源区100中的沟道导通。
图5示出了在有源区100中形成有字线沟槽101的结构示意图，在该示例中，一个有源区100中设置有两个相邻的字线沟槽101。其中，形成的字线沟槽101具有槽底和位于两侧的槽壁。
在该实施例的一些示例中，该半导体基底为硅基底。形成字线沟槽101的方式可以是刻蚀，例如干法刻蚀或湿法刻蚀。
该半导体基底的表层被浅沟槽隔离结构400间隔出多阵列排布的有源区100。
步骤S2，在字线沟槽101的槽壁上形成栅介质层500。
图6示出了在图5的结构中进一步制备有栅介质层500的结构示意图，其中，栅介质层500覆盖字线沟槽101的整个槽壁，栅介质层500的材料可以部分延伸覆盖至半导体结构上方，位于半导体结构上方的栅介质层500的材料可以在后续的制备过程中再进行去除。
在该实施例的一些示例中，栅介质层500可以是氧化层。例如，半导体基底为硅基底，则栅介质层500可以是氧化硅。
在该实施例的一些示例中，形成栅介质层500的方式包括但不限于在字线沟槽101中填充氧化硅。在另一些示例中，也可以通过直接氧化字线沟槽101槽壁上的硅材料，以获得氧化硅作为栅介质层500。
步骤S3，在字线沟槽101中填充字线210材料并制备字线210。
图7示出了在图6的结构上进一步制备有字线210的结构示意图，其中，字线210位于字线沟槽101内，栅介质层500绝缘间隔字线210和有源区100。
其中，制备字线210的过程中，回刻去除字线沟槽101中位于顶部的部分字线210材料，使得字线210材料的顶面位于字线沟槽101的槽口下方，以形成顶面低于字线沟槽101的槽口的字线210。
在该实施例的一些示例中，字线210材料可以包括钨或掺杂硅。其中，掺杂硅可以包括P型掺杂硅材料。
在该实施例的一些示例中，在回刻去除部分字线210材料的步骤中，使位于中间的部分字线210材料的去除量相同，以形成平面2121，沿着由该顶面至字线210材料的两侧的方向，逐渐增加字线210材料的去除量，以在顶面两侧形成凹面2122。通过形成凹面状的两个侧壁，能够实现栅漏交叠区耗尽层宽度的缩小以及增大字线210到后续制备的位线接触310的距离，降低陷阱辅助隧穿及沟道漏电的几率，降低字线210与位线接触310之间的耦合情况，进而能够使得字线210和位线接触310之间的短路窗口更大。
在该实施例的一些示例中，在步骤S2中，还包括制备阻挡层260的过程。其中，在字线沟槽101中填充字线210材料的步骤之前，还包括：在字线沟槽101中填充阻挡材料，在回刻去除部分字线210材料的步骤之后，还包括：回刻去除部分阻挡材料以形成阻挡层260。
其中，可选地，用于形成阻挡层260的阻挡材料可以包括氮化钛。
参照图7所示，阻挡层260主要用于间隔字线210与栅介质层500，因此，可选地，在回刻去除部分阻挡材料时，形成的阻挡层260的高度与字线210的侧壁高度持平。
步骤S4，在字线沟槽101中填充第一介电材料，制备第一介电层220。
图8示出了在图7的结构的基础上进一步制备有第一介电层220的结构示意图。
其中，在制备第一介电层220时，回刻去除部分第一介电材料，以形成第一介电层220。
在该实施例的一些示例中，回刻去除部分第一介电材料的步骤包括：去除位于中间的部分第一介电材料，形成分别靠近字线沟槽101两侧槽壁的两个第一介电层220。可以理解，两个第一介电层220之间具有间隙，以供后续制备第二介电层230。
可选地，两个第一介电层220分别接触栅介质层500的两个侧壁。
在该实施例的一些示例中，第一介电材料即第一介电层220的材料，第一介电层220的材料包括低介电常数材料。可选地，低介电常数材料包括二氧化硅、掺氟氧化硅、掺碳氧化硅、氟碳化合物中的一种或多种
在该实施例的一些示例中，第一介电层220位于阻挡层260上。可选地，第一介电层220还可以位于阻挡层260和部分凹面2122上。
步骤S5，在字线沟槽101中填充第二介电材料，制备第二介电层230。
图9示出了在图8的结构的基础上进一步制备有第二介电层230的结构示意图。
其中，在制备第二介电层230时，回刻去除部分第二介电材料，以形成第二介电层230。
在该实施例的一些示例中，回刻去除部分第二介电材料的步骤包括：去除位于中间的部分第二介电材料，形成分别靠近字线沟槽101两侧槽壁的两个第二介电层230。可以理解，两个第二介电层230之间具有间隙，以供后续制备低功函层240。
可选地，两个第二介电层230与两个第一介电层220之间分别层叠设置，层叠方向沿远离对应的栅介质层500侧壁的方向。
在该实施例的一些示例中，第二介电材料即第二介电层230的材料，第二介电层230的材料包括高介电常数材料。可选地，高介电常数材料包括氮化硅、氮氧化硅和金属氧化物中的一种或多种。其中，进一步地，金属氧化物可选自二氧化钛和二氧化铪中的一种或多种。
可以理解，在该实施例中，层叠设置的第一介电层220与第二介电层230共同组成介电组合层。介电组合层能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。
步骤S6，在字线210上制备低功函层240。
图10示出了在图9的结构的基础上进一步制备有低功函层240的结构示意图。
其中，在字线210上制备低功函层240时，在两个第二介电层230之间制备低功函层240，低功函层240的功函数低于字线210。
在该实施例的一些示例中，制备低功函层240的步骤包括：在字线沟槽101中填充低功函材料并进行回刻，以形成顶面低于字线沟槽101槽口的低功函层240。
在该实施例的一些示例中，低功函材料的功函数在4.5eV以下。可选地，低功函材料包括低功函数金属材料或低功函数硅材料。其中，低功函数金属材料选自功函数在4.5eV以下的金属材料，低功函数硅材料选自功函数在4.5eV以下的硅材料。例如，低功函数金属材料可以包括银、铝、钛、锌和铟中的一种或多种。低功函数硅材料可以选自N型掺杂多晶硅。
步骤S7，在低功函层240上制备绝缘阻隔层250。
图11示出了在图10的结构的基础上进一步制备有绝缘阻隔层250的结构示意图。
其中，绝缘阻隔层250制备于两个第二介质层之间的间隙中。
在该实施例的一些示例中，绝缘阻隔层250的材料包括氮化硅。形成绝缘阻隔层250的方式可以是物理气相沉积法或化学气相沉积法。
可以理解，在字线沟槽101中填充各层的材料的过程中，各层的材料可能会同时沉积到半导体基底上，因此，制备绝缘阻隔层250之后，还可以包括去除半导体基底上的多余材料的步骤。去除多余材料的方式可以包括但不限于化学机械抛光、干法刻蚀和湿法刻蚀。通过去除多余材料的方式，可以使得制备的字线结构200的顶面与有源区100的顶面持平，便于后续其他部件的制备。
步骤S8，在半导体基底上制备位线接触310。
图2示出了在图11的结构的基础上进一步制备有位线接触310的结构示意图。
参照图2所示，位线接触310设置于有源区100上，且位于字线结构200的侧上方。在工作时，位线接触310电连接于位线，以形成漏极，字线结构200中的字线210则用于控制沟道的导通与关闭。
参照图2所示，在制备绝缘阻隔层250之后，该半导体结构的制备方法还可以包括制备绝缘介质层610和双栅氧化层620的步骤。其中，绝缘介质层610和双栅氧化层620依次层叠设置于半导体基底上。
在该实施例的一些示例中，绝缘介质层610的材料可以包括氮化硅或氧化硅。
在图2示出的结构中，通过介电组合层的设置，能够在保证载流子迁移能力的同时，改善栅诱导漏极漏电流的情况。在两个介电组合层之间进一步设置低功函层240，能够进一步降低栅诱导漏极漏电流。将字线210的第二部分212设计为呈平面2121的字线210顶面和呈凹面2122的两个侧壁，能够实现栅漏交叠区耗尽层宽度的缩小以及增大字线210到位线接触310的距离，降低陷阱辅助隧穿及沟道漏电的几率，降低字线210与位线接触310之间的耦合情况，进而能够使得字线210和位线接触310之间的短路窗口更大。
请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。
应该理解的是，除非本文中有明确的说明，的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
Claims (17)
1.一种半导体结构，其特征在于，包括：
半导体基底，所述半导体基底包括有源区，所述半导体基底中具有字线沟槽；
栅介质层，所述栅介质层设置于所述字线沟槽的槽壁上；
字线结构，所述字线结构包括字线和介电组合层；所述字线位于所述字线沟槽内，所述字线的顶面低于所述字线沟槽的顶部；所述介电组合层包括第一介电层和第二介电层，所述第一介电层和所述第二介电层均设置于所述字线上；所述第一介电层位于所述栅介质层朝向所述字线沟槽的表面，所述第二介电层位于所述第一介电层远离所述栅介质层的表面；所述第二介电层的介电常数高于所述第一介电层的介电常数。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一介电层的材料包括低介电常数材料，所述第二介电层的材料包括高介电常数材料。
3.根据权利要求2所述的半导体结构，其特征在于，所述低介电常数材料包括二氧化硅、掺氟氧化硅、掺碳氧化硅、氟碳化合物中的一种或多种。
4.根据权利要求2所述的半导体结构，其特征在于，所述高介电常数材料包括氮化硅、氮氧化硅和金属氧化物中的一种或多种。
5.根据权利要求1所述的半导体结构，其特征在于，所述介电组合层内侧具有间隙，所述字线结构还包括低功函层，所述低功函层设置于所述间隙中，且所述低功函层位于所述字线上，所述低功函层的功函数低于所述字线的功函数。
6.根据权利要求5所述的半导体结构，其特征在于，所述低功函层的材料包括低功函数金属材料或低功函数硅材料，所述低功函数金属材料选自银、铝、钛、锌和铟中的一种或多种。
7.根据权利要求6所述的半导体结构，其特征在于，所述低功函层的顶面低于所述字线沟槽的顶部，所述字线结构还包括绝缘阻隔层，所述绝缘阻隔层设置于所述低功函层远离所述字线的一侧，且所述绝缘阻隔层位于所述介电组合层的间隙内。
8.根据权利要求7所述的半导体结构，其特征在于，所述绝缘阻隔层的材料包括氮化硅。
9.根据权利要求5所述的半导体结构，其特征在于，所述字线包括第一部分及位于所述第一部分上的第二部分；所述第二部分具有顶面和位于所述顶面两侧的相对的两个侧壁，所述顶面为平面，所述第二部分的两个侧壁为凹面，所述第二部分的宽度自所述第二部分的顶部至所述第二部分的底部依次递增。
10.根据权利要求9所述的半导体结构，其特征在于，所述低功函层设置于所述第二部分的顶面上。
11.根据权利要求1～10任一项所述的半导体结构，其特征在于，所述字线结构还包括阻挡层，所述阻挡层设置于所述字线和所述栅介质层之间，且位于所述第一介质层的下方。
12.根据权利要求11所述的半导体结构，其特征在于，所述阻挡层的材料包括氮化钛。
13.一种半导体结构的制备方法，其特征在于，包括如下步骤：
在半导体基底的有源区中刻蚀字线沟槽；
在所述字线沟槽的槽壁上形成栅介质层；
在所述字线沟槽中填充字线材料，并回刻去除部分所述字线材料，形成顶面低于所述字线沟槽的槽口的字线；
在所述字线沟槽中填充第一介电材料，并回刻去除位于中间的部分所述第一介电材料，以形成第一介电层；
在所述字线沟槽中填充第二介电材料，回刻去除位于中间的部分所述第二介电材料，以形成第二介电层，所述第二介电层位于所述第一介电层远离所述栅介质层的表面，所述第二介电层的介电常数高于所述第一介电层的介电常数。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，介电组合层包括所述第一介电层和所述第二介电层，所述介电组合层内侧具有间隙，在形成所述第二介电层的步骤之后，还包括：在所述间隙中制备低功函层，所述低功函层的功函数低于所述字线的功函数。
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，
制备所述低功函层的步骤包括：在所述字线沟槽中填充低功函材料并进行回刻，以形成顶面低于所述字线沟槽的顶部的所述低功函层；
在制备所述低功函层的步骤之后还包括：在所述间隙中制备绝缘阻隔层。
16.根据权利要求13所述的半导体结构的制备方法，其特征在于，
在回刻去除部分所述字线材料的步骤中，使位于中间的部分所述字线材料的去除量相同，以形成平面状的顶面，沿着由该顶面至所述字线材料的两侧的方向，逐渐增加所述字线材料的去除量，以在所述顶面两侧形成呈凹面状的两个侧壁。
17.根据权利要求13～16任一项所述的半导体结构的制备方法，其特征在于，
在所述字线沟槽中填充字线材料的步骤之前还包括：在所述字线沟槽中填充阻挡材料；
在回刻去除部分所述字线材料的步骤之后还包括：回刻去除部分所述阻挡材料以形成阻挡层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211181621.5A CN117832196A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构及半导体结构的制备方法 |
| PCT/CN2023/081549 WO2024066225A1 (zh) | 2022-09-27 | 2023-03-15 | 半导体结构及半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211181621.5A CN117832196A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构及半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117832196A true CN117832196A (zh) | 2024-04-05 |
Family
ID=90475790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211181621.5A Pending CN117832196A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构及半导体结构的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117832196A (zh) |
| WO (1) | WO2024066225A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004006505B4 (de) * | 2004-02-10 | 2006-01-26 | Infineon Technologies Ag | Charge-Trapping-Speicherzelle und Herstellungsverfahren |
| KR20150107180A (ko) * | 2014-03-13 | 2015-09-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102432719B1 (ko) * | 2015-12-23 | 2022-08-17 | 에스케이하이닉스 주식회사 | 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
| CN108899309A (zh) * | 2018-06-27 | 2018-11-27 | 长鑫存储技术有限公司 | 埋入式字线结构及其制作方法 |
-
2022
- 2022-09-27 CN CN202211181621.5A patent/CN117832196A/zh active Pending
-
2023
- 2023-03-15 WO PCT/CN2023/081549 patent/WO2024066225A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024066225A1 (zh) | 2024-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864158B (zh) | 动态随机存取存储器及其形成方法 | |
| US8343829B2 (en) | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same | |
| KR900001225B1 (ko) | 반도체기억장치와 그 제조방법 | |
| KR100720642B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
| KR900008649B1 (ko) | 반도체 메모리장치 및 그의 제조방법 | |
| US5466628A (en) | Method of manufacturing trench capacitor with a recessed field oxide layer | |
| US5482885A (en) | Method for forming most capacitor using poly spacer technique | |
| CN112909001B (zh) | 动态随机存取存储器及其形成方法 | |
| US20230209806A1 (en) | Semiconductor structure and method for forming same | |
| CN113192956B (zh) | 动态随机存取存储器及其形成方法 | |
| CN111564441A (zh) | 半导体结构及制备方法 | |
| KR19980070397A (ko) | 반도체장치 | |
| JP3222188B2 (ja) | 半導体装置及びその製造方法 | |
| US20230163179A1 (en) | Semiconductor structure and forming method thereof | |
| KR100213189B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| CN114927523A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN117832196A (zh) | 半导体结构及半导体结构的制备方法 | |
| US5867362A (en) | Storage capacitor for DRAM memory cell | |
| TWI538023B (zh) | 具有凹入式閘極結構之記憶體單元及其製作方法 | |
| US5719419A (en) | Capacitor structure for a dynamic random access memory cell | |
| CN219437502U (zh) | 半导体器件 | |
| CN116017977B (zh) | 半导体结构及其制造方法 | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| US20220320109A1 (en) | Semiconductor Structure and Method for Manufacturing Semiconductor Structure | |
| CN112259540B (zh) | Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |