CN108899309A - 埋入式字线结构及其制作方法 - Google Patents

埋入式字线结构及其制作方法 Download PDF

Info

Publication number
CN108899309A
CN108899309A CN201810679961.8A CN201810679961A CN108899309A CN 108899309 A CN108899309 A CN 108899309A CN 201810679961 A CN201810679961 A CN 201810679961A CN 108899309 A CN108899309 A CN 108899309A
Authority
CN
China
Prior art keywords
wordline
layer
groove
oxygen
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810679961.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810679961.8A priority Critical patent/CN108899309A/zh
Publication of CN108899309A publication Critical patent/CN108899309A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种埋入式字线结构及其制备方法，该结构包括半导体衬底、字线沟槽、栅介质层、氧阻隔内衬层及漏电抑制层。字线金属填充于字线沟槽中，且字线金属的第二顶面低于所述有源区的第一顶面，以形成一容置槽于字线金属上方，氧阻隔内衬层覆盖于字线金属表面，且氧阻隔内衬层上方保留有容置空间，氧阻隔内衬层用以抑制氧渗入至字线金属而造成字线金属的氧化；漏电抑制层，填充于容置空间，漏电抑制层的介电常数低于所述氧阻隔内衬层。本发明通过在字线金属表面覆盖氧阻隔内衬层，能在随后的加热工艺其间，抑制氧渗入至字线金属而造成字线金属的氧化，从而能够增强字线金属的抗氧化能力并提高字线晶体管的可靠性。

Description

埋入式字线结构及其制作方法
技术领域
本发明属于集成电路制造领域，特别是涉及一种埋入式字线结构及其制作方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线与位线彼此电性连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也必须符合高集成度、高密度的要求朝小型化发展的趋势发展，为提高动态随机存取存储器的积集度以加快组件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式栅极字线动态随机存取存储器，以满足上述种种需求。内埋式栅极可通过内埋式半导体补底中的栅极来实现可减少字线与位线间的寄生电容且可提高半导体器件的感测限度。
如图1所示，传统的一种半导体埋入式字线结构包括半导体衬底11、器件隔离层12以及内埋式字线13，其中，由器件隔离层12于半导体衬底11中限定有源区14；内埋式字线13包括，通过同时蚀刻有源区13和器件隔离层12而形成的字线沟槽15，形成于字线沟槽15底部及侧壁的栅极电介质层131，填充字线沟槽134的一部份的内埋式字线金属132，和形成在内埋式字线金属132上的层间电介质层133。
在图1所示的半导体埋入式字线结构中，层间电介质层133填充在内埋式字线金属132的上侧，目的以防止内埋式字线金属132在随后的加热工艺中被氧化且造成器件可靠性劣化。然而，层间电介质层133通常采用为氧化层，在诸如氧化工艺的随后加热工艺其间，在高温氧化气氛中进行氧化工艺时，氧容易渗入层间电介质层133和器件隔离层12并到达或进入内埋字线金属132，内埋式字线金属132被氧化，会使得内埋式字线金属132的电阻显著增加并且使得栅极电介质层131的可靠性劣化，导致包含内埋式字线金属132和栅极电介质层131的晶体管的可靠性劣化。
基于以上所述，提供一种可有效防止字线金属氧化，提高器件性能的埋入式字线结构及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种埋入式字线结构及其制作方法，用于解决现有技术中字线金属容易被氧化而导致器件性能恶化的问题。
为实现上述目的及其他相关目的，本发明提供一种埋入式字线结构的制作方法所述制作方法包括：1)提供一半导体衬底，所述半导体衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述半导体衬底隔离出若干个有源区；2)刻蚀形成若干个字线沟槽于所述半导体衬底中，所述字线沟槽延伸贯穿所述有源区的第一顶面；3)形成栅介质层于所述字线沟槽的底部及侧壁；4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属，使得回刻后所述字线金属的第二顶面低于所述有源区的第一顶面，以形成一容置槽于所述字线金属上方的所述字线沟槽中，所述容置槽由所述字线金属的第二顶面及位于所述字线沟槽侧壁的所述栅介质层围成；5)于所述容置槽中形成氧阻隔内衬层，所述氧阻隔内衬层实质覆盖所述字线金属的第二顶面并延伸覆盖所述栅介质层在所述字线沟槽侧壁的部分，所述氧阻隔内衬层上方保留有容置空间，所述氧阻隔内衬层用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化；以及6)于所述容置空间内填充漏电抑制层，其中，所述漏电抑制层的介电常数低于所述氧阻隔内衬层。
优选地，所述氧阻隔内衬层在所述字线金属上的覆盖厚度范围介于25纳米～60纳米之间。
优选地，步骤5)中，所述氧阻隔内衬层包括侧壁保护部，形成于所述容置槽的侧壁，所述容置空间由所述氧阻隔内衬层在所述字线金属上的第三顶面及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层的所述第三顶面低于所述有源区的所述第一顶面。
优选地，位于所述容置槽侧壁的所述侧壁保护部的宽度与位于所述容置空间内的所述漏电抑制层的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
优选地，所述侧壁保护部由内侧面至所述栅介质层的宽度范围介于2纳米～5纳米之间。
优选地，步骤5)包括：5-1)于所述容置槽中填充氧渗透抑制材料层；以及5-2)采用光刻工艺及刻蚀工艺于所述氧渗透抑制材料层刻蚀出所述容置空间，以形成覆盖所述字线金属的氧阻隔内衬层以及位于所述容置槽侧壁的所述侧壁保护部，其中，所述刻蚀工艺采用的射频偏压功率介于200瓦～600瓦，刻蚀压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间，刻蚀气体包括四氟甲烷、二氟甲烷、氧气及氩气。
优选地，所述容置空间由所述氧阻隔内衬层的第三顶面及位于所述字线沟槽侧壁的所述栅介质层围成，藉由填充于所述容置空间内的漏电抑制层以降低器件的漏电。
优选地，所述氧阻隔内衬层的材质包含氮化硅，所述漏电抑制层的材质包含二氧化硅。
优选地，所述漏电抑制层与所述氧阻隔内衬层的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
优选地，步骤4)所述回刻过程中，所述字线金属的被去除的高度范围介于30纳米～90纳米之间。
优选地，步骤2)刻蚀字线沟槽于所述半导体衬底中，对所述字线表面层及所述字线主体层进行刻蚀的压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～45摄氏度之间，刻蚀气体包括氯气、溴化氢及二氟甲烷，射频偏压功率介于400瓦～1000瓦之间，射频输出的周期数介于20次～50次之间，通过周期性的射频输出以提高所述字线沟槽深度的均匀性。
优选地，步骤2)中，所述字线沟槽同时穿过所述有源区以及所述沟槽隔离结构，所述字线沟槽的宽度介于10纳米～25纳米之间，位于所述有源区内的所述字线沟槽的深度介于100纳米～220纳米，位于所述沟槽隔离结构的所述字线沟槽的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构的所述字线沟槽的深度大于位于所述有源区内的所述字线沟槽的深度。
优选地，步骤4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属包括：4-1)形成字线表面层于所述字线沟槽的底部及侧壁；4-2)形成字线主体层于所述字线表面层上，所述字线主体层填满所述字线沟槽；以及4-3)对所述字线表面层及所述字线主体层进行刻蚀，使所述字线表面层的刻蚀深度大于所述字线主体层的刻蚀深度，以使所述字线主体层具有凸出于所述字线表面层之上的凸出部。
优选地，所述字线表面层的材质包括氮化钛，所述字线主体层的材质包括钨。
优选地，步骤4-3)中，所述凸出部的形状呈弧面形，所述凸出部的高度介于6.5纳米～7.5纳米之间，其中，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～250毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
优选地，步骤4-3)中，所述凸出部的形状呈平台形，其中，对所述字线表面层及所述字线主体层进行刻蚀的刻蚀气体包括六氟化硫、甲烷、氯化硅及氩气，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
优选地，步骤4-3)中，所述凸出部的形状呈“Ω”形，其包含一弧面上部以及一弯曲底部，所述弧面上部凸出于所述字线表面层，所述弯曲底部陷入于所述字线表面层且与所述字线表面层之间由一侧壁沟槽间隔，所述弧面上部及所述弯曲底部的高度之和介于7纳米～8.5纳米之间，其中，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于150毫升/分钟～300毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
优选地，步骤4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属包括：4-1)形成字线表面层于所述字线沟槽的底部及侧壁；4-2)形成字线主体层于所述字线表面层上，所述字线主体层填满所述字线沟槽；以及4-3)对所述字线表面层及所述字线主体层进行刻蚀，使所述字线主体层的刻蚀深度大于所述字线表面层的刻蚀深度，以使所述字线主体层具有陷入于所述字线表面层之下的凹入部。
优选地，所述凹入部的形状呈凹弧面，所述凹入部的深度介于0.5纳米～1.5纳米之间，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～150毫升/分钟之间，源电压功率介于300瓦～600瓦之间，射频偏压功率介于30瓦～70瓦之间，刻蚀压强介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
优选地，还包括步骤7)，形成表面氧渗透抑制层于所述半导体衬底表面，所述表面氧渗透抑制层覆盖所述有源区、漏电抑制层以及所述沟槽隔离结构，以抑制氧自所述半导体衬底表面渗入至所述字线金属而造成所述字线金属的氧化。
本发明还提供一种埋入式字线结构，包括：半导体衬底，所述半导体衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述半导体衬底隔离出若干个有源区；所述半导体衬底中另具有若干个字线沟槽，所述字线沟槽延伸贯穿所述有源区的第一顶面；栅介质层，形成于所述字线沟槽的底部及侧壁；字线金属，填充于所述字线沟槽中，且所述字线金属的第二顶面低于所述有源区的第一顶面，以形成一容置槽于所述字线金属上方的所述字线沟槽中，所述容置槽由所述字线金属的第二顶面及位于所述字线沟槽侧壁的所述栅介质层围成；氧阻隔内衬层，形成于所述容置槽中覆盖于所述字线金属表面，所述氧阻隔内衬层实质覆盖所述字线金属的第二顶面并延伸覆盖所述栅介质层在所述字线沟槽侧壁的部分，且所述氧阻隔内衬层上方保留有容置空间，所述氧阻隔内衬层用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化；以及漏电抑制层，填充于所述容置空间，所述漏电抑制层的介电常数低于所述氧阻隔内衬层。
优选地，所述氧阻隔内衬层在所述字线金属上的覆盖厚度范围介于25纳米～60纳米之间。
优选地，所述氧阻隔内衬层包括侧壁保护部，形成于所述容置槽的侧壁，使得所述容置空间由所述氧阻隔内衬层在所述字线金属上的第三顶面及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层的所述第三顶面低于所述有源区的所述第一顶面。
优选地，位于所述容置槽侧壁的所述侧壁保护部的宽度与位于所述容置空间内的所述漏电抑制层的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
优选地，所述容置空间由所述氧阻隔内衬层及位于所述字线沟槽侧壁的所述栅介质层围成，藉由填充于所述容置空间内的漏电抑制层以降低器件的漏电。
优选地，所述漏电抑制层与所述氧阻隔内衬层的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
优选地，步骤2)中，所述字线沟槽同时穿过所述有源区以及所述沟槽隔离结构，所述字线沟槽的宽度介于10纳米～25纳米之间，位于所述有源区内的所述字线沟槽的深度介于100纳米～220纳米，位于所述沟槽隔离结构的所述字线沟槽的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构的所述字线沟槽的深度大于位于所述有源区内的所述字线沟槽的深度。
优选地，所述字线金属包括：字线表面层，形成于所述字线沟槽的底部及侧壁；以及字线主体层，填充于所述字线沟槽；其中，所述字线表面层的顶面低于所述字线主体层的顶面，以使所述字线主体层具有凸出于所述字线表面层之上的凸出部。
优选地，所述凸出部的形状呈弧面形，所述凸出部的高度介于6.5纳米～7.5纳米之间。
优选地，所述凸出部的形状呈平台形。
优选地，所述凸出部的形状呈“Ω”形，其包含一弧面上部以及一弯曲底部，所述弧面上部凸出于所述字线表面层，所述弯曲底部陷入于所述字线表面层且与所述字线表面层之间由一侧壁沟槽间隔，所述弧面上部及所述弯曲底部的高度之和介于7纳米～8.5纳米之间。
优选地，所述字线金属包括：字线表面层，形成于所述字线沟槽的底部及侧壁；以及字线主体层，填充于所述字线沟槽；其中，所述字线主体层的底面低于所述字线表面层的底面，以使所述字线主体层具有陷入于所述字线表面层之下的凹入部。
优选地，所述凹入部的形状呈凹弧面，所述凹入部的深度介于0.5纳米～1.5纳米之间。
优选地，还包括形成于所述半导体衬底表面的表面氧渗透抑制层，所述表面氧渗透抑制层覆盖所述有源区、漏电抑制层以及所述沟槽隔离结构，以抑制氧自所述半导体衬底表面渗入至所述字线金属而造成所述字线金属的氧化。
如上所述，本发明的埋入式字线结构及其制作方法，具有以下有益效果：
本发明通过在字线金属表面覆盖氧阻隔内衬层，能在随后的加热工艺(如氧化及加热工艺)其间，抑制氧渗入至字线金属而造成字线金属的氧化，从而能够增强字线金属的抗氧化能力并提高字线晶体管的可靠性。进一步地，本发明通过形成表面氧渗透抑制层于所述半导体衬底表面，可有效抑制氧自半导体衬底表面渗入至字线金属而造成字线金属的氧化。
本发明通过周期性(间歇式)的射频输出来改善离子与中性粒子停留于半导体衬底上的时间差异，可有效提高所述字线沟槽深度的均匀性。
本发明通过设计不同的字线金属形状，改变埋入式字线结构周围电场的分布，可有效降低栅极诱导漏极漏电流的现象。
附图说明
图1显示为现有技术中的一种埋入式字线结构的结构示意图。
图2～图13显示为本发明的一个实施例中的埋入式字线结构的制作方法各步骤所呈现的结构示意图，其中，图8a～图8d显示为图7中的字线晶体管的放大结构示意图。
图14～图16显示为本发明的另一个实施例中的埋入式字线结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
11 半导体衬底
12 器件隔离层
13 内埋式字线
14 有源区
15 字线沟槽
131 栅极电介质层
132 内埋式字线金属
133 层间电介质层
134 填充字线沟槽
21 半导体衬底
211 第一顶面
22 沟槽隔离结构
23 有源区
24 第一硬掩膜层
25 第二硬掩膜层
26 图形化的光刻胶层
27 字线沟槽
28 栅介质层
29 字线表面层
30 字线主体层
301 弧面形的凸出部
302 平台型的凸出部
303 “Ω”形的凸出部
3031 弧面上部
3032 弯曲底部
3033 侧壁沟槽
304 凹弧面形的凹入部
305 第二顶面
31 容置槽
32 氧渗透抑制材料层
321 第三顶面
33 氧阻隔内衬层
34 侧壁保护部
35 容置空间
36 光刻图形
37 漏电抑制层
38 表面氧渗透抑制层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图13所示，本实施例提供一种埋入式字线结构的制作方法，所述制作方法包括以下步骤：
如图2所示，首先进行步骤1)，提供一半导体衬底21，所述半导体衬底21中具有沟槽隔离结构22，藉由所述沟槽隔离结构22于所述半导体衬底21隔离出若干个有源区23。
具体的，所述半导体衬底21的材料包括单晶硅衬底及多晶硅衬底等，可以为掺杂或非掺杂，例如，所述半导体衬底21可以为N型多晶硅衬底或P型多晶硅衬底。
所述沟槽隔离结构22包括形成于所述半导体衬底21中的沟槽结构以及填充于该沟槽结构中的绝缘材料，例如，所述绝缘材料可以为二氧化硅等。
如图3～图4所示，然后进行步骤2)，刻蚀形成若干个字线沟槽27于所述半导体衬底21中，所述字线沟槽27延伸贯穿所述有源区23的第一顶面211，所述字线沟槽27的截面形状可以呈U形。
具体地，先于所述半导体衬底21上依次形成第一硬掩膜层24、第二硬掩膜层25以及图形化的光刻胶层26，通过刻蚀工艺将所述光刻胶的图形转移至所述第二硬掩膜层25及第一硬掩膜层24，所述第一硬掩膜层24包括二氧化硅层、多晶硅层及碳层中的一种或多种组成叠层，其总厚度范围介于20纳米～50纳米之间，所述第二硬掩膜层25包括二氧化硅层、抗反射层以及氮氧化硅层中的一种或多种组成的叠层，其总厚度范围介于10纳米～30纳米之间。
然后，藉由第二硬掩膜层25及第一硬掩膜层24刻蚀字线沟槽27于所述半导体衬底21中，对所述字线表面层29及所述字线主体层30进行刻蚀的压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～45摄氏度之间，刻蚀气体包括氯气、溴化氢及二氟甲烷，射频偏压功率介于400瓦～1000瓦，射频输出的周期数介于20次～50次之间，通过周期性的射频输出改善离子与中性粒子停留于半导体衬底21上的时间差异，以提高所述字线沟槽27深度的均匀性。
所述字线沟槽27同时穿过所述有源区23以及所述沟槽隔离结构22，所述字线沟槽27的宽度介于10纳米～25纳米之间，位于所述有源区23内的所述字线沟槽27的深度介于100纳米～220纳米，位于所述沟槽隔离结构22的所述字线沟槽27的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构22的所述字线沟槽27的深度大于位于所述有源区23内的所述字线沟槽27的深度。
如图5所示，接着进行步骤3)，形成栅介质层28于所述字线沟槽27的底部及侧壁。
具体的，所述栅介质层28的材料可以是但不限于氧化硅、氮化硅，所述氧化硅可以为一氧化硅或二氧化硅，且材料的电阻率优选为2×1011～1×1025Ωm，所述栅介质层28的可由原子沉积制程(Atomic Layer Deposition)或等离子蒸气沉积(Chemical VaporDeposition)薄膜或快速加热氧化(Rapid Thermal Oxidation)而形成，其厚度约在0.1nm到10nm之间。
如图5～图8d所示，接着进行步骤4)，填充字线金属于所述字线沟槽27中，并回刻去除部分所述字线金属，使得回刻后所述字线金属的第二顶面305低于所述有源区23的第一顶面211，以形成一容置槽31于所述字线金属上方的所述字线沟槽27中，所述容置槽31由所述字线金属的第二顶面305及位于所述字线沟槽27侧壁的所述栅介质层28围成。
例如，步骤4)所述回刻过程中，所述字线金属的被去除的高度范围介于30纳米～90纳米之间。
在本实施例中，步骤4)填充字线金属于所述字线沟槽27中，并回刻去除部分所述字线金属包括：
如图6所示，首先进行步骤4-1)，形成字线表面层29于所述字线沟槽27的底部及侧壁。所述字线表面层29的材质可以为氮化钛(TiN)。
如图6所示，然后进行步骤4-2)，形成字线主体层30于所述字线表面层29上，所述字线主体层30填满所述字线沟槽27。所述字线主体层30的材质可以为钨(W)。
如图7～图8c所示，其中，图8a～图8c分别为图7中的字线晶体管的放大结构示意图。最后进行步骤4-3)，对所述字线表面层29及所述字线主体层30进行刻蚀，使所述字线表面层29的刻蚀深度大于所述字线主体层30的刻蚀深度，以使所述字线主体层30具有凸出于所述字线表面层29之上的凸出部。
具体地，可以通过调整刻蚀气体中的SF6(对W蚀刻率较TiN快)和Cl2(对TiN蚀刻率较W快)的刻蚀反应气体流量来达到蚀刻出所述凸出部。在图8a～图8c的示例中，所述刻蚀气体中的Cl2的流量均大于SF6的流量。
如图8a所示，在一个具体的实施例中，步骤4-3)刻蚀所述字线表面层29及所述字线主体层30时，对所述字线表面层29及所述字线主体层30进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～250毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间，所形成的所述凸出部301的形状呈弧面形，如半球形、半椭球型等，所述凸出部的高度H1介于6.5纳米～7.5纳米之间。弧面型的凸出部可有效降低尖端放电等不良效应，有效提高晶体管的电学性能。
如图8b所示，在另一个具体的实施例中，步骤4-3)刻蚀所述字线表面层29及所述字线主体层30时，对所述字线表面层29及所述字线主体层30进行刻蚀的气体包括六氟化硫、甲烷、氯化硅及氩气，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。所述凸出部302的形状呈平台形，平台形的凸出部形成工艺较为简单，可有效降低制造成本。
如图8c所示，在又一个具体的实施例中，步骤4-3)刻蚀所述字线表面层29及所述字线主体层30时，对所述字线表面层29及所述字线主体层30进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于150毫升/分钟～300毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。所述凸出部303的形状呈“Ω”形，其包含一弧面上部3031以及一弯曲底部3032，所述弧面上部3031凸出于所述字线表面层29，所述弯曲底部3032陷入于所述字线表面层29且与所述字线表面层29之间由一侧壁沟槽3033间隔，所述弧面上部3031及所述弯曲底部3032的高度之和H2介于7纳米～8.5纳米之间。“Ω”形的凸出部可进一步增加所述凸出部与栅介质层28之间的间距，改变埋入式字线结构周围电场的分布，进一步降低栅极诱导漏极漏电流的现象。
当然，如图6～7及图8d所示，其中，图8d显示为图7中的字线晶体管的放大结构示意图。步骤4)填充字线金属于所述字线沟槽27中，并回刻去除部分所述字线金属也可以如下步骤：
如图6所示，首先进行步骤4-1)，形成字线表面层29于所述字线沟槽27的底部及侧壁。所述字线表面层29的材质可以为氮化钛(TiN)。
如图6所示，然后进行步骤4-2)，形成字线主体层30于所述字线表面层29上，所述字线主体层30填满所述字线沟槽27。所述字线主体层30的材质可以为钨(W)。
如图7及图8d所示，最后进行步骤4-3)对所述字线表面层29及所述字线主体层30进行刻蚀，使所述字线主体层30的刻蚀深度大于所述字线表面层29的刻蚀深度，以使所述字线主体层30具有陷入于所述字线表面层29之下的凹入部。
具体地，可以通过调整刻蚀气体中的SF6(对W蚀刻率较TiN快)和Cl2(对TiN蚀刻率较W快)的刻蚀反应气体流量来达到蚀刻出所述凸出部。在图8d的示例中，所述刻蚀气体中的Cl2的流量小于SF6的流量。
对于该实施例，所述凹入部304的形状呈凹弧面，所述凹入部的深度H3介于0.5纳米～1.5纳米之间，对所述字线表面层29及所述字线主体层30进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～150毫升/分钟之间，源电压功率介于300瓦～600瓦之间，射频偏压功率介于30瓦～70瓦之间，刻蚀压强介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。凹弧面的凹入部可以提高后续的氧阻隔内衬层33的结合强度，以进一步提高防止氧渗透的效果。
如图9～图11所示，然后进行步骤5)，于所述容置槽31中形成氧阻隔内衬层33，所述氧阻隔内衬层33实质覆盖所述字线金属的第二顶面305并延伸覆盖所述栅介质层28在所述字线沟槽27侧壁的部分，所述氧阻隔内衬层33上方保留有容置空间35，所述氧阻隔内衬层33用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化。所述实质覆盖表示所述氧阻隔内衬层33覆盖所述字线金属的所有露出的第二顶面305且具有足够抑制氧渗透的厚度，所述氧阻隔内衬层33可以局部覆盖也可以全面覆盖所述栅介质层28在所述字线沟槽27侧壁的部分。所述氧阻隔内衬层33在所述字线金属上的覆盖厚度(即是第三顶面321至第二顶面305的高度差)范围介于25纳米～60纳米之间，使得所述氧阻隔内衬层33覆盖所述字线金属的所有露出的第二顶面305且具有足够抑制氧渗透的厚度，同时保证后续能有足够深度的容置空间35。
在本实施例中，所述氧阻隔内衬层包括侧壁保护部34，形成于所述容置槽31的侧壁，所述容置空间35由所述氧阻隔内衬层33在所述字线金属上的第三顶面321及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层33的所述第三顶面321低于所述有源区的所述第一顶面211，所述氧阻隔内衬层33及所述侧壁保护部34在同一沉积工艺步骤中形成，步骤5)包括：
如图9所示，首先进行步骤5-1)，于所述容置槽31中填充氧渗透抑制材料层32。
可以采用如原子层沉积(ALD)等工艺于所述容置槽31中填充氧渗透抑制材料层32，所述氧渗透抑制材料层32的材质可以为氮化硅(SiN)等不容易被氧渗透的材料。
如图10～图11所示，然后进行步骤5-2)，于所述氧渗透抑制材料层32上旋涂光刻胶，然后采用光刻工艺形成光刻图形36后，采用刻蚀工艺于所述氧渗透抑制材料层32刻蚀出所述容置空间35，以形成覆盖所述字线金属的氧阻隔内衬层33以及位于所述容置槽31侧壁的侧壁保护部34，所述容置空间35由所述氧阻隔内衬层33及所述侧壁保护部34围成，以进一步抑制氧渗透，所述氧阻隔内衬层33及所述侧壁保护部34的材质包含氮化硅。其中，所述刻蚀工艺采用的射频偏压功率介于200瓦～600瓦，刻蚀压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间，刻蚀气体包括四氟甲烷、二氟甲烷、氧气及氩气。
作为示例，位于所述容置槽31侧壁的所述侧壁保护部34的宽度与位于所述容置空间35内的所述漏电抑制层37的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。优选地，所述侧壁保护部34由内侧面至所述栅介质层28的宽度范围介于2纳米～5纳米之间。
如图12所示，接着进行步骤6)，于所述容置空间35内填充漏电抑制层37，其中，所述漏电抑制层37的介电常数低于所述氧阻隔内衬层33。
所述漏电抑制层37的材质包含二氧化硅。优选地，所述漏电抑制层37与所述氧阻隔内衬层33的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
如图13所示，最后进行步骤7)，形成表面氧渗透抑制层38于所述半导体衬底21表面，所述表面氧渗透抑制层38覆盖所述有源区23、漏电抑制层37以及所述沟槽隔离结构22，以抑制氧自所述半导体衬底21表面渗入至所述字线金属而造成所述字线金属的氧化。
优选地，所述表面氧渗透抑制层38的材质可以为氮化硅。
如图14～图16所示，在另一实施例中，所述埋入式字线结构可以不包含所述侧壁保护部34，以降低工艺难度，降低工艺成本。其中，步骤5)中可以不需要制作光刻图形36，而直接采用回刻工艺去除所述容置槽31中的部分氧渗透抑制材料层32，使得所述容置空间35由所述氧阻隔内衬层33的第三顶面321及位于所述字线沟槽27侧壁的所述栅介质层28围成，如图14所示，步骤6)所述漏电抑制层37直接填充所述容置空间35，藉由填充于所述容置空间35内的漏电抑制层37以降低器件的漏电，如图15所示，最后，进行步骤7)，形成表面氧渗透抑制层38于所述半导体衬底21表面，所述表面氧渗透抑制层38覆盖所述有源区23、漏电抑制层37以及所述沟槽隔离结构22，以抑制氧自所述半导体衬底21表面渗入至所述字线金属而造成所述字线金属的氧化，如图16所示。
如图13所示，本实施例还提供一种埋入式字线结构，包括：半导体衬底21、字线沟槽27、栅介质层28、字线金属、氧阻隔内衬层33以及漏电抑制层37。
所述半导体衬底21中具有沟槽隔离结构22，藉由所述沟槽隔离结构22于所述半导体衬底21隔离出若干个有源区23。所述半导体衬底21的材料包括单晶硅衬底及多晶硅衬底等，可以为掺杂或非掺杂，例如，所述半导体衬底21可以为N型多晶硅衬底或P型多晶硅衬底。所述沟槽隔离结构22包括形成于所述半导体衬底21中的沟槽结构以及填充于该沟槽结构中的绝缘材料，例如，所述绝缘材料可以为二氧化硅等。
所述半导体衬底21中另具有若干个字线沟槽27，所述字线沟槽27延伸贯穿所述有源区23的第一顶面211，所述字线沟槽27的截面形状可以呈U形。所述字线沟槽27同时穿过所述有源区23以及所述沟槽隔离结构22，所述字线沟槽27的宽度介于10纳米～25纳米之间，位于所述有源区23内的所述字线沟槽27的深度介于100纳米～220纳米，位于所述沟槽隔离结构22的所述字线沟槽27的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构22的所述字线沟槽27的深度大于位于所述有源区23内的所述字线沟槽27的深度。
所述栅介质层28形成于所述字线沟槽27的底部及侧壁。所述栅介质层28的材料可以是但不限于氧化硅、氮化硅，所述氧化硅可以为一氧化硅或二氧化硅，且材料的电阻率优选为2×1011～1×1025Ωm，其厚度约在0.1nm到10nm之间。
所述字线金属填充于所述字线沟槽27中，且所述字线金属的第二顶面305低于所述有源区23的第一顶面211，以形成一容置槽31于所述字线金属上方的所述字线沟槽27中，所述容置槽31由所述字线金属的顶面及位于所述字线沟槽27侧壁的所述栅介质层28围成。
如图8a～图8c所示，所述字线金属包括：字线表面层29，形成于所述字线沟槽27的底部及侧壁；以及字线主体层30，填充于所述字线沟槽27；其中，所述字线表面层29的顶面低于所述字线主体层30的顶面，以使所述字线主体层30具有凸出于所述字线表面层29之上的凸出部。例如，所述字线表面层29的材质包括氮化钛，所述字线主体层30的材质包括钨。
如图8a所示，所述凸出部301的形状呈弧面形，所述凸出部的高度介于6.5纳米～7.5纳米之间。弧面型的凸出部可有效降低尖端放电等不良效应，有效提高晶体管的电学性能。
如图8b所示，所述凸出部302的形状也可以呈平台形。平台形的凸出部形成工艺较为简单，可有效降低制造成本。
如图8c所示，所述凸出部303的形状也可以呈“Ω”形，其包含一弧面上部3031以及一弯曲底部3032，所述弧面上部3031凸出于所述字线表面层29，所述弯曲底部3032陷入于所述字线表面层29且与所述字线表面层29之间由一侧壁沟槽3033间隔，所述弧面上部3031及所述弯曲底部3032的高度之和介于7纳米～8.5纳米之间。“Ω”形的凸出部可进一步增加所述凸出部与栅介质层28之间的间距，改变埋入式字线结构周围电场的分布，进一步降低栅极诱导漏极漏电流的现象。
如图8d所示，所述字线金属也可以包括：字线表面层29，形成于所述字线沟槽27的底部及侧壁；以及字线主体层30，填充于所述字线沟槽27；其中，所述字线主体层30的底面低于所述字线表面层29的底面，以使所述字线主体层30具有陷入于所述字线表面层29之下的凹入部。优选地，所述凹入部304的形状呈凹弧面，所述凹入部的深度介于0.5纳米～1.5纳米之间。凹弧面的凹入部可以提高后续的氧阻隔内衬层33的结合强度，以进一步提高防止氧渗透的效果。
所述氧阻隔内衬层33实质覆盖所述字线金属的第二顶面305并延伸覆盖所述栅介质层28在所述字线沟槽27侧壁的部分，所述氧阻隔内衬层33上方保留有容置空间35，所述氧阻隔内衬层33用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化。所述实质覆盖表示所述氧阻隔内衬层33覆盖所述字线金属的所有露出的第二顶面305且具有足够抑制氧渗透的厚度，所述氧阻隔内衬层33可以局部覆盖也可以全面覆盖所述栅介质层28在所述字线沟槽27侧壁的部分。所述氧阻隔内衬层33在所述字线金属上的覆盖厚度(即是第三顶面321至第二顶面305的高度差)范围介于25纳米～60纳米之间，使得所述氧阻隔内衬层33覆盖所述字线金属的所有露出的第二顶面305且具有足够抑制氧渗透的厚度，同时保证后续能有足够深度的容置空间35。
在本实施例中，所述氧阻隔内衬层包括侧壁保护部34，形成于所述容置槽31的侧壁，所述容置空间35由所述氧阻隔内衬层33在所述字线金属上的第三顶面321及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层33的所述第三顶面321低于所述有源区的所述第一顶面211。所述侧壁保护部34由内侧面至所述栅介质层28的宽度范围介于2纳米～5纳米之间。
所述漏电抑制层37填充于所述容置空间35，所述漏电抑制层37的介电常数低于所述氧阻隔内衬层33。优选地，位于所述容置槽31侧壁的所述侧壁保护部34的宽度与位于所述容置空间35内的所述漏电抑制层37的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。优选地，所述氧阻隔内衬层33的材质包含氮化硅，所述漏电抑制层37的材质包含二氧化硅。所述漏电抑制层37与所述氧阻隔内衬层33的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
进一步地，所述埋入式字线结构还包括形成于所述半导体衬底21表面的表面氧渗透抑制层38，所述表面氧渗透抑制层38覆盖所述有源区23、漏电抑制层37以及所述沟槽隔离结构22，以抑制氧自所述半导体衬底21表面渗入至所述字线金属而造成所述字线金属的氧化。优选地，所述表面氧渗透抑制层38的材质包含氮化硅。
如图16所示，在另一实施例中，所述埋入式字线结构可以不包含所述侧壁保护部34，以降低工艺难度，降低工艺成本。所述容置空间35由所述氧阻隔内衬层33及位于所述字线沟槽27侧壁的所述栅介质层28围成，藉由填充于所述容置空间35内的漏电抑制层37以降低器件的漏电。
如上所述，本发明的埋入式字线结构及其制作方法，具有以下有益效果：
本发明通过在字线金属表面覆盖氧阻隔内衬层33，能在随后的加热工艺(如氧化及加热工艺)其间，抑制氧渗入至字线金属而造成字线金属的氧化，从而能够增强字线金属的抗氧化能力并提高字线晶体管的可靠性。进一步地，本发明通过形成表面氧渗透抑制层38于所述半导体衬底21表面，可有效抑制氧自半导体衬底21表面渗入至字线金属而造成字线金属的氧化。
本发明通过周期性(间歇式)的射频输出来改善离子与中性粒子停留于半导体衬底21上的时间差异，可有效提高所述字线沟槽27深度的均匀性。
本发明通过设计不同的字线金属形状，改变埋入式字线结构周围电场的分布，可有效降低栅极诱导漏极漏电流的现象。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (34)

1.一种埋入式字线结构的制作方法，其特征在于，所述制作方法包括：
1)提供一半导体衬底，所述半导体衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述半导体衬底隔离出若干个有源区；
2)刻蚀形成若干个字线沟槽于所述半导体衬底中，所述字线沟槽延伸贯穿所述有源区的第一顶面；
3)形成栅介质层于所述字线沟槽的底部及侧壁；
4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属，使得回刻后所述字线金属的第二顶面低于所述有源区的第一顶面，以形成一容置槽于所述字线金属上方的所述字线沟槽中，所述容置槽由所述字线金属的第二顶面及位于所述字线沟槽侧壁的所述栅介质层围成；
5)于所述容置槽中形成氧阻隔内衬层，所述氧阻隔内衬层实质覆盖所述字线金属的第二顶面并延伸覆盖所述栅介质层在所述字线沟槽侧壁的部分，所述氧阻隔内衬层上方保留有容置空间，所述氧阻隔内衬层用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化；以及
6)于所述容置空间内填充漏电抑制层，其中，所述漏电抑制层的介电常数低于所述氧阻隔内衬层。
2.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：所述氧阻隔内衬层在所述字线金属上的覆盖厚度范围介于25纳米～60纳米之间。
3.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤5)中，所述氧阻隔内衬层包括侧壁保护部，形成于所述容置槽的侧壁，所述容置空间由所述氧阻隔内衬层在所述字线金属上的第三顶面及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层的所述第三顶面低于所述有源区的所述第一顶面。
4.根据权利要求3所述的埋入式字线结构的制作方法，其特征在于：位于所述容置槽侧壁的所述侧壁保护部的宽度与位于所述容置空间内的所述漏电抑制层的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
5.根据权利要求3所述的埋入式字线结构的制作方法，其特征在于：所述侧壁保护部由内侧面至所述栅介质层的宽度范围介于2纳米～5纳米之间。
6.根据权利要求3所述的埋入式字线结构的制作方法，其特征在于：步骤5)包括：
5-1)于所述容置槽中填充氧渗透抑制材料层；以及
5-2)采用光刻工艺及刻蚀工艺于所述氧渗透抑制材料层刻蚀出所述容置空间，以形成覆盖所述字线金属的氧阻隔内衬层以及位于所述容置槽侧壁的所述侧壁保护部，其中，所述刻蚀工艺采用的射频偏压功率介于200瓦～600瓦，刻蚀压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间，刻蚀气体包括四氟甲烷、二氟甲烷、氧气及氩气。
7.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：所述容置空间由所述氧阻隔内衬层的第三顶面及位于所述字线沟槽侧壁的所述栅介质层围成，藉由填充于所述容置空间内的所述漏电抑制层以降低器件的漏电。
8.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：所述氧阻隔内衬层的材质包含氮化硅，所述漏电抑制层的材质包含二氧化硅。
9.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：所述漏电抑制层与所述氧阻隔内衬层的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
10.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤4)所述回刻过程中，所述字线金属的被去除的高度范围介于30纳米～90纳米之间。
11.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤2)刻蚀字线沟槽于所述半导体衬底中，对所述字线表面层及所述字线主体层进行刻蚀的压力介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～45摄氏度之间，刻蚀气体包括氯气、溴化氢及二氟甲烷，射频偏压功率介于400瓦～1000瓦之间，射频输出的周期数介于20次～50次之间，通过周期性的射频输出以提高所述字线沟槽深度的均匀性。
12.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤2)中，所述字线沟槽同时穿过所述有源区以及所述沟槽隔离结构，所述字线沟槽的宽度介于10纳米～25纳米之间，位于所述有源区内的所述字线沟槽的深度介于100纳米～220纳米，位于所述沟槽隔离结构的所述字线沟槽的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构的所述字线沟槽的深度大于位于所述有源区内的所述字线沟槽的深度。
13.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属包括：
4-1)形成字线表面层于所述字线沟槽的底部及侧壁；
4-2)形成字线主体层于所述字线表面层上，所述字线主体层填满所述字线沟槽；以及
4-3)对所述字线表面层及所述字线主体层进行刻蚀，使所述字线表面层的刻蚀深度大于所述字线主体层的刻蚀深度，以使所述字线主体层具有凸出于所述字线表面层之上的凸出部。
14.根据权利要求13所述的埋入式字线结构的制作方法，其特征在于：所述字线表面层的材质包括氮化钛，所述字线主体层的材质包括钨。
15.根据权利要求13所述的埋入式字线结构的制作方法，其特征在于：步骤4-3)中，所述凸出部的形状呈弧面形，所述凸出部的高度介于6.5纳米～7.5纳米之间，其中，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～250毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
16.根据权利要求13所述的埋入式字线结构的制作方法，其特征在于：步骤4-3)中，所述凸出部的形状呈平台形，其中，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、甲烷、氯化硅及氩气，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
17.根据权利要求13所述的埋入式字线结构的制作方法，其特征在于：步骤4-3)中，所述凸出部的形状呈“Ω”形，其包含一弧面上部以及一弯曲底部，所述弧面上部凸出于所述字线表面层，所述弯曲底部陷入于所述字线表面层且与所述字线表面层之间由一侧壁沟槽间隔，所述弧面上部及所述弯曲底部的高度之和介于7纳米～8.5纳米之间，其中，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于150毫升/分钟～300毫升/分钟之间，射频偏压功率介于200瓦～700瓦之间，刻蚀压强介于3毫托～40毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
18.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于：步骤4)填充字线金属于所述字线沟槽中，并回刻去除部分所述字线金属包括：
4-1)形成字线表面层于所述字线沟槽的底部及侧壁；
4-2)形成字线主体层于所述字线表面层上，所述字线主体层填满所述字线沟槽；以及
4-3)对所述字线表面层及所述字线主体层进行刻蚀，使所述字线主体层的刻蚀深度大于所述字线表面层的刻蚀深度，以使所述字线主体层具有陷入于所述字线表面层之下的凹入部。
19.根据权利要求18所述的埋入式字线结构的制作方法，其特征在于：所述凹入部的形状呈凹弧面，所述凹入部的深度介于0.5纳米～1.5纳米之间，对所述字线表面层及所述字线主体层进行刻蚀的气体包括六氟化硫、氯气、甲烷、氯化硅及氩气，所述氯气的流量介于50毫升/分钟～150毫升/分钟之间，源电压功率介于300瓦～600瓦之间，射频偏压功率介于30瓦～70瓦之间，刻蚀压强介于5毫托～15毫托之间，刻蚀温度介于20摄氏度～60摄氏度之间。
20.根据权利要求1～19任一项所述的埋入式字线结构的制作方法，其特征在于：还包括步骤7)，形成表面氧渗透抑制层于所述半导体衬底表面，所述表面氧渗透抑制层覆盖所述有源区、漏电抑制层以及所述沟槽隔离结构，以抑制氧自所述半导体衬底表面渗入至所述字线金属而造成所述字线金属的氧化。
21.一种埋入式字线结构，其特征在于，包括：
半导体衬底，所述半导体衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述半导体衬底隔离出若干个有源区；所述半导体衬底中另具有若干个字线沟槽，所述字线沟槽延伸贯穿所述有源区的第一顶面；
栅介质层，形成于所述字线沟槽的底部及侧壁；
字线金属，填充于所述字线沟槽中，且所述字线金属的第二顶面低于所述有源区的第一顶面，以形成一容置槽于所述字线金属上方的所述字线沟槽中，所述容置槽由所述字线金属的第二顶面及位于所述字线沟槽侧壁的所述栅介质层围成；
氧阻隔内衬层，形成于所述容置槽中覆盖于所述字线金属表面，所述氧阻隔内衬层实质覆盖所述字线金属的第二顶面并延伸覆盖所述栅介质层在所述字线沟槽侧壁的部分，且所述氧阻隔内衬层上方保留有容置空间，所述氧阻隔内衬层用以抑制氧渗入至所述字线金属而造成所述字线金属的氧化；以及
漏电抑制层，填充于所述容置空间，所述漏电抑制层的介电常数低于所述氧阻隔内衬层。
22.根据权利要求21所述的埋入式字线结构，其特征在于：所述氧阻隔内衬层在所述字线金属上的覆盖厚度范围介于25纳米～60纳米之间。
23.根据权利要求21所述的埋入式字线结构，其特征在于：所述氧阻隔内衬层包括侧壁保护部，形成于所述容置槽的侧壁，使得所述容置空间由所述氧阻隔内衬层在所述字线金属上的第三顶面及所述侧壁保护部的内侧面围成，以进一步抑制氧渗透，所述氧阻隔内衬层的所述第三顶面低于所述有源区的所述第一顶面。
24.根据权利要求23所述的埋入式字线结构，其特征在于：位于所述容置槽侧壁的所述侧壁保护部的宽度与位于所述容置空间内的所述漏电抑制层的宽度的比介于1:20～1:5之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
25.根据权利要求23所述的埋入式字线结构，其特征在于：所述容置空间由所述氧阻隔内衬层及位于所述字线沟槽侧壁的所述栅介质层围成，藉由填充于所述容置空间内的漏电抑制层以降低器件的漏电。
26.根据权利要求23所述的埋入式字线结构，其特征在于：所述漏电抑制层与所述氧阻隔内衬层的厚度比介于1:1～2:1之间，以保证抑制氧渗透的同时，降低器件的漏电流以及寄生电容，提高器件的响应速度。
27.根据权利要求23所述的埋入式字线结构，其特征在于：步骤2)中，所述字线沟槽同时穿过所述有源区以及所述沟槽隔离结构，所述字线沟槽的宽度介于10纳米～25纳米之间，位于所述有源区内的所述字线沟槽的深度介于100纳米～220纳米，位于所述沟槽隔离结构的所述字线沟槽的深度介于120纳米～260纳米之间，且位于所述沟槽隔离结构的所述字线沟槽的深度大于位于所述有源区内的所述字线沟槽的深度。
28.根据权利要求23所述的埋入式字线结构，其特征在于：所述字线金属包括：
字线表面层，形成于所述字线沟槽的底部及侧壁；以及
字线主体层，填充于所述字线沟槽；
其中，所述字线表面层的顶面低于所述字线主体层的顶面，以使所述字线主体层具有凸出于所述字线表面层之上的凸出部。
29.根据权利要求28所述的埋入式字线结构，其特征在于：所述凸出部的形状呈弧面形，所述凸出部的高度介于6.5纳米～7.5纳米之间。
30.根据权利要求28所述的埋入式字线结构，其特征在于：所述凸出部的形状呈平台形。
31.根据权利要求28所述的埋入式字线结构，其特征在于：所述凸出部的形状呈“Ω”形，其包含一弧面上部以及一弯曲底部，所述弧面上部凸出于所述字线表面层，所述弯曲底部陷入于所述字线表面层且与所述字线表面层之间由一侧壁沟槽间隔，所述弧面上部及所述弯曲底部的高度之和介于7纳米～8.5纳米之间。
32.根据权利要求28所述的埋入式字线结构，其特征在于，所述字线金属包括：
字线表面层，形成于所述字线沟槽的底部及侧壁；以及
字线主体层，填充于所述字线沟槽；
其中，所述字线主体层的底面低于所述字线表面层的底面，以使所述字线主体层具有陷入于所述字线表面层之下的凹入部。
33.根据权利要求32所述的埋入式字线结构，其特征在于：所述凹入部的形状呈凹弧面，所述凹入部的深度介于0.5纳米～1.5纳米之间。
34.根据权利要求21～33任一项所述的埋入式字线结构，其特征在于：还包括形成于所述半导体衬底表面的表面氧渗透抑制层，所述表面氧渗透抑制层覆盖所述有源区、漏电抑制层以及所述沟槽隔离结构，以抑制氧自所述半导体衬底表面渗入至所述字线金属而造成所述字线金属的氧化。
CN201810679961.8A 2018-06-27 2018-06-27 埋入式字线结构及其制作方法 Pending CN108899309A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810679961.8A CN108899309A (zh) 2018-06-27 2018-06-27 埋入式字线结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810679961.8A CN108899309A (zh) 2018-06-27 2018-06-27 埋入式字线结构及其制作方法

Publications (1)

Publication Number Publication Date
CN108899309A true CN108899309A (zh) 2018-11-27

Family

ID=64346574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810679961.8A Pending CN108899309A (zh) 2018-06-27 2018-06-27 埋入式字线结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108899309A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210358920A1 (en) * 2020-05-18 2021-11-18 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming semiconductor structure
CN113690185A (zh) * 2020-05-18 2021-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022033126A1 (zh) * 2020-08-14 2022-02-17 长鑫存储技术有限公司 一种半导体器件及其制备方法
WO2022033164A1 (zh) * 2020-08-14 2022-02-17 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
WO2022148006A1 (zh) * 2021-01-05 2022-07-14 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
WO2023279717A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 阻变存储器件及其制备方法
WO2023004986A1 (zh) * 2021-07-29 2023-02-02 长鑫存储技术有限公司 半导体结构及其制造方法
US11871561B2 (en) 2020-08-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method of semiconductor structure
WO2024066225A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794772A (zh) * 2009-01-30 2010-08-04 海力士半导体有限公司 半导体器件及其制造方法
CN101814493A (zh) * 2009-02-19 2010-08-25 海力士半导体有限公司 具有掩埋栅极的半导体器件及其制造方法
CN107104103A (zh) * 2017-05-19 2017-08-29 睿力集成电路有限公司 一种晶体管结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794772A (zh) * 2009-01-30 2010-08-04 海力士半导体有限公司 半导体器件及其制造方法
CN101814493A (zh) * 2009-02-19 2010-08-25 海力士半导体有限公司 具有掩埋栅极的半导体器件及其制造方法
CN107104103A (zh) * 2017-05-19 2017-08-29 睿力集成电路有限公司 一种晶体管结构及其制备方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210358920A1 (en) * 2020-05-18 2021-11-18 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming semiconductor structure
CN113690185A (zh) * 2020-05-18 2021-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
CN113690185B (zh) * 2020-05-18 2023-09-29 长鑫存储技术有限公司 半导体结构及其形成方法
US11871555B2 (en) * 2020-05-18 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming semiconductor structure
WO2022033126A1 (zh) * 2020-08-14 2022-02-17 长鑫存储技术有限公司 一种半导体器件及其制备方法
WO2022033164A1 (zh) * 2020-08-14 2022-02-17 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
US11871561B2 (en) 2020-08-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method of semiconductor structure
WO2022148006A1 (zh) * 2021-01-05 2022-07-14 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
WO2023279717A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 阻变存储器件及其制备方法
WO2023004986A1 (zh) * 2021-07-29 2023-02-02 长鑫存储技术有限公司 半导体结构及其制造方法
WO2024066225A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Similar Documents

Publication Publication Date Title
CN108899309A (zh) 埋入式字线结构及其制作方法
CN108257919B (zh) 随机动态处理存储器元件的形成方法
CN210272309U (zh) 半导体结构
CN103903994A (zh) 包括气隙的半导体器件及其制造方法
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
CN108110005A (zh) 晶体管结构、存储单元阵列及其制备方法
CN110061001B (zh) 半导体元件及其制作方法
CN107104103A (zh) 一种晶体管结构及其制备方法
US20150214234A1 (en) Semiconductor device and method for fabricating the same
US20230032102A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
KR20030020300A (ko) 집적 회로 수직 트렌치 디바이스 및 그 형성 방법
CN107808882A (zh) 半导体集成电路结构及其制作方法
CN107968073B (zh) 埋入式字符线的制作方法
US20240049453A1 (en) Semiconductor structure, method for manufacturing same and memory
US10249629B1 (en) Method for forming buried word lines
US11830567B2 (en) Integrated circuit device
US20090098698A1 (en) Memory device and fabrication thereof
CN113555322B (zh) 存储器的形成方法及存储器
CN109659275A (zh) 动态随机存取存储器的制作方法
CN114242788A (zh) 一种埋栅晶体管及其制造方法、半导体存储器件
KR20120076913A (ko) 매몰된 게이트를 갖는 반도체 소자의 콘택 플러그 형성방법
CN110246841B (zh) 半导体元件及其制作方法
CN113097123B (zh) 半导体结构及其制造方法
JPH11330402A (ja) トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181127