CN101794772A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101794772A
CN101794772A CN200910207772A CN200910207772A CN101794772A CN 101794772 A CN101794772 A CN 101794772A CN 200910207772 A CN200910207772 A CN 200910207772A CN 200910207772 A CN200910207772 A CN 200910207772A CN 101794772 A CN101794772 A CN 101794772A
Authority
CN
China
Prior art keywords
layer
dielectric layer
built
interlevel dielectric
type grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910207772A
Other languages
English (en)
Other versions
CN101794772B (zh
Inventor
张世亿
梁洪善
具滋春
李升龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201210241803.7A priority Critical patent/CN102760736B/zh
Publication of CN101794772A publication Critical patent/CN101794772A/zh
Application granted granted Critical
Publication of CN101794772B publication Critical patent/CN101794772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/14—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for acoustics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B5/00—Electrically-operated educational appliances
    • G09B5/02—Electrically-operated educational appliances with visual presentation of the material to be studied, e.g. using film strip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

一种半导体器件以及制造方法，所述半导体器件包括：衬底，所述衬底包括沟槽；填充所述沟槽的一部分的内埋式栅极；层间电介质层，其形成在内埋式栅极上以间隙填充所述沟槽的剩余部分；及保护层，其基本上覆盖包括所述层间电介质层的衬底的整个表面。

Description

半导体器件及其制造方法
相关申请的交叉引用
本发明要求于2009年1月30日申请的韩国专利申请10-2009-0007591的优先权，其公开内容以引用方式全部并入本文中。
技术领域
本发明涉及制造半导体器件的方法，更具体而言，涉及包括内埋式栅极的半导体器件及其制造方法。
背景技术
正在开发制造诸如动态随机存取存储器(DRAM)的半导体器件的方法，以提高半导体器件的集成度。因此，已尝试通过使用内埋式栅极或内埋式字线确保半导体器件的可靠性和集成度。内埋式栅极(或内埋式字线)可通过形成内埋至半导体衬底中的栅极来实现且可减小字线与位线之间的寄生电容。另外，通过使用内埋式栅极，可提高半导体器件的感测限度。
同时，当在内埋式栅极技术中使用多晶硅层时，因为水平空间受限，所以不可使用包括设置在多晶硅层上的低电阻金属层的双层结构。因此，在内埋式栅极技术中，低电阻层的用途可能限制于用作栅极电介质层上的栅电极，而未使用多晶硅层。
图1说明使用常规内埋式栅极的半导体器件的视图。
参考图1，常规半导体器件包括：半导体衬底11，其中由器件隔离层12限定有源区13；通过同时蚀刻有源区13和器件隔离层12而形成的沟槽14；填充沟槽14的一部分的内埋式栅极16；和形成在内埋式栅极16上以间隙填充沟槽14的剩余部分的层间电介质层17。栅极电介质层15形成在内埋式栅极16与沟槽14之间。
在图1中所说明的现有技术中，层间电介质层17间隙填充在内埋式栅极16的上侧上以防止内埋式栅极16在随后的加热工艺中被氧化并劣化。层间电介质层17使用氧化硅层。
然而，在诸如氧化工艺的随后加热工艺期间，内埋式栅极16可能劣化。即，虽然内埋式栅极16形成在层间电介质层17之下，但是在高温氧化气氛中进行氧化工艺时，氧容易渗入层间电介质层17和器件隔离层12并到达内埋式栅极16，使得内埋式栅极16被氧化，参考附图标记①、②及③。因此，由于内埋式栅极16的电阻显著增加并且栅极电介质层15的可靠性劣化，所以包括内埋式栅极16和栅极电介质层15的晶体管的可靠性劣化。
另外，虽然未显示，但是在各种随后的加热工艺以及氧化工艺期间，内埋式栅极16可能会劣化。
图2A及图2B说明显示现有技术方法的问题的图像。即，图2A为缺陷图，图2B为缺陷的透射电子显微(TEM)图像。
参考图2A及图2B，在作为电极的具有金属材料的内埋式栅极16上形成氧化物层作为层间电介质层17的情况下，应注意，因为在高温氧化气氛中，氧可渗入层间电介质层并到达内埋式栅极，所以内埋式栅极可相对容易地被氧化。即，可形成由附图标记19表示的金属电极的氧化物。
发明内容
本发明的示例性实施方案涉及半导体器件及其制造方法，能够防止内埋式栅极在随后的加热工艺(诸如，氧化工艺及加热工艺)期间劣化。
本发明的示例性实施方案还涉及半导体器件及其制造方法，能够增强内埋式栅极的抗氧化特性并确保晶体管的可靠性。
根据本发明的一个方面，提供半导体器件，包括：包含沟槽的衬底；填充所述沟槽的一部分的内埋式栅极；形成在所述内埋式栅极上以间隙填充所述沟槽的剩余部分的层间电介质层；和基本上覆盖包括所述层间电介质层的所述衬底的整个表面的保护层。所述保护层可包括氮化物层。所述氮化物层可包括通过LPCVD工艺形成的氮化硅层。所述层间电介质层可包括氧化物层或氮化物层。所述层间电介质层可包括密封所述内埋式栅极的顶表面和所述沟槽的暴露侧壁的第一层间电介质层和形成在所述第一层间电介质层上以间隙填充所述沟槽的剩余部分的第二层间电介质层。
根据本发明的另一方面，提供半导体器件，包括：分成周边电路区及单元区的衬底，所述单元区中形成有沟槽；填充所述沟槽的一部分的内埋式栅极；形成在所述内埋式栅极上以间隙填充所述沟槽的剩余部分的层间电介质层；和基本上覆盖所述衬底的对应于所述单元区的整个表面的保护层。半导体器件可进一步包括在对应于周边区的所述衬底上的栅极电介质层，所述栅极电介质层用于形成在周边电路区中的晶体管。
根据本发明的又另一方面，提供制造半导体器件的方法，所述方法包括：提供衬底；通过部分蚀刻所述衬底形成沟槽；形成填充所述沟槽的一部分的内埋式栅极；在所述内埋式栅极上形成层间电介质层以间隙填充所述沟槽的剩余部分；和形成基本上覆盖包括所述层间电介质层的所述衬底的整个表面的保护层。
根据本发明的仍另一方面，提供制造半导体器件的方法，所述方法包括：通过蚀刻衬底的对应于单元区的一部分形成沟槽，其中所述衬底分成所述单元区及周边电路区；形成内埋式栅极以填充所述沟槽的一部分；在所述内埋式栅极上形成层间电介质层以间隙填充所述沟槽的剩余部分；和形成基本上覆盖所述衬底的对应于所述单元区的整个表面的保护层。
附图说明
图1说明使用常规内埋式栅极的半导体器件的视图；
图2A及图2B说明显示现有技术方法的问题的图像；
图3说明根据本发明第一实施方案的使用内埋式栅极的半导体器件的横截面图；
图4说明根据本发明第二实施方案的使用内埋式栅极的半导体器件的横截面图；
图5A至图5G说明制造图4中所描述的半导体器件的方法的横截面图；
图6说明根据本发明第三实施方案的使用内埋式栅极的半导体器件的横截面图；
图7说明根据本发明第四实施方案的使用内埋式栅极的半导体器件的横截面图；
图8A至图8H说明制造图7中所描述的半导体器件的方法的横截面图；
图9A说明在仅用氧化物层保护内埋式栅极时的缺陷的图；和
图9B说明在用包括氮化物层和氧化物层的双层保护内埋式栅极时的缺陷的图。
具体实施方式
可通过以下描述理解本发明的其它目标及优点，并且参考本发明的实施方案本发明的其它目标及优点变得明显。
在附图中，层及区的尺寸可仅为说明性的并且可能并不精确。相似附图标记在全文中表示相似的元件。亦应理解，在层、膜、区或板称为在另一个之“上”时，其可直接在另一个之上，或也可存在一个或更多个插入的层、膜、区或板。
根据本发明，可通过形成保护层防止内埋式栅极在随后加热工艺(诸如氧化工艺及热处理工艺)期间劣化，所述保护层覆盖其中形成所述内埋式栅极的单元区或半导体衬底的整个表面。
图3说明根据本发明第一实施方案的使用内埋式栅极的半导体器件的横截面图。
参看图3，根据本发明第一实施方案的半导体器件包括：半导体衬底21，其中由器件隔离层22限定有源区23；通过同时蚀刻有源区23及器件隔离层22而形成的沟槽25；填充沟槽25的一部分的内埋式栅极27A；形成于内埋式栅极27A上以间隙填充沟槽25的剩余部分的层间电介质层28B；和覆盖包括所述层间电介质层28B的半导体衬底21的整个表面的保护层29。此外，单元栅极电介质层26形成于有源区23中的沟槽25的表面上。此处，附图标记24A表示用作硬掩模层的氧化物层。
具体地，通过进行浅沟槽隔离(STI)工艺形成器件隔离层22且并因此由诸如旋涂的电介质(SOD)层的氧化物层形成。所述沟槽25变成内埋式栅极27A下的沟道区，因此沟道长度增加。
内埋式栅极27A可包括选自氮化钛(TiN)层、氮化钽(TaN)层、氮化钽碳(TaCN)层、氮化钨(WN)层、钨(W)层及其组合的金属层。因此，内埋式栅极27A显著地减小栅极的薄层电阻并且适用于30nm以下设计的极大规模集成(VLSI)半导体器件。内埋式栅极27A可具有TiN层与W层的堆叠结构。此处，TiN层包括通过原子层沉积(ALD)方法形成的原子层沉积(ALD)氮化钛(TiN)层。
如上所述，因为形成内埋式栅极27A以填充沟槽25的一部分并因此相对较容易地进行诸如接触工艺的随后工艺，所以内埋式栅极27A在实现极大规模集成方面可优于凹陷式栅极或鞍型结构。
层间电介质层28B可为氧化物层或氮化物层的单层。氧化物层可包括旋涂的电介质(SOD)层(例如，由聚硅氮烷(PSZ)制成的SOD层)，氮化物层可包括氮化硅层。优选，由氧化物层形成层间电介质层28B以防止晶体管因机械应力而劣化。
形成保护层29以覆盖半导体衬底21的整个表面，因此防止内埋式栅极27A在随后的加热工艺中劣化。优选地，保护层29包括在防止氧渗透方面极佳的氮化物层。例如，保护层29优选使用具有极佳抗氧化特性的通过低压化学气相沉积(LPCVD)方法形成的氮化硅层。保护层29具有约
Figure G2009102077721D0000051
至约
Figure G2009102077721D0000052
的厚度。
参考图3，因为保护层29覆盖半导体衬底21的整个表面，所以虽然内埋式栅极27A暴露于随后的氧化工艺及随后的加热工艺，但仍可防止内埋式栅极27A劣化。即，因为如附图标记④表示的通过保护层29防止氧渗透，所以可防止内埋式栅极27A的氧化。此外，通过保护层29也防止形成于器件隔离层22中的内埋式栅极27A氧化。
图4说明根据本发明第二实施方案的使用内埋式栅极的半导体器件的横截面图。
参考图4，根据本发明第二实施方案的半导体器件包括：半导体衬底21，其中由器件隔离层22限定有源区23并且半导体衬底21分成单元区及周边电路区；通过同时蚀刻有源区23和器件隔离层22而形成的沟槽25；填充沟槽25的一部分的内埋式栅极27A；形成于内埋式栅极27A上以间隙填充沟槽25的剩余部分的层间电介质层28B；和保护层29，其覆盖对应于所述单元区的包括层间电介质层28B的半导体衬底21的整个表面。此外，单元栅极电介质层26形成于有源区23中的沟槽25的表面上，周边电路栅极电介质层31形成于对应于周边电路区的半导体衬底21上。此处，附图标记24A表示用作硬掩模层的氧化物层。
首先，将半导体衬底21分成单元区及周边电路区，通过STI工艺形成器件隔离层22且器件隔离层22包括诸如SOD层的氧化物层。
形成于所述单元区中的沟槽25变成内埋式栅极27A下的沟道区，因此沟道长度增加。
内埋式栅极27A可包括选自TiN层、TaN层、TaCN层、WN层、W层及其组合的金属层。因此，内埋式栅极27A显著减小栅极的薄层电阻且适用于30nm以下设计的VLSI半导体器件。内埋式栅极27A可具有TiN层与W层的堆叠结构。此处，TiN层包括通过ALD方法形成的ALD TiN层。
如上所述，因为形成内埋式栅极27A以填充沟槽25的一部分并因此相对较容易地进行诸如接触工艺的随后工艺，所以内埋式栅极27A在实现极大规模集成方面可优于凹陷式栅极或鞍型结构。
层间电介质层28B可包括氧化物层或氮化物层的单层。氧化物层可包括SOD层(例如，由聚硅氮烷(PSZ)制成的SOD层)，氮化物层可包括氮化硅层。优选，由氧化物层形成层间电介质层28B以防止晶体管因机械应力而劣化。
形成保护层29以覆盖半导体衬底21的对应于单元区的整个表面，因此防止内埋式栅极27A在形成周边电路栅极电介质层31的加热工艺中劣化。优选地，保护层29包括在防止氧渗透方面极佳的氮化物层，例如氮化硅层。例如，优选使用具有极佳抗氧化特性的通过低压化学气相沉积(LPCVD)方法形成的氮化硅层形成保护层29。保护层29具有约
Figure G2009102077721D0000071
至约
Figure G2009102077721D0000072
的厚度。
参考图4，因为保护层29覆盖半导体衬底21的对应于单元区的整个表面，所以虽然内埋式栅极27A暴露于形成周边电路栅极电介质层31的氧化气氛的随后加热工艺中，但仍可防止内埋式栅极27A劣化。即，因为如附图标记④所表示的通过保护层29防止氧渗透，所以可防止内埋式栅极27A的氧化。此外，还通过保护层29防止形成于器件隔离层22中的内埋式栅极27A氧化。
图5A至图5G说明制造图4中所描述的半导体器件的方法的横截面图。根据一个实施例，制造根据本发明第一实施方案的半导体器件的方法可限于下文所述的单元区。
参考图5A，通过STI工艺在半导体衬底21中形成器件隔离层22。此时，器件隔离层22可包括诸如高密度等离子体(HDP)氧化物层和SOD层的氧化物层。通过器件隔离层22限定有源区23。在半导体衬底21中限定单元区和周边电路区。
然后，使用硬掩模层24作为蚀刻阻挡通过蚀刻工艺形成其中待形成内埋式栅极27A的沟槽25，其中硬掩模层24包括彼此堆叠的氧化物层24A和氮化物层24B。此处，也可通过蚀刻有源区23和器件隔离层22形成沟槽25。通常，因为栅极具有线型，所以沟槽25也具有线型。因此，形成与有源区23以及器件隔离层22交叉的具有线型的沟槽25。然而，因为有源区23的蚀刻选择性与器件隔离层22的蚀刻选择性不同，所以沟槽25的深度在器件隔离层22中可能较大，这是因为器件隔离层22可能比有源区23更易于被蚀刻。例如，形成于有源区23中的沟槽具有约
Figure G2009102077721D0000073
至约
Figure G2009102077721D0000074
的深度，形成于器件隔离层22中的沟槽具有约
Figure G2009102077721D0000075
至约
Figure G2009102077721D0000076
的深度。
形成沟槽25的蚀刻工艺使用硬掩模层24作为蚀刻阻挡，其中硬掩模层24通过光刻胶图案(未显示)图案化。硬掩模层24可包括在蚀刻半导体衬底21时具有高蚀刻选择性的材料。例如，硬掩模层24包括氧化物层24A与氮化物层24B的堆叠结构。所述氧化物层24A具有约
Figure G2009102077721D0000081
至约的厚度，氮化物层24B具有约
Figure G2009102077721D0000083
至约
Figure G2009102077721D0000084
的厚度。
在使用硬掩模层24的情况下，可在形成沟槽25之后剥离光刻胶图案。
参考图5B，在沟槽25的侧壁及底部上形成单元栅极电介质层26。可通过使沟槽25的表面氧化形成单元栅极电介质层26。使沟槽25的表面氧化的工艺可包括氧化工艺诸如形成常规栅极电介质层的工艺中所使用的氧化工艺。例如，可通过热氧化工艺或自由基氧化工艺来进行所述氧化工艺，或可通过结合热氧化工艺与自由基氧化工艺来进行氧化工艺。通过氧化工艺形成氧化硅层。因为半导体衬底21为硅衬底，所以通过氧化工艺形成氧化硅(SixOy)层。同时，通过氧化工艺形成的氧化硅层可随后氮化。
然后，在单元栅极电介质层26上形成金属层27以覆盖半导体衬底21的整个表面并填充沟槽25。此时，金属层27可包括选自TiN层、TaN层、TaCN层、WN层、W层及其组合的任意一种。优选地，通过堆叠TiN层与W层形成金属层27。此处，可使用ALD方法形成TiN层。
参考图5C，对金属层27进行诸如化学机械抛光(CMP)工艺的平坦化工艺，直至暴露出硬掩模层24的顶表面为止。
随后，通过回蚀刻工艺使蚀刻的金属层凹陷。因此，金属层保留于沟槽25中以填充沟槽25的一部分，剩余的金属层变成内埋式栅极27A。内埋式栅极27A可具有约
Figure G2009102077721D0000085
至约
Figure G2009102077721D0000086
的高度。
参考图5D，在图5C中所描述的所得结构的整个表面上形成电介质层28，直至间隙填充沟槽25中的内埋式栅极27A上的部分为止，然后对电介质层28进行平坦化，直至暴露出硬掩模层24的顶表面为止。因此，电介质层28保留在内埋式栅极27A上以间隙填充沟槽25的剩余部分，使得形成层间电介质层28A。
层间电介质层28A具有极佳的间隙填充特性并作为保护层以防止内埋式栅极27A在随后的加热工艺中被氧化。层间电介质层28A可由氧化物层或氮化物层形成。氧化物层可包括具有极佳间隙填充特性的SOD层(例如，由聚硅氮烷(PSZ)制成的SOD层)，氮化物层可包括氮化硅层。优选，由氧化物层形成层间电介质层28A以防止晶体管因机械应力而劣化。使用ALD方法或化学气相沉积(CVD)方法形成层间电介质层28A。
参考图5E，移除硬掩模层24的氮化物层24B。此时，也移除由氮化物层形成的层间电介质层28A的一部分，因此层间电介质层28A的高度可减小。可使用磷酸(H3PO4)溶液进行湿蚀刻工艺以移除氮化物层24B。
如上所述，由附图标记28B表示在移除氮化物层24B后形成的层间电介质层。因为氧化物层24A对磷酸溶液具有蚀刻选择性，所以氧化物层24A未被移除。
保留氧化物层24A的原因是为了防止半导体衬底21因在形成保护层的随后工艺中所引起的应力而受损害。
参考图5F，在包括层间电介质层28B的半导体衬底21的整个表面上形成保护层29之后，可通过使用周边电路开口掩模30选择性蚀刻保护层29使保护层29仅保留在单元区上。可使用光刻胶层形成周边电路开口掩模30。
保护层29由氮化物层形成。尤其是，保护层29优选通过LPCVD方法由氮化硅层形成。保护层29可具有约
Figure G2009102077721D0000091
至约
Figure G2009102077721D0000092
的厚度。
另外，可应用湿蚀刻或干蚀刻工艺移除周边电路区中的保护层。
因为形成保护层29以覆盖单元区的整个表面，所以能在随后的加热工艺和随后的氧化工艺中保护单元区。例如，保护层29可防止内埋式栅极27A在随后的氧化气氛的加热工艺中劣化。
同时，可通过在蚀刻周边电路区中的保护层29后另外移除氧化物层24A来暴露对应于周边电路区的半导体衬底21。因此，氧化物层24A仅保留于单元区中。移除周边电路区中的氧化物层24A的原因是为了随后形成周边电路栅极电介质层。
参考图5G，在移除周边电路开口掩模30之后，在对应于周边电路区的半导体衬底21上形成用于周边电路区中的晶体管的周边电路栅极电介质层31。
可通过使对应于周边电路区的半导体衬底21的顶表面氧化或通过使用例如CVD方法形成周边电路栅极电介质层31。使衬底21的表面氧化的工艺与形成常规栅极电介质层的工艺相同。例如，可通过进行热氧化工艺或自由基氧化工艺进行该氧化工艺，或可通过结合热氧化工艺与自由基氧化工艺进行该氧化工艺。通过氧化工艺形成氧化硅层。因为半导体衬底21为硅衬底，所以通过氧化工艺形成氧化硅(SixOy)层。同时，通过氧化工艺形成的氧化硅层可随后氮化。
因为在形成周边电路栅极电介质层31时单元区的整个表面由保护层29覆盖，所以氧不能渗透进内埋式栅极27A中。因此，填充有源区23中沟槽的内埋式栅极和填充器件隔离层22中沟槽的内埋式栅极两者均不劣化。
根据上述本发明的第一实施方案及第二实施方案，通过形成覆盖单元区或半导体衬底21的整个表面的保护层29，能够防止内埋式栅极27A在随后的加热工艺期间劣化。
图6说明根据本发明第三实施方案的使用内埋式栅极的半导体器件的横截面图。
参考图6，根据本发明第三实施方案的半导体器件包括：半导体衬底41，其中由器件隔离层42限定有源区43；通过同时蚀刻有源区43和器件隔离层42而形成的沟槽45；填充沟槽45的一部分的内埋式栅极47A；形成于内埋式栅极47A上以间隙填充沟槽45的剩余部分的第一层间电介质层48B和第二层间电介质层49B；和覆盖包括第二层间电介质层49B的半导体衬底41的整个表面的保护层50。此外，单元栅极电介质层46形成于有源区43中的沟槽45的表面上。此处，附图标记44A表示用作硬掩模层的氧化物层。
通过进行STI工艺由例如SOD层的氧化物层形成器件隔离层42。
沟槽45变成内埋式栅极47A下的沟道区，因此沟道长度增加。
内埋式栅极47A可包括选自TiN层、TaN层、TaCN层、WN层、W层及其组合的金属层。因此，内埋式栅极47A可显著减小栅极的薄层电阻并适用于30nm以下设计的VLSI半导体器件。内埋式栅极47A可具有TiN层与W层的堆叠结构。此处，TiN层可包括通过ALD方法形成的ALD TiN层。
如上所述，因为形成内埋式栅极47A以填充沟槽45的一部分且因此相对较容易地进行诸如接触工艺的随后工艺，所以内埋式栅极47A在实现极大规模集成方面可优于凹陷式栅极或鞍型结构。
形成第一层间电介质层48B以密封内埋式栅极47A的顶表面和沟槽45的暴露侧壁，且第一层间电介质层48B包括例如通过LPCVD方法形成的氮化硅层的氮化物层。第二层间电介质层49B包括氧化物层。尤其是，第二层间电介质层49B可包括具有相对优良的间隙填充特性的SOD层(例如，由聚硅氮烷(PSZ)制成的SOD层)。
因为保护层50覆盖半导体衬底41的整个表面，所以可防止内埋式栅极47A在随后的加热工艺中劣化。优选地，保护层50可包括在防止氧渗透方面具有相对较好特性的氮化物层，例如氮化硅层。例如，可希望通过LPCVD方法使用氮化硅层形成具有相对较好的抗氧化特性的保护层50。保护层50具有约至约
Figure G2009102077721D0000112
的厚度。
因为如图6中所描述的保护层50覆盖半导体衬底41的整个表面，所以虽然内埋式栅极47A暴露于随后的氧化气氛，但仍能防止内埋式栅极47A劣化。即，因为如附图标记④所表示的通过保护层50防止氧渗透，所以可防止内埋式栅极47A氧化。通过保护层50也防止形成于器件隔离层42中的内埋式栅极47A氧化。
此外，因为层间电介质层包括具有优良间隙填充特性的第一层间电介质层48B和第二层间电介质层49B且第一层间电介质层48B包括具有相对较小厚度的氮化物层，所以能够通过提高内埋式栅极47A的抗氧化特性以及最小化机械应力来改善晶体管的可靠性。如果层间电介质层仅由氮化物层形成，则晶体管的可靠性可因为由大厚度的氮化物层所产生的高机械应力而劣化。
图7说明根据本发明第四实施方案的使用内埋式栅极的半导体器件的横截面图。
参考图7，根据本发明第四实施方案的半导体器件包括：半导体衬底41，其中由器件隔离层42限定有源区43；通过同时蚀刻有源区43和器件隔离层42而形成的沟槽45；填充沟槽45的一部分的内埋式栅极47A；形成于内埋式栅极47A上以间隙填充沟槽45的剩余部分的第一层间电介质层48B和第二层间电介质层49B；和覆盖包括第二层间电介质层49B的半导体衬底41的单元区的整个表面的保护层50。此外，单元栅极电介质层46形成于有源区43中沟槽45的表面上。周边电路栅极电介质层52形成在对应于周边电路区的半导体衬底41上。此处，附图标记44A表示用作硬掩模层的氧化物层。
首先，将半导体衬底41分成单元区和周边电路区。通过进行STI工艺形成器件隔离层42，器件隔离层42因此由诸如SOD层的氧化物层形成。
沟槽45变成内埋式栅极47A下的沟道区，因此沟道长度增加。
内埋式栅极47A可包括选自TiN层、TaN层、TaCN层、WN层、W层及其组合的金属层。因此，内埋式栅极47A可显著地减小栅极的薄层电阻且适用于30nm以下设计的VLSI半导体器件。内埋式栅极47A可具有TiN层与W层的堆叠结构。此处，TiN层可包括通过ALD方法形成的ALD TiN层。
如上所述，因为形成内埋式栅极47A以填充沟槽45的一部分并且因此相对较容易地进行诸如接触工艺的随后工艺，所以内埋式栅极47A在实现极大规模集成方面可优于凹陷式栅极或鞍型结构。
形成第一层间电介质层48B以密封内埋式栅极47A的顶表面和沟槽45的暴露侧壁，且第一层间电介质层48B可包括诸如通过LPCVD方法形成的氮化硅层的氮化物层。第二层间电介质层49B可包括氧化物层。尤其是，第二层间电介质层49B可包括具有相对优良的间隙填充特性的SOD层，例如由聚硅氮烷(PSZ)制成的SOD层。
因为保护层50覆盖半导体衬底41的对应于单元区的整个表面，所以防止内埋式栅极47A在形成周边电路栅极电介质层52的随后加热工艺中劣化。优选地，保护层50可包括在防止氧渗透方面具有相对较好特性的氮化物层，例如氮化硅层。例如，优选通过使用LPCVD方法由氮化硅层形成具有相对优良的抗氧化特性的保护层50。保护层50具有约
Figure G2009102077721D0000131
至约的厚度。
参考图7，因为保护层50覆盖半导体衬底41的对应于单元区的整个表面，所以即使内埋式栅极47A暴露于用于形成周边电路栅极电介质层52的具有氧化气氛的随后的加热工艺，仍能防止内埋式栅极47A劣化。即，因为如附图标记④所表示通过保护层50防止氧渗透，所以可防止内埋式栅极47A氧化。通过保护层50还防止形成于器件隔离层42中的内埋式栅极47A氧化。
此外，因为层间电介质层包括具有相对优良的间隙填充特性的第一层间电介质层48B及第二层间电介质层49B并且第一层间电介质层48B包括具有相对较小厚度的氮化物层，所以能够通过提高内埋式栅极47A的抗氧化特性以及最小化机械应力来改善晶体管的可靠性。
图8A至图8H说明制造图7中所描述的半导体器件的方法的横截面图。根据一个实施例，用于制造根据本发明第三实施方案的半导体器件的方法可限于下文所述的单元区。
参考图8A，通过STI工艺在半导体衬底41中形成器件隔离层42。此时，器件隔离层42可包括诸如HDP氧化物层及SOD层的氧化物层。通过器件隔离层42限定有源区43。在半导体衬底41中限定单元区及周边电路区。
然后，使用硬掩模层44作为蚀刻阻挡通过蚀刻工艺形成其中待形成内埋式栅极47A的沟槽45，其中硬掩模层44包括彼此堆叠的氧化物层44A和氮化物层44B。此处，也可通过蚀刻有源区43和器件隔离层42形成沟槽45。通常，因为栅极具有线型，所以沟槽45也具有线型。因此，形成与有源区43以及器件隔离层42交叉的具有线型的沟槽45。然而，因为有源区43的蚀刻选择性可与器件隔离层42的蚀刻选择性不同，所以沟槽45的深度在器件隔离层42中可较大，这是因为器件隔离层42可比有源区43更易于被蚀刻。例如，形成于有源区43中的沟槽具有约
Figure G2009102077721D0000141
至约
Figure G2009102077721D0000142
的深度，形成于器件隔离层42中的沟槽具有约
Figure G2009102077721D0000143
至约
Figure G2009102077721D0000144
的深度。
形成沟槽45的蚀刻工艺使用硬掩模层44作为蚀刻阻挡，其中硬掩模层44通过光刻胶图案(未显示)图案化。硬掩模层44可为在蚀刻半导体衬底41时具有高蚀刻选择性的材料。例如，硬掩模层44可包括氧化物层44A与氮化物层44B的堆叠结构。氧化物层44A具有约
Figure G2009102077721D0000145
至约
Figure G2009102077721D0000146
的厚度，氮化物层44B具有约
Figure G2009102077721D0000147
至约
Figure G2009102077721D0000148
的厚度。
在使用硬掩模层44的情况下，可在形成沟槽45之后剥离光刻胶图案。
参考图8B，在沟槽45的侧壁及底部上形成单元栅极电介质层46。可通过使沟槽45的表面氧化形成单元栅极电介质层46。使沟槽45的表面氧化的工艺可包括氧化工艺，诸如形成常规栅极电介质层所使用的氧化工艺。例如，可通过热氧化工艺或自由基氧化工艺来进行该氧化工艺，或可通过结合热氧化工艺与自由基氧化工艺来进行该氧化工艺。可通过氧化工艺形成氧化硅层。因为半导体衬底41为硅衬底，所以可通过氧化工艺形成氧化硅(SixOy)层。同时，通过氧化工艺形成的氧化硅层可随后氮化。
然后，在单元栅极电介质层46上形成将成为内埋式栅极47A的金属层47，以覆盖半导体衬底41的整个表面并填充沟槽45。此时，金属层47可包括选自TiN层、TaN层、TaCN层、WN层、W层及其组合的任意一种。优选地，通过堆叠TiN层与W层形成金属层47。此处，可使用ALD方法形成TiN层。
参考图8C，对金属层47进行诸如CMP工艺的平坦化工艺，直至暴露出硬掩模层44的顶表面为止。
随后，通过回蚀刻工艺使蚀刻的金属层凹陷。因此，金属层保留于沟槽45中以填充沟槽45的一部分，剩余的金属层变成内埋式栅极47A。内埋式栅极47A可具有约至约
Figure G2009102077721D00001410
的高度。
参考图8D，在图8C中所描述的所得结构的整个表面上形成第一电介质层48。第一电介质层48防止内埋式栅极47A在随后的加热工艺中劣化并作为层间电介质层。通过使用ALD方法或CVD方法形成第一电介质层48。
优选地，第一电介质层48包括诸如氮化硅层的氮化物层。因为在沉积相当厚的氮化物层时可能会出现机械应力，所以可希望相对薄地沉积氮化物层。因此，可希望在内埋式栅极47A上形成具有相对较小厚度且能够阻止氧渗透以防止内埋式栅极47A被氧化的材料层。第一电介质层48可具有约
Figure G2009102077721D0000151
至约
Figure G2009102077721D0000152
的厚度并可包括通过LPCVD方法形成的氮化硅层以具有相对优良的抗氧化特性。以前述方式，在薄薄地密封作为第一电介质层48的氮化物层时，能够提高内埋式栅极47A的抗氧化特性。
随后，在第一电介质层48上形成氧化物层，该氧化物层形成第二电介质层49。所述氧化物层包括具有极佳间隙填充特性的氧化物层。例如，氧化物层可利用由PSZ制成的SOD层形成。根据本发明的第四实施方案，因为包括氮化物层的第一电介质层48可预先形成在内埋式栅极47A上，所以能够阻止在形成第二电介质层49时可能出现的氧渗透。
参考图8E，对第二电介质层49和第一电介质层48进行平坦化工艺，直至暴露出硬掩模层44的顶表面为止。因此，平坦化的第一电介质层48A及平坦化的第二电介质层49A保留在内埋式栅极47A上以间隙填充沟槽45的剩余部分。
参考图8F，在移除平坦化的第二电介质层49A的一部分之后，移除硬掩模层44的氮化物层44B。此时，也移除平坦化的第一电介质层48A的一部分，因此可减小平坦化的第一电介质层48A的高度。可进行使用磷酸(H3PO4)溶液的湿蚀刻工艺以移除氮化物层44B。可进行使用HF溶液的湿蚀刻工艺以部分移除平坦化的第二电介质层49A。
如上所述，在移除进行至氮化物层44B之后，可保留第一层间电介质层和第二层间电介质层，如分别由附图标记48B及49B所示的。
参考图8G，在包括第二层间电介质层49B的半导体衬底41的整个表面上形成保护层50之后，可通过使用周边电路开口掩模51选择性地蚀刻保护层50使保护层50仅保留在单元区上。可使用光刻胶层形成周边电路开口掩模51。
优选通过使用LPCVD方法由氮化物层形成具有优良抗氧化特性的保护层50。保护层50具有约
Figure G2009102077721D0000161
至约
Figure G2009102077721D0000162
的厚度。
此外，可应用湿蚀刻或干蚀刻工艺移除周边电路区中的保护层50。
因为形成保护层50以覆盖单元区的整个表面，所以在随后的加热工艺中可保护单元区中的内埋式栅极47A。
同时，能够通过在蚀刻周边电路区中的保护层50之后另外移除氧化物层44A来暴露对应于周边电路区的半导体衬底41。因此，氧化物层44A仅保留于单元区中。移除周边电路区中的氧化物层44A的原因中的至少一个是为了随后形成周边电路栅极电介质层52。
参考图8H，在移除周边电路开口掩模51后，形成用于周边电路区中的晶体管的周边电路栅极电介质层52。
可通过使半导体衬底41的对应于周边电路区的顶表面氧化或通过使用例如CVD方法来形成周边电路栅极电介质层52。使沟槽表面氧化的工艺与形成常规栅极电介质层的工艺相同。例如，可通过热氧化工艺或自由基氧化工艺来进行该氧化工艺，或可通过结合热氧化工艺与自由基氧化工艺进行该氧化工艺。可通过氧化工艺形成氧化硅层。因为半导体衬底41为硅衬底，所以可通过氧化工艺形成氧化硅(SixOy)层。同时，通过氧化工艺形成的氧化硅层可随后氮化。
因为在形成周边电路栅极电介质层52时单元区的整个表面由保护层50覆盖，所以可防止氧渗透进内埋式栅极47A中。因此，填充有源区43中沟槽的内埋式栅极47A及填充器件隔离层42中沟槽的内埋式栅极47A两者可均不劣化。
根据上述的本发明第四实施方案，能够通过形成覆盖单元区的整个表面的保护层50防止内埋式栅极47A在随后的加热工艺期间劣化。
此外，根据本发明的第四实施方案，由氮化物层与氧化物层的双层结构形成间隙填充内埋式栅极上侧的层间电介质层。换言之，用作第一层间电介质层48B的氮化物层形成为具有相对较小的厚度，第二层间电介质层49B由具有相对优良的间隙填充特性的氧化物层形成。因此，在薄的氮化物层上形成氧化物层时，可最小化机械应力，因此能确保晶体管的可靠性。此外，通过预先薄薄地形成氮化物层，与仅用氧化物层间隙填充内埋式栅极上侧的情况相比，可显著地减少缺陷的出现，且可防止内埋式栅极在随后的高温和氧环境中氧化。
最终，根据第四实施方案，能通过由氮化物层与氧化物层的双层结构形成间隙填充内埋式栅极上侧的材料来提高内埋式栅极的抗氧化特性并确保晶体管的可靠性。
图9A说明在仅用氧化物层保护内埋式栅极时的缺陷图。图9B说明在用包括氮化物层及氧化物层的双层保护内埋式栅极时的缺陷图。
参考图9A及图9B，应注意，在本发明中可防止除例如常规的微粒缺陷之外的缺陷。
根据本发明，通过在其中形成有内埋式栅极的半导体衬底的整个表面上形成保护层，尽管内埋式栅极暴露于随后的加热工艺但是仍能防止内埋式栅极劣化。
此外，通过用保护层覆盖单元区的整个表面，尽管在周边电路区中进行随后的氧化工艺和随后的加热工艺，但是仍能防止形成在单元区中的内埋式栅极劣化。
通过由氮化物层与氧化物层的双层形成层间电介质层(其中所述层间电介质层间隙填充内埋式栅极上侧)，能提高内埋式栅极的抗氧化特性同时确保晶体管的可靠性。
虽然关于具体的实施方案描述了本发明，但本领域技术人员明显可知在不脱离如以下权利要求中所限定的本发明的精神及范围的情况下可进行各种改变及修改。

Claims (42)

1.一种半导体器件，包括：
具有沟槽的衬底；
填充所述沟槽的一部分的内埋式栅极；
形成在所述内埋式栅极上以间隙填充所述沟槽的剩余部分的层间电介质层；以及
覆盖包括所述层间电介质层的所述衬底的整个表面的保护层。
2.如权利要求1的半导体器件，其中所述保护层包括氮化物层。
3.如权利要求1的半导体器件，其中所述保护层包括氮化硅层，该氮化硅层是通过低压化学气相沉积(LPCVD)工艺形成的。
4.如权利要求1的半导体器件，其中所述内埋式栅极包括氮化钛(TiN)层、氮化钽(TaN)层、氮化钽碳(TaCN)层、氮化钨(WN)层、钨(W)层及其组合中的一种。
5.如权利要求1的半导体器件，其中所述内埋式栅极包括TiN层与W层的堆叠结构。
6.如权利要求1的半导体器件，其中所述层间电介质层包括：
第一层间电介质层，其密封所述内埋式栅极的顶表面及所述沟槽的暴露的侧壁；和
第二层间电介质层，其形成于所述第一层间电介质层上以间隙填充所述沟槽的剩余部分。
7.如权利要求6的半导体器件，其中所述第一层间电介质层包括氮化物层，所述第二层间电介质层包括氧化物层。
8.如权利要求7的半导体器件，其中所述氮化物层包括通过LPCVD工艺形成的氮化硅层。
9.如权利要求7的半导体器件，其中所述氧化物层包括旋涂的电介质层。
10.如权利要求1的半导体器件，其中所述层间电介质层包括氮化物层或氧化物层。
11.一种半导体器件，包括：
分成周边电路区和单元区的衬底，所述单元区中形成有沟槽；
填充所述沟槽的一部分的内埋式栅极；
形成在所述内埋式栅极上以间隙填充所述沟槽的剩余部分的层间电介质层；和
覆盖所述衬底的对应于所述单元区的整个表面的保护层。
12.如权利要求11的半导体器件，进一步包括形成在对应于所述周边区的所述衬底上的栅极电介质层，所述栅极电介质层用于在所述周边电路区中形成的晶体管。
13.如权利要求11的半导体器件，其中所述保护层包括氮化物层。
14.如权利要求11的半导体器件，其中所述保护层包括通过LPCVD工艺形成的氮化硅层。
15.如权利要求11的半导体器件，其中所述内埋式栅极包含TiN层、TaN层、TaCN层、WN层、W层及其组合中的一种。
16.如权利要求11的半导体器件，其中所述内埋式栅极包括TiN层与W层的堆叠结构。
17.如权利要求11的半导体器件，其中所述层间电介质层包括：
第一层间电介质层，其密封所述内埋式栅极的顶表面以及所述沟槽的暴露的侧壁；和
第二层间电介质层，其形成于所述第一层间电介质层上以间隙填充所述沟槽的剩余部分。
18.如权利要求17的半导体器件，其中所述第一层间电介质层包括氮化物层，所述第二层间电介质层包括氧化物层。
19.如权利要求18的半导体器件，其中所述氮化物层包括通过LPCVD工艺形成的氮化硅层。
20.如权利要求18的半导体器件，其中所述氧化物层包括旋涂的电介质层。
21.如权利要求11的半导体器件，其中所述层间电介质层包括氮化物层或氧化物层。
22.一种制造半导体器件的方法，所述方法包括：
提供衬底；
通过蚀刻所述衬底形成沟槽；
形成填充所述沟槽的一部分的内埋式栅极；
在所述内埋式栅极上形成层间电介质层以间隙填充所述沟槽的剩余部分；和
形成保护层，所述保护层覆盖包括所述层间电介质层的所述衬底的整个表面。
23.如权利要求22的方法，其中所述保护层包括氮化物层。
24.如权利要求22的方法，其中所述保护层包括通过LPCVD工艺形成的氮化硅层。
25.如权利要求22的方法，其中所述内埋式栅极包括TiN层、TaN层、TaCN层、WN层、W层及其组合中的一种。
26.如权利要求22的方法，其中所述内埋式栅极包括TiN层与W层的堆叠结构。
27.如权利要求22的方法，其中形成所述层间电介质层包括：
形成密封所述内埋式栅极的顶表面以及所述沟槽的暴露的侧壁的第一层间电介质层；
在所述第一层间电介质层上形成第二层间电介质层以间隙填充所述沟槽的剩余部分；和
对所述第二层间电介质层和所述第一层间电介质层进行平坦化。
28.如权利要求27的方法，其中所述第一层间电介质层包括氮化物层，所述第二层间电介质层包括氧化物层。
29.如权利要求28的方法，其中所述氮化物层包括通过LPCVD工艺形成的氮化硅层。
30.如权利要求28的方法，其中所述氧化物层包括旋涂的电介质层。
31.如权利要求22的方法，其中所述层间电介质层包括氮化物层或氧化物层。
32.一种制造半导体器件的方法，所述方法包括：
通过蚀刻衬底的对应于单元区的一部分形成沟槽，其中所述衬底分成所述单元区和周边电路区；
形成内埋式栅极以填充所述沟槽的一部分；
在所述内埋式栅极上形成层间电介质层以间隙填充所述沟槽的剩余部分；和
形成保护层，所述保护层覆盖所述衬底的对应于所述单元区的整个表面。
33.如权利要求32的方法，在形成所述保护层后，所述方法还包括：
在对应于所述周边区的所述衬底上形成栅极电介质层，所述栅极电介质层用于形成于所述周边电路区中的晶体管。
34.如权利要求32的方法，其中所述保护层包括氮化物层。
35.如权利要求32的方法，其中所述保护层包括通过LPCVD工艺形成的氮化硅层。
36.如权利要求32的方法，其中所述内埋式栅极包括TiN层、TaN层、TaCN层、WN层、W层及其组合中的一种。
37.如权利要求32的方法，其中所述内埋式栅极包括TiN层与W层的堆叠结构。
38.如权利要求32的方法，其中形成所述层间电介质层包括：
形成密封所述内埋式栅极的顶表面和所述沟槽的暴露的侧壁的第一层间电介质层；
在所述第一层间电介质层上形成第二层间电介质层以间隙填充所述沟槽的剩余部分；和
对所述第二层间电介质层和所述第一层间电介质层进行平坦化。
39.如权利要求38的方法，其中所述第一层间电介质层包括氮化物层，所述第二层间电介质层包括氧化物层。
40.如权利要求39的方法，其中所述氮化物层包括通过LPCVD工艺形成的氮化硅层。
41.如权利要求39的方法，其中所述氧化物层包括旋涂的电介质层。
42.如权利要求32的方法，其中所述层间电介质层包括氮化物层或氧化物层。
CN200910207772.1A 2009-01-30 2009-10-30 半导体器件及其制造方法 Active CN101794772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210241803.7A CN102760736B (zh) 2009-01-30 2009-10-30 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0007591 2009-01-30
KR1020090007591A KR101075490B1 (ko) 2009-01-30 2009-01-30 매립게이트를 구비한 반도체장치 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210241803.7A Division CN102760736B (zh) 2009-01-30 2009-10-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101794772A true CN101794772A (zh) 2010-08-04
CN101794772B CN101794772B (zh) 2015-10-21

Family

ID=42396995

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210241803.7A Active CN102760736B (zh) 2009-01-30 2009-10-30 半导体器件及其制造方法
CN200910207772.1A Active CN101794772B (zh) 2009-01-30 2009-10-30 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210241803.7A Active CN102760736B (zh) 2009-01-30 2009-10-30 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8736017B2 (zh)
KR (1) KR101075490B1 (zh)
CN (2) CN102760736B (zh)
TW (1) TWI433303B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956459A (zh) * 2011-08-26 2013-03-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN104103638A (zh) * 2013-04-01 2014-10-15 三星电子株式会社 半导体装置及半导体模块
CN104217936A (zh) * 2013-05-31 2014-12-17 英飞凌科技股份有限公司 用于制造半导体部件的方法
CN107564861A (zh) * 2017-09-29 2018-01-09 睿力集成电路有限公司 一种晶体管结构、存储单元、存储器阵列及其制备方法
CN108899309A (zh) * 2018-06-27 2018-11-27 长鑫存储技术有限公司 埋入式字线结构及其制作方法
CN112908997A (zh) * 2019-12-04 2021-06-04 南亚科技股份有限公司 半导体元件及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529867B1 (ko) * 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법
KR101096875B1 (ko) * 2009-12-09 2011-12-22 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 소자 제조 방법
JP2011129760A (ja) * 2009-12-18 2011-06-30 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101096186B1 (ko) * 2010-04-30 2011-12-22 주식회사 하이닉스반도체 패턴의 무너짐을 방지하는 반도체장치 제조 방법
KR20120019097A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 매립 게이트 전극을 갖는 게이트 구조물, 이를 포함하는 반도체 장치, 상기 게이트 구조물 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR101831704B1 (ko) 2010-12-28 2018-02-23 삼성전자주식회사 반도체 소자의 제조 방법
KR20120096301A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 매립형 채널 어레이 트랜지스터를 포함하는 반도체 소자의 제조 방법
KR20120121722A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR20130064290A (ko) * 2011-12-08 2013-06-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101887144B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US20140138761A1 (en) * 2012-11-16 2014-05-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
KR102008318B1 (ko) 2012-12-06 2019-08-08 삼성전자주식회사 반도체 소자
KR101994318B1 (ko) * 2013-03-04 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150107180A (ko) * 2014-03-13 2015-09-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
DE102015117469A1 (de) 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
JP7263715B2 (ja) * 2018-08-30 2023-04-25 富士電機株式会社 半導体装置の製造方法および半導体装置
US11245019B2 (en) * 2020-01-10 2022-02-08 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same
EP3863066A1 (en) * 2020-02-06 2021-08-11 Infineon Technologies Austria AG Transistor device and method of fabricating a gate of a transistor device
CN113471200B (zh) * 2020-03-31 2023-12-12 长鑫存储技术有限公司 存储器及其形成方法
US11309316B1 (en) * 2020-10-20 2022-04-19 Nanya Technology Corporation Semiconductor device with single step height and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540748A (zh) * 2003-04-21 2004-10-27 旺宏电子股份有限公司 闪存的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594431B1 (en) 1992-10-23 1998-01-07 Matsushita Refrigeration Company Refrigerant compressor and refrigeration system incorporating same
JP2669399B2 (ja) 1995-05-10 1997-10-27 日本電気株式会社 半導体装置及びその製造方法
US5907771A (en) * 1997-09-30 1999-05-25 Siemens Aktiengesellschaft Reduction of pad erosion
JP3180951B2 (ja) 1998-05-26 2001-07-03 日本電気株式会社 半導体記憶装置およびその製造方法
US6204140B1 (en) 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
JP4860022B2 (ja) 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6570208B2 (en) * 2001-01-18 2003-05-27 International Business Machines Corporation 6F2 Trench EDRAM cell with double-gated vertical MOSFET and self-aligned STI
US6518118B2 (en) 2001-03-15 2003-02-11 International Business Machines Corporation Structure and process for buried bitline and single sided buried conductor formation
US6545904B2 (en) * 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
JP2002280553A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2003037185A (ja) 2001-07-23 2003-02-07 Sony Corp 半導体装置の作製方法
JP2003158201A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置およびその製造方法
US6864151B2 (en) * 2003-07-09 2005-03-08 Infineon Technologies Ag Method of forming shallow trench isolation using deep trench isolation
KR100511045B1 (ko) 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
US7371645B2 (en) 2005-12-30 2008-05-13 Infineon Technologies Ag Method of manufacturing a field effect transistor device with recessed channel and corner gate device
KR100782488B1 (ko) * 2006-08-24 2007-12-05 삼성전자주식회사 매립 배선들을 갖는 반도체소자 및 그 제조방법
KR100847308B1 (ko) 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
TWI355043B (en) 2007-07-24 2011-12-21 Nanya Technology Corp Semiconductor memory device and fabrication method
KR20090021765A (ko) * 2007-08-28 2009-03-04 삼성전자주식회사 콘택 구조체를 갖는 반도체 소자 및 그 제조방법
DE102008047591B4 (de) * 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
TWI413191B (zh) * 2008-01-02 2013-10-21 Nanya Technology Corp 記憶元件、記憶元件陣列及其製造方法
US8058119B2 (en) * 2008-08-27 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device scheme of HKMG gate-last process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540748A (zh) * 2003-04-21 2004-10-27 旺宏电子股份有限公司 闪存的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956459A (zh) * 2011-08-26 2013-03-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN104103638A (zh) * 2013-04-01 2014-10-15 三星电子株式会社 半导体装置及半导体模块
CN104103638B (zh) * 2013-04-01 2018-06-22 三星电子株式会社 半导体装置及半导体模块
CN104217936A (zh) * 2013-05-31 2014-12-17 英飞凌科技股份有限公司 用于制造半导体部件的方法
CN104217936B (zh) * 2013-05-31 2017-04-12 英飞凌科技股份有限公司 用于制造半导体部件的方法
CN107564861A (zh) * 2017-09-29 2018-01-09 睿力集成电路有限公司 一种晶体管结构、存储单元、存储器阵列及其制备方法
CN108899309A (zh) * 2018-06-27 2018-11-27 长鑫存储技术有限公司 埋入式字线结构及其制作方法
CN112908997A (zh) * 2019-12-04 2021-06-04 南亚科技股份有限公司 半导体元件及其制备方法
CN112908997B (zh) * 2019-12-04 2024-03-05 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
US20100193901A1 (en) 2010-08-05
CN102760736A (zh) 2012-10-31
CN101794772B (zh) 2015-10-21
TWI433303B (zh) 2014-04-01
US8736017B2 (en) 2014-05-27
TW201029154A (en) 2010-08-01
US9153446B2 (en) 2015-10-06
KR101075490B1 (ko) 2011-10-21
KR20100088395A (ko) 2010-08-09
US20140256125A1 (en) 2014-09-11
CN102760736B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN101794772B (zh) 半导体器件及其制造方法
US8404543B2 (en) Method for fabricating semiconductor device with buried gate
US8865545B2 (en) Semiconductor device and method for fabricating the same
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
US8809162B2 (en) Method for manufacturing a semiconductor device comprising a guard ring between a cell region and a peripheral region
US8823088B2 (en) Semiconductor device with buried gate and method for fabricating the same
CN102543944A (zh) 半导体器件及其制造方法
US20120135573A1 (en) Method for manufacturing vertical transistor having one side contact
US8202795B2 (en) Method of fabricating a semiconductor device having a plug
JP2010027904A (ja) 半導体装置の製造方法
US20150357336A1 (en) Semiconductor device and method of manufacturing the same
KR20130134140A (ko) 반도체 장치 및 그 제조방법
CN101740485B (zh) 制造具有垂直栅极的半导体器件的方法
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
US8835280B1 (en) Semiconductor device and method for manufacturing the same
KR20110024494A (ko) 이중 홀형 스토리지노드콘택홀을 이용한 반도체장치 제조 방법
JP2011129761A (ja) 半導体装置の製造方法
KR20100106773A (ko) 매립게이트를 구비하는 반도체 장치 및 그 제조방법
KR20110071799A (ko) 매립 게이트를 갖는 반도체 장치 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant