CN1540748A - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN1540748A CN1540748A CNA031222102A CN03122210A CN1540748A CN 1540748 A CN1540748 A CN 1540748A CN A031222102 A CNA031222102 A CN A031222102A CN 03122210 A CN03122210 A CN 03122210A CN 1540748 A CN1540748 A CN 1540748A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- conductor layer
- memory cell
- circuit region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种闪存的制造方法，此方法是提供具有存储单元区与外围电路区的基底，再于存储单元区的基底上形成穿隧介电层，并于周边电路区的基底上形成衬层。接着，于基底上形成图案化的栅极导体层。然后，于基底上依序形成栅间介电层与保护层。其后，移除外围电路区的保护层、栅间介电层、第一导体层与衬层，再于外围电路区的基底上形成栅极介电层，并使存储单元区的保护层转变为氧化物层。之后，于基底上形成导体层，再图案化存储单元区的导体层、氧化物层、栅间介电层与栅极导体层以形成存储器栅极，并图案化外围电路区的第二导体层以形成栅极。
Description
技术领域
本发明是有关于一种半导体元件的制造方法，且特别是有关于一种闪存(Flash Memory)元件的制造方法。
背景技术
闪存(Flash Memory)元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。
典型的闪存元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunneling Oxide)相隔(亦即所谓堆栈栅极闪存)。此闪存元件是利用控制栅极上所施加的正或负电压来控制浮置栅极(Floating gate)中的电荷的注入与排出，以达到存储的功能。
图1A至图1D所示为公知一种闪存元件的部分制造流程剖面图。在图1A至图1D中，基底100可划分为存储单元区102与外围电路区104。
首先，请参照图1A，于存储单元区102的基底100上形成穿隧介电层106，并于外围电路区104的基底100上形成衬层108。接着，于整个基底100上形成一层导体层110，并图案化存储单元区102上的导体层110，使其成条状布局而形成导体层110a。之后，于基底100上形成栅间介电层112，此栅间介电层112的材质为氧化硅/氮化硅/氮化硅。
接着，请参照图1B，于基底100上形成图案化光阻层114，此图案化光阻层114覆盖存储单元区102并暴露出外围电路区104。再以图案化光阻层114为罩幕，移除外围电路区104上的栅间介电层112、导体层110与衬层108。然后，于外围电路区104形成栅极介电层116。
接着，请参照图1C，移除图案化光阻层114后，于整个基底100上形成导体层118。
接着，请参照图1D，图案化导体层118而于存储单元区102上形成控制栅极导体层118a，接着图案化栅间介电层112、导体层110a与穿隧介电层106，以形成由控制栅极导体层118a、栅间介电层112a、导体层110b与穿隧介电层106a形成堆栈栅极结构。同时，图案化外围电路区104上的导体层118，以形成由栅氧化层116a与导体层118b所组成的栅极结构。
在上述工艺中，由于栅间介电层112是很薄且很脆弱的，因而很容易在制造过程，例如是在图案化光阻层114的灰化工艺与清洗工艺中遭受到损害。而使栅间介电层112的特性变差，进而产生闪存的数据维持特性变差的问题。
另一方面，为了上述避免伤害到栅间介电层112中的顶氧化层，因此在光阻剥离工艺中无法使用较强烈的清洗剂，因而导致无法完全将光阻去除而产生高分子残留物，进而导致金属的污染与栅极品质不佳。
发明内容
因此，本发明的一目的就是在提供一种闪存的制造方法，使栅间介电层在制造过程中不易受到损害，而可以提升元件效能。
本发明的另一目的就是在提供一种闪存的制造方法，能够避免在工艺中产生高分子残留物，进而可以避免污染以及提高栅极品质。
本发明提供一种闪存的制造方法，此方法是提供具有存储单元区与外围电路区的基底，再于存储单元区的基底上形成穿隧介电层，并于周边电路区的基底上形成衬层。接着，于基底上形成第一导体层，再图案化存储单元区上的第一导体层，以形成栅极导体层。然后，于基底上形成栅间介电层，再于栅间介电层上形成保护层。其后，移除外围电路区的保护层、栅间介电层、第一导体层与衬层，再于外围电路区的基底上形成栅极介电层，并使存储单元区的保护层转变为氧化物层。之后，于基底上形成第二导体层，再图案化存储单元区的第二导体层、氧化物层、栅间介电层与栅极导体层以形成多个存储器栅极，并图案化外围电路区的第二导体层以形成多个栅极。
如上所述，由于是于栅间介电层上形成保护层以覆盖住存储单元区上的栅间介电层，因此可以避免栅间介电层在制造程序中遭受到损害，而可以维持栅间介电层的特性。
而且，由于本发明是于栅间介电层上形成保护层，因此能够使用更强的化学药剂以进行工艺中的光阻去除与清洗的步骤，因而能够避免高分子残留物的产生。
附图说明
图1A至图1D所示为公知一种闪存的制造方法流程剖面图。
图2A至图2F所示为本发明较佳实施例的一种闪存的制造方法流程剖面图。
100、200：基底
102、202：存储单元区
104、204：外围电路区
106、206：穿隧介电层
108、208：衬层
110、110a、110b、118、118b、210、210a、210b、228、228b：导体层
112、212：栅间介电层
114、222：图案化光阻层
116、224：栅极介电层
118a、228a：控制栅极导体层
214：底氧化层
216：氮化硅层
218：顶氧化层
220：保护层
226：氧化层
具体实施方式
以下根据所附图式，详细说明本发明较佳实施例的一种闪存的制造方法。在图2A至图2F中，基底200可划分为存储单元区202与外围电路区204。
首先，请参照图2A，于存储单元区202的基底200上形成穿隧介电层206，并于外围电路区204的基底200上形成衬层208。其中穿隧氧化层206与衬层208的材质例如是氧化硅，其形成方法例如是热氧化法。
接着，于整个基底200上形成一层导体层210，导体层210的材质例如是掺杂多晶硅，此导体层210的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成之。接着，图案化存储单元区202上的导体层210，使其成条状布局而形成导体层210a(栅极导体层)。之后，于基底200上形成栅间介电层212，此栅间介电层212的材质例如是氧化硅/氮化硅/氮化硅，此栅间介电层212的形成方法例如是先以热氧化法形成一层底氧化硅层214，接着，再利用化学气相沉积法形成作为电荷陷入层的氮化硅层216，其后再于氮化硅层216上形成顶氧化硅层218。
接着，请参照图2B，于基底200上形成一层保护层220，其中此保护层220的材质例如是氮化硅，此保护层220的形成方法例如是利用化学气相沉积法形成一层薄氮化硅层。
接着，请参照图2C，于基底200上形成一层图案化光阻层222，此图案化光阻层222覆盖存储单元区202并暴露出外围电路区204。接着，以图案化光阻层222为罩幕，移除外围电路区204上的保护层220、栅间介电层212、导体层210与衬层208。
接着，请参照图2D，移除图案化光阻层222，并视需要对基底200进行清洗工艺，再于外围电路区204形成栅极介电层224，并使存储单元数组区202的保护层220转变为氧化层226。其中形成栅极介电层224以及使保护层220转变为氧化层226的方法例如是使用热氧化法。
在上述移除图案化光阻层222或是清洗的步骤中，由于在栅间介电层212上形成有保护层220，因此能够使用更强的化学药剂(例如是氢氟酸或是SC-1清洗液(亦称为APM，氨水过氧化氢混合液))以进行光阻层220的去除与基底200的清洗，而不会对栅间介电层212造成损伤，且可以达到将光阻层222完全去除的目的。
接着，请参照图2E，于基底200上形成导体层228，其中导体层228的材质例如是掺杂多晶硅，此导体层228的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成之。
接着，请参照图2F，图案化导体层228以形成控制栅极导体层228a，接着图案化栅间介电层212、导体层210a与穿隧介电层206，以形成由控制栅极导体层228a、栅间介电层212a、导体层210b与穿隧介电层206a所堆栈形成的堆栈栅极结构(亦即是指存储器栅极)。同时，图案化外围电路区204上的导体层228而形成由栅氧化层224a与导体层228b所堆栈形成的栅极结构232。后续完成闪存的工艺为本领域技术人员所周知，在此不再赘述。
根据上述实施例所述，本发明于形成栅间介电层212后，是于栅间介电层212上形成保护层220，覆盖住存储单元区上的栅间介电层212，因此可以避免栅间介电层212在制造程序中遭受到损害，进而可以维持栅间介电层212的特性。
而且，由于本发明是于栅间介电层212上形成保护层220，因此能够使用更强的化学药剂以进行光阻去除与清洗的步骤，进而能够将光阻层222完全去除而避免高分子残留物的产生。
Claims (12)
1.一种闪存的制造方法，其特征是，该方法包括下列步骤：
提供具有一存储单元区与一外围电路区的一基底；
于该存储单元区的该基底上形成一穿隧介电层，并于该周边电路区的该基底上形成一衬层；
于该基底上形成一第一导体层；
图案化该存储单元区上的该第一导体层，以形成一栅极导体层；
于该基底上形成一栅间介电层；
于该栅间介电层上形成一保护层；
移除该外围电路区的该保护层、该栅间介电层、该第一导体层与该衬层；
于该外围电路区的该基底形成一栅极介电层，并使该存储单元区的该保护层转变为一氧化物层；
于该基底上形成一第二导体层；以及
图案化该存储单元区的该第二导体层、该氧化物层、该栅间介电层与该栅极导体层以形成多个存储器栅极，并图案化该外围电路区的该第二导体层以形成多个栅极。
2.如权利要求1所述的闪存的制造方法，其特征是，该栅间介电层包括氧化硅/氮化硅/氧化硅层。
3.如权利要求1所述的闪存的制造方法，其特征是，该栅极导体层的材质包括多晶硅。
4.如权利要求1所述的闪存的制造方法，其特征是，该保护层的材质包括氮化硅。
5.如权利要求1所述的闪存的制造方法，其特征是，于该外围电路区的该基底形成该栅极介电层，并使该存储单元区的该保护层转变为该氧化物层的方法包括热氧化法。
6.如权利要求1所述的闪存的制造方法，其特征是，该第二导体层的材质包括多晶硅。
7.一种闪存的制造方法，其特征是，该方法包括下列步骤：
提供具有一存储单元区与一外围电路区的一基底；
于该存储单元区的该基底上形成一穿隧介电层，并于该周边电路区的该基底上形成一衬层；
于该基底上形成一第一导体层；
图案化该存储单元区上的该第一导体层，以形成一栅极导体层；
于该基底上形成一底氧化层；
于该底氧化层上形成一电荷捕捉层；
于该电荷捕捉层上形成一顶氧化层；
于该顶氧化层上形成一保护层；
移除该外围电路区的该保护层、该顶氧化层、该电荷捕捉层、该底氧化层、该第一导体层与该衬层；
于该外围电路区的该基底形成一栅极介电层，并使该存储单元区的该保护层转变为一氧化物层；
于该基底上形成一第二导体层；以及
图案化该存储单元区的该第二导体层、该氧化物层、该顶氧化层、该电荷捕捉层、该底氧化层与该栅极导体层以形成多个存储器栅极，并图案化该外围电路区的该第二导体层以形成多个栅极。
8.如权利要求7所述的闪存的制造方法，其特征是，该电荷捕捉层的材质包括氮化硅。
9.如权利要求7所述的闪存的制造方法，其特征是，该栅极导体层的材质包括多晶硅。
10.如权利要求7所述的闪存的制造方法，其特征是，该保护层的材质包括氮化硅。
11.如权利要求7所述的闪存的制造方法，其特征是，于该外围电路区的该基底形成该栅极介电层，并使该存储单元区之该保护层转变为该氧化物层的方法包括热氧化法。
12.如权利要求7所述的闪存的制造方法，其特征是，该第二导体层的材质包括多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031222102A CN1286170C (zh) | 2003-04-21 | 2003-04-21 | 闪存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031222102A CN1286170C (zh) | 2003-04-21 | 2003-04-21 | 闪存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1540748A true CN1540748A (zh) | 2004-10-27 |
| CN1286170C CN1286170C (zh) | 2006-11-22 |
Family
ID=34320972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031222102A Expired - Fee Related CN1286170C (zh) | 2003-04-21 | 2003-04-21 | 闪存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1286170C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456453C (zh) * | 2005-09-27 | 2009-01-28 | 力晶半导体股份有限公司 | 快闪存储器的制造方法 |
| CN101794772A (zh) * | 2009-01-30 | 2010-08-04 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN106298483A (zh) * | 2015-05-31 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
| CN108598081A (zh) * | 2018-04-25 | 2018-09-28 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
-
2003
- 2003-04-21 CN CNB031222102A patent/CN1286170C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456453C (zh) * | 2005-09-27 | 2009-01-28 | 力晶半导体股份有限公司 | 快闪存储器的制造方法 |
| CN101794772A (zh) * | 2009-01-30 | 2010-08-04 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102760736A (zh) * | 2009-01-30 | 2012-10-31 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| US9153446B2 (en) | 2009-01-30 | 2015-10-06 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| CN102760736B (zh) * | 2009-01-30 | 2015-10-14 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN106298483A (zh) * | 2015-05-31 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
| CN106298483B (zh) * | 2015-05-31 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
| CN108598081A (zh) * | 2018-04-25 | 2018-09-28 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1286170C (zh) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7919808B2 (en) | Flash memory device | |
| CN1695231A (zh) | 蚀刻金属氧化物半导体栅极构造的氮氧化方法 | |
| CN1286170C (zh) | 闪存的制造方法 | |
| CN101047150A (zh) | 闪速存储器件的制造方法 | |
| CN1201388C (zh) | 快闪存储器的制造方法 | |
| CN1302539C (zh) | 闪存的制造方法 | |
| CN1277308C (zh) | 同时制造闪存元件及模拟电容器的方法 | |
| CN1820363A (zh) | 根据电性测试数据控制栅极绝缘层的性能及特征的方法以及执行方法的系统 | |
| CN1309056C (zh) | 非易失存储器的结构与制造方法 | |
| CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 | |
| CN1178292C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| CN1224080C (zh) | 闪存中浮置栅极的制作方法 | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| CN1178293C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| CN1551335A (zh) | 制造半导体器件的方法 | |
| CN1260821C (zh) | 非易失性内存及其制造方法 | |
| CN1309053C (zh) | 闪速存储器的制造方法 | |
| CN1174490C (zh) | 具有双顶氧化层的氮化物只读存储单元结构及其制造方法 | |
| CN1302553C (zh) | 分离栅极快闪存储器单元及其制作方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1153275C (zh) | 改善分离栅极式闪存氧化层品质的方法 | |
| CN1855432A (zh) | 非挥发性存储器的制造方法 | |
| CN1674289A (zh) | 与非门型闪存存储单元列及其制造方法 | |
| CN1291482C (zh) | 提高快闪存储器元件中栅极耦合比的制造方法及结构 | |
| CN1225026C (zh) | 多位闪存及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061122 Termination date: 20210421 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |