CN1820363A - 根据电性测试数据控制栅极绝缘层的性能及特征的方法以及执行方法的系统 - Google Patents
根据电性测试数据控制栅极绝缘层的性能及特征的方法以及执行方法的系统 Download PDFInfo
- Publication number
- CN1820363A CN1820363A CNA2004800193719A CN200480019371A CN1820363A CN 1820363 A CN1820363 A CN 1820363A CN A2004800193719 A CNA2004800193719 A CN A2004800193719A CN 200480019371 A CN200480019371 A CN 200480019371A CN 1820363 A CN1820363 A CN 1820363A
- Authority
- CN
- China
- Prior art keywords
- gate insulator
- memory device
- technological operation
- semiconductor device
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012360 testing method Methods 0.000 title claims abstract description 48
- 238000009413 insulation Methods 0.000 title abstract description 5
- 230000001276 controlling effect Effects 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims description 61
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 238000011112 process operation Methods 0.000 abstract description 3
- 230000015654 memory Effects 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明一般涉及根据电性测试数据(46)控制栅极绝缘层(16)的性能及特征的各种方法，以及执行该方法的系统。在一个示意性实施例中，该方法包括对至少一个半导体器件执行至少一个电性测试，根据从该电性测试所获得的电性数据确定至少一种工艺操作的至少一个参数，其中将执行该至少一种工艺操作以在后续形成的半导体器件上形成至少一层栅极绝缘层(16)，以及执行包括所确定的参数的至少一种工艺操作以形成该栅极绝缘层(16)。
Description
技术领域
本发明一般涉及半导体制造技术，尤其涉及根据电性测试数据控制栅极绝缘层的性能及特征的各种方法，以及执行所述方法的系统。
背景技术
在半导体工业中具有不断的驱动力以提高集成电路器件的运作速度，例如微处理器、存储器件及类似的器件。这种驱动力是通过消费者对于运作速度日益提高的计算机及电子器件的需求所支持。这种提高速度的需求已经造成半导体器件，例如晶体管，在尺寸上不断缩减。也就是，缩减了典型的场效应晶体管(field effect transistor，FET)的很多组件，例如沟道长度、结深度、栅极绝缘厚度及类似的组件。例如，在所有其它条件都相等的情况下，晶体管的沟道长度愈短或栅极绝缘层愈薄，则晶体管将运作愈快。因此，具有不断的驱动力以缩减典型晶体管的组件尺寸或比例，用来提高晶体管以及并入此类晶体管的集成电路器件的整体速度。
诸如可擦除可编程只读存储器(erasable programmable read-onlymemories，EPROMs)、电可擦除可编程只读存储器(electrically erasableprogrammable read-only memories，EEPROMs)或可擦除可编程只读闪存(flash erasable programmable read-only memories，FEPROMs)的存储器件是可擦除的，就如同所述器件本身的名称所指示。此类可擦除存储单元用于多种不同的器件，例如数字行动电话、数字相机、LAN切换器、笔记型计算机的适配卡等等。存储单元通过储存电荷(表示“开启(on)”状态)至电性隔离的浮动栅极而运作，而该电性隔离的浮动栅极并入到晶体管中。这种储存的电荷影响晶体管的行为，由此提供途径以读取存储元件。此类存储单元从“开启”状态转换至“关闭(off)”状态的切换速度部分受限于电荷从浮动栅极消散(dissipation)的速度(也就是，擦除速度)。因为较快的擦除速度等同于较快的切换速度，所以努力地在提高此类存储器件的擦除速度，以及改善存储单元之间的擦除均匀性。
闪存单元通常由源极区域、漏极区域、隧穿氧化(tunnel oxide)层、浮动栅极、氧化绝缘层、氮化硅(silicon nitride)层、另一个氧化层以及在堆叠栅极结构内位于浮动栅极上方的控制栅极所组成。浮动栅极通常包括多晶硅(polycrystalline silicon)(也就是，“多晶硅(polysilicon)”)，与下面的半导体衬底通过薄的栅极绝缘层而电性隔离，而该薄的栅极绝缘层通常由氧化硅所形成。因为电荷是通过量子力学隧穿穿过栅极绝缘层而转移，所以栅极绝缘层通常称为“隧穿氧化”层。此类隧穿氧化层通常大约100厚。隧穿氧化层的性能必须严格地加以控制以确保通过隧穿来读取及写入的能力，同时避免数据经由电荷捕获或泄漏(trapping or leakage)而损失。控制栅极位于浮动栅极之上，并且与浮动栅极通过诸如氧化物—氮化物—氧化物(ONO)堆叠的储存介电层而电性隔离。
在浮动栅极上储存电荷编程存储单元。这通过施加高的正电压(大约12V)至控制栅极及高漏极至源极偏压(大约45V)经由热电子注入而实现。反转区域(inversion region)通过控制栅极电压而在源极及漏极之间产生，并且电子通过漏极偏压从源极加速至漏极。这些电子的有些部分将具有充分的能量以克服隧穿氧化物阻挡高度并且到达浮动栅极。浮动栅极因而通过收集及储存这些电子以表示“开启”状态而编程。
在浮动栅极内所俘获的负电荷造成沟道较偏向正电性，因此较不具导电性。结果，阈电压对于带电荷的单元高于未带电荷的单元。因此，对于施加至控制栅极的特定电压，若浮动栅极不具有储存的电荷，则非易失性存储单元将具导电性，而若浮动栅极具有储存的电荷，则非易失性存储单元将不具导电性。因此，根据非易失性存储单元是否在特定的阈电压下导电，该单元可提供逻辑低值或高值。
为了从浮动栅极去除电荷，以紫外光照射非易失性存储单元。紫外光给在浮动栅极上的储存电子提供足够的额外能量以跨越隧穿氧化层的阻挡。然而，这个跨越是相对耗时的过程。为了缩减完成这个过程的所需时间，非易失性存储阵列的温度在擦除期间可以提高，以增加从紫外光所获得的能量。然而，使用提高的温度导致非易失性存储阵列制造于其上的相对较薄晶片时常发生破裂。
闪存器件为一种类型的EEPROM(电可擦除可编程只读存储器)。名词“闪(flash)”意指以区块擦除存储器的能力。如同在其它的非易失性存储器件中，闪存器件通常在具有浮动栅极或电荷捕获电介质的晶体管中储存电性电荷，代表数据。所储存的电荷影响晶体管的阈电压。例如，在n型沟道浮动栅极晶体管中，在浮动栅极电极中的电子累积增大了晶体管的阈电压。储存电荷的存在或缺乏可以通过当适当电压施加至控制栅极、源极及漏极时，电流是否流动于晶体管的源极区域及漏极区域之间而确定。
从前文中应该了解的是，栅极绝缘层的制造以及控制其性能是制造诸如晶体管及存储器件的半导体器件的非常重要方面。所期望的是帮助制造商生产具有所需质量及特征的栅极绝缘层的方法及系统。
本发明旨在给出可以解决或至少减少一些或所有前述问题的各种方法及系统。
发明内容
本发明一般涉及根据电性测试数据控制栅极绝缘层的性能及特征的各种方法，以及执行该方法的系统。在一个示意性实施例中，该方法包括对至少一个半导体器件执行至少一个电性测试，依据从该电性测试所获得的电性数据确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的半导体器件上形成至少一层栅极绝缘层，以及执行包括所确定的参数的至少一个工艺操作以在后续形成的半导体器件上形成该栅极绝缘层。
在另一个示意性实施例中，该方法包括对至少一个存储器件执行至少一个电性测试，根据从该电性测试所获得的电性数据确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的存储器件上形成至少一层栅极绝缘层，以及执行包括所确定的参数的工艺操作以在后续形成的存储器件上形成该栅极绝缘层。
在又一个示意性实施例中，该方法包括对至少一个晶体管执行至少一个电性测试，依据从该电性测试所获得的电性数据确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的晶体管上形成至少一个栅极绝缘层，以及执行包括所确定的参数的工艺操作以在后续形成的晶体管上形成该栅极绝缘层。
在再一个示意性实施例中，该方法包括对至少一个存储器件执行至少一个电性测试，以确定对该存储器件所执行的编程周期的持续时间，根据所确定的该编程周期的持续时间确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的存储器件上形成至少一层栅极绝缘层，以及执行包括所确定的参数的工艺操作以在后续形成的存储器件上形成该栅极绝缘层。
在再又一个示意性实施例中，该方法包括对至少一个存储器件执行至少一个电性测试，以确定对该存储器件所执行的擦除周期的持续时间，根据所确定的擦除周期的持续时间确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的存储器件上形成至少一层栅极绝缘层，以及执行包括所确定的参数的工艺操作以在后续形成的存储器件上形成该栅极绝缘层。
附图说明
通过结合附图参考下列说明可以了解本发明，其中类似的附图标号代表类似的组件，以及其中：
图1为示意性现有技术存储单元的一部分的截面视图；
图2为现有技术晶体管的一部分的截面视图；以及
图3为一个系统的其中一个示意性实施例的示意图，该系统可用以实施一个或一个以上的在此所说明的各种发明方法。
虽然本发明易受到不同的变更和其它形式的影响，但是其特定的实施例已在图中例示显示并在此给予了详细说明。然而，应了解的是，此处对特定实施例的说明并不是要限制本发明于所公开的特定形式，相反，本发明意在涵括由随附的权利要求所界定的落在本发明精神和范围之内的所有变更、等效及选择。
具体实施方式
下面说明本发明的示意性实施例。为了清楚起见，本说明书并未将实际实施本发明的所有特征都作了说明。当然，应当了解，在开发任何此种实际的实施例时，必须做出许多与实施相关的决定以达到开发者的特定目标，诸如符合与系统相关和与商业相关的限制条件，而这些限制条件会随着实施的不同而有所变化。此外，应当了解，这种开发努力可能是复杂而又耗时的，然而，对从本发明的公开中获益的本领域的普通技术人员而言，不过是一种常规的工作。
现在参照附图来说明本发明。虽然图中的半导体器件的不同区域和结构具有非常精确、明显的外形与轮廓，但是本领域的技术人员知道，实际上，这些区域和结构并不象图中所示的那么精确。此外，相比于所制造的器件上的那些特征或区域的尺寸，图中所画出的种种特征和注入区的相对尺寸可能会被夸大或缩小。因此，附图只是用以说明与解释本发明的示意性实施例。应以相关领域的技术人员所认定的意义来理解和解释本文中的词汇与措词。本文前后一致使用的术语和措词并非暗示该术语或措词的特别的定义，也就是与本领域的技术人员理解的普通惯用的含义所不同的定义。如果一个术语或措词具有特别的含义，也就是不同于技术人员所理解的含义时，本说明书将会以定义的方式来清楚地阐明这样一个特别的定义，直接且明确地提供该术语或措词的特别的定义。
一般而言，本发明着重于根据电性测试数据来控制栅极绝缘层的性能及特征的各种方法，以及执行该方法的系统。对于本领域的技术人员，当完全阅读了本申请后将能轻易了解的是，本发明可以与在各种不同类型的半导体器件内形成栅极绝缘层结合应用，诸如在存储器件及晶体管内。因此，本发明不应视为限定于在此所揭示的特定实施例，除非此类的限定在所附的权利要求中明确地提出。仅为了说明的目的，本发明将在制造用于存储单元的栅极绝缘层的背景下揭示。
图1为示意性存储单元10的一部分的截面图，该存储单元10可以与本发明的一个示意性实施例结合使用。如同在附图中所显示的，存储单元10形成在浅沟槽隔离区域14之间的半导体衬底12的上方，该浅沟槽隔离区域14形成在衬底12内。存储单元10通常包括薄膜堆叠11，该薄膜堆叠11包括多层材料。在一个特别示意的实施例中，薄膜堆叠11包括有时称为“隧穿氧化层”的栅极绝缘层16、浮动栅极18、中间绝缘层20(通常包括氧化物层20A、氮化物层20B及氧化物层20C)(所谓的ONO堆叠)及控制栅极22。中间绝缘层20有时称为“多晶硅间(inter-poly)”绝缘层。存储单元10还包括侧壁间隔(sidewallspacers)24、源极区域26A、漏极区域26B及例如包括氮化硅的覆盖绝缘层(capping insulating layer)30。虽然并未显示于图1中，然而一个或一个以上的介电层(未显示)可以形成在覆盖绝缘层30上方。之后，多个导电接触(未显示)可以形成在介电层内，以提供对于存储单元10的各种组件的电性连接。还可以提供额外的结构以完成存储单元10的形成。然而，此类结构并未在附图中描述或在此讨论，以便不模糊本发明。
典型的存储器件，例如闪存产品，可以包括以行及列排列的数百万个存储单元10。读取/写入操作可通过根据单元10的行及列位置存取该单元而在个别存储单元10或大量存储单元上执行。此类存取技术对于本领域的技术人员而言是众所周知的，因此不在此作更详细的描述。
图1所描述的示意性存储单元10可以通过多种已知技术而形成，并且各种组件可以通过多种已知技术而形成。例如，栅极绝缘层16可以包括二氧化硅的热生长层。浮动栅极18及控制栅极22可以包括掺杂的或不掺杂的多晶硅。侧壁间隔24可以包括多种材料，例如二氧化硅、氮化硅等等。应该了解的是，额外的材料层可以在典型的存储单元上形成，虽然此类层膜并未显示在图1中。例如，底部消反射涂层(未显示)或另一层材料(未显示)可以形成在控制栅极22的顶表面23的上方。
图2为示意性现有技术晶体管32的截面视图。如图所示，晶体管32包括栅极绝缘层16、栅极电极33、侧壁间隔24及源极/漏极区域34。该晶体管形成在隔离区域14之间的衬底12内。
本发明可以与为各种不同类型的半导体器件形成栅极绝缘层16结合使用，诸如为存储器件、晶体管、微处理器、特定应用集成电路(application specific integrated circuits)等等。栅极绝缘层16的物理特征，诸如厚度，可视特定的应用而改变。而且，栅极绝缘层16视应用而定，可包括多种不同的材料，例如二氧化硅及氮化硅。栅极绝缘层16可通过多种工艺而形成，例如热生长工艺、沉积工艺等等。当然，栅极绝缘层16的电性特征及物理特征可视所制造的产品类型及其所计划的应用类型而改变。因此，在此所描述及讨论的栅极绝缘层16的示意性实施例以及制造此类层膜的方式不应视为是本发明的限制，除非此类的限制明确地在所附的权利要求中提出。
在一方面，本发明着重于根据各种电性测试数据来控制绝缘层16的一个或一个以上的特征。图3为示意性系统40的示意图，该系统40可以依据本发明的一实施例而使用。如图所示，电性测试设备42可用以获得用于一个或一个以上诸如存储器件或晶体管的半导体器件44的电性测试数据46，并且使用该电性测试数据以控制欲形成在后续器件上的栅极绝缘层16的一个或一个以上的特征或参数。仅作为例子，图3中的半导体器件44描绘为具有多个形成于其上的栅极堆叠11。例如，如图3所示，电性测试数据46可提供给控制器48。接着，控制器48可以确定、控制或调整工艺工具(process tools)50的一个或一个以上的参数，可能使用该工艺工具50在后续形成的器件上制造栅极绝缘层16，例如在晶体管、存储单元上等等。在描绘于图3中的示意性实施例中，工艺工具50示意地描绘成炉子50A及沉积工具50B。可以控制的工艺工具50的类型可改变并且可视特定的应用而定，例如所期望的栅极绝缘层16的特征和/或材料。工艺工具50可以是单室的或多室的工具。
电性测试设备42可以是能够执行在此所描述的电性测试的任何类型的设备。而且，电性测试设备42不需要是单一件设备，因为可以使用多件的电性测试设备42在半导体器件44上执行电性测试。例如，此类的电性测试设备42可以包含例如四点探针量测仪(four-pointprobe)。
电性测试设备42可用以收集关于半导体器件44的多种电性特征的电性测试数据46。例如，电性测试设备42可用以收集击穿电压(breakdown voltage，BV)、阈电压(threshold voltage，VT)、充电至断绝特征(charge-to-rupture characteristics，QDTR)、状态电荷(state charge，Qs)、界面电荷(interface charge，Qit)、捕获电荷(trapped charge，Qat)、表面电荷(surface charge，Qss)、编程周期时间(programming cycle time)和/或擦除周期时间(erase cycle time)的相关数据。在有些情形中，多个上述各种电性特征可以结合至一个或一个以上的度量(metrics)内，例如晶片层级的可靠性度量，代表单一晶片或多个晶片的电性测试数据46。而且，在根据电性测试数据46采取任何控制动作之前，可以平均化或由统计上来处理电性测试数据46的此类收集。电性测试可以当正在加工晶片时执行，也就是在线测量(in-line measurements)，或在制造完成后于线结束时执行。
根据电性测试数据46，控制器48可以确定、控制或调整欲在至少一个工艺工具50内执行的工艺操作的一个或一个以上的参数，该工艺操作用以在后续形成的半导体器件44上形成绝缘层16。例如，此类工艺操作可以包含但不限于沉积工艺(例如，等离子增强化学气相沉积、化学气相沉积、低压化学气相沉积)或热生长工艺。可以确定、控制或调整的此类工艺的参数包含但不限于温度、压力、持续时间、工艺气体组成或流速(process gas composition or flow rate)、工艺液体(1iquid)组成或流速、功率电平(power level)等等。
仅作为例子，电性测试数据46可指示击穿电压或充电至断绝度量是在可接受的程度以下。在该情况下，控制器48可采取行动以控制或调整欲执行的工艺操作的一个或一个以上的参数，该工艺操作用以在后续的器件上形成栅极绝缘层16。例如，在此种情况下，控制器48可以采取行动以增加在炉子50A内执行的用以在后续形成的器件上形成栅极绝缘层16的热生长工艺的持续时间，以便相对于先前制造的栅极绝缘层16来增加栅极绝缘层16的厚度。可以控制的其它工艺变量包含但不限于温度、工艺气体流速、压力等等。之后，使用所确定或调整的参数在工艺工具50内执行工艺操作以在额外的半导体器件上形成栅极绝缘层16。
作为另一例子，若电性测试数据指示用于存储器件或单元的编程周期的持续时间太长或超过允许的规格，则在后续形成的存储器件上的栅极绝缘层的厚度可缩减，从而减少在后续形成的器件上的编程周期时间。类似地，若用于存储单元或器件的擦除周期的持续时间被确定为太长时，则在后续形成的存储器件上的栅极绝缘层的厚度可缩减，以努力降低在之后形成的存储单元上的擦除周期时间。本发明还可以在期望增加栅极绝缘层的厚度的情况下使用，若此种情况会发生。根据所确定的编程周期或擦除周期的持续时间，可以对用于在后续形成的存储单元上形成栅极绝缘层的工艺参数进行各种调整，以达到对栅极绝缘层厚度的所期望调整。
通过根据电性测试数据46来进行一个或一个以上的工艺调整，可制造出例如存储器件、晶体管等的半导体器件，使得在完成之后，这些半导体器件倾向于呈现出所期望的电性能特征。而且，由于栅极绝缘层16的特征是根据电性测试数据而控制的，所以所完成的器件在符合性能标准上具有较好的机会，该性能标准对于产品的终端使用者是重要的，例如较快的擦除周期时间。
在所示意的实施例中，控制器48为用软件编程以执行在此所描述的功能的计算机。而且，所描述的控制器48的功能可以通过分布在半导体制造设备上的一个或一个以上的控制器而执行。例如，控制器48可以是晶片厂层级(fab level)的控制器，该控制器用于控制遍及所有或部分半导体制造设备的加工操作。另外，控制器48可以是仅控制制造设备的部分或单元的较低层级的计算机。此外，控制器48可以是单独的器件，或者控制器48可以位于一个或一个以上的工艺工具50上。然而，本领域的技术人员将会了解，也可以使用经设计用来执行特定功能的硬件控制器(未显示)。
部分本发明及相对应的详细描述是以软件或在计算机存储器内数据位上的操作的算法及符号表示而呈现的。通过这些描述及表示，本领域的技术人员有效地将自身工作的实质传递给本领域的其它技术人员。算法，如同该名词在此所使用，以及如同普遍所使用，视为是导致所期望结果的一系列自洽的步骤。这些步骤是需要物理量的实际处理的那些步骤。通常，虽然并非必要，这些量表现为能够被储存、转移、组合、比较及处理的光信号、电信号或磁信号的形式。主要为了普遍使用的理由，有时将这些信号称为位(bits)、值(values)、元件(elements)、符号(symbols)、字符(characters)、名词(terms)、数字(numbers)等已证实是较方便的。
然而，应谨记在心的是，所有这些及类似的名词要与适当的物理量结合并且仅是应用于这些量的方便标示。除非特定地说明过，或者由讨论而显而易见，诸如“处理(processing)”或“运算(computing)”或“计算(calculating)”或“确定(determining)”或“显示(displaying)”等的名词是指计算机系统或类似电子计算器件的运作及过程，所述计算机系统或类似电子计算器件处理及转换在计算机系统的寄存器及存储器内表示为物理量、电子量的数据，以成为在计算机系统的存储器或寄存器内或在其它此类信息储存、传送或显示器件之内类似地表示为物理量的其它数据。
能够适合于执行控制器48的某些所述功能的例示性软件系统是由KLA Tencor公司所提供的Catalyst系统。Catalyst系统使用国际半导体设备及材料协会(Semiconductor Equipment and Materials International，SEMI)计算机整合制造(Computer Integrated Manufacturing，CIM)架构兼容系统技术，并且依据先进工艺控制(Advanced Process Control，APC)架构。CIM(SEMI E81-0699-用于CIM架构领域结构的临时规格)及APC(SEMI E93-0999-用于CIM架构先进工艺控制组件的临时规格)规格可从SEMI公开取得。
本发明一般着重于依据电性测试数据控制栅极绝缘层的性能及特征的各种方法，以及执行所述方法的系统。在一个示意性实施例中，该方法包括对至少一个半导体器件执行至少一个电性测试，依据从电性测试所获得的电性数据确定至少一个工艺操作的至少一个参数，其中将执行该至少一个工艺操作以在后续形成的半导体器件上形成至少一个栅极绝缘层，以及执行包括所确定的参数的至少一个工艺操作以形成该栅极绝缘层。在有些实施例中，半导体器件为存储器件，诸如闪存产品。在其它实施例中，半导体器件为晶体管。栅极绝缘层可以通过多种工艺而形成，诸如热生长工艺或沉积工艺。
上面所公开的特定实施例仅仅用于示意，因为可以用不同而又等效的方式来修改和实施本发明，而这些方式对于已从本说明中获益的本领域技术人员而言是显而易见的。例如，上面提出的工艺步骤可以用不同的顺序来进行。另外，除了所附的权利要求中说明的之外，并不欲对其中所示的构建或设计的细节作限制。因此，很明显，可以改变或修改上面所公开的特定实施例，而所有此等变化都被认为是在本发明的精神和范围之内。因此，在此寻求如所附的权利要求的保护。
Claims (10)
1.一种方法，包括：
对至少一个半导体器件执行至少一个电性测试；
根据从所述至少一个电性测试所获得的电性数据(46)确定至少一种工艺操作的至少一个参数，其中将执行所述至少一种工艺操作以在后续形成的半导体器件上形成至少一层栅极绝缘层(16)；以及
执行包括所确定的至少一个参数的所述至少一种工艺操作，以在所述后续形成的半导体器件上形成所述至少一层栅极绝缘层(16)。
2.如权利要求1所述的方法，其中所述半导体器件是闪存器件、特定应用的集成电路及微处理器中的至少一个。
3.如权利要求1所述的方法，其中对所述至少一个半导体器件执行所述至少一个电性测试包括对所述至少一个半导体器件执行所述至少一个电性测试以确定击穿电压、阈电压、状态电荷、界面电荷、捕获电荷、表面电荷、编程周期时间及擦除周期时间中的至少一个。
4.如权利要求1所述的方法，其中所述半导体器件包括至少一个晶体管(32)，所述晶体管(32)包括栅极绝缘层(16)及位于所述栅极绝缘层(16)上方的栅极电极(33)。
5.如权利要求1所述的方法，其中所述半导体器件包括存储器件(10)，所述存储器件(10)包括栅极绝缘层(16)、位于所述栅极绝缘层(16)上方的浮动栅极层(18)、位于所述浮动栅极层(18)上方的中间绝缘层(20)及位于所述中间绝缘层(20)上方的控制栅极层(22)。
6.如权利要求1所述的方法，其中所述至少一种工艺操作包括沉积工艺及热生长工艺中的至少一种。
7.如权利要求1所述的方法，其中所述至少一个参数包括温度、压力、持续时间、工艺气体流速、工艺气体组成、液体流速、液体组成及功率电平设定中的至少一个。
8.如权利要求1所述的方法，其中所述栅极绝缘层(16)包括二氧化硅及氮化硅中的至少一种。
9.一种方法，包括：
对至少一个存储器件(10)执行至少一个电性测试，以确定对所述存储器件(10)所执行的编程周期的持续时间；
根据所确定的所述编程周期的持续时间，确定至少一种工艺操作的至少一个参数，其中将执行所述至少一种工艺操作以在后续形成的存储器件(10)上形成至少一个栅极绝缘层(16)；以及
执行包括所确定的至少一个参数的所述至少一种工艺操作，以在所述后续形成的存储器件上形成所述至少一层栅极绝缘层(16)。
10.一种方法，包括：
对至少一个存储器件(10)执行至少一个电性测试，以确定对所述存储器件(10)所执行的擦除周期的持续时间；
根据所确定的所述擦除周期的持续时间，确定至少一种工艺操作的至少一个参数，其中将执行所述至少一种工艺操作以在后续形成的存储器件(10)上形成至少一层栅极绝缘层(16)；以及
执行包括所确定的至少一个参数的所述至少一种工艺操作，以在所述后续形成的存储器件(10)上形成所述至少一层栅极绝缘层(16)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/614,354 US7160740B2 (en) | 2003-07-07 | 2003-07-07 | Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same |
| US10/614,354 | 2003-07-07 | ||
| PCT/US2004/017091 WO2005010977A1 (en) | 2003-07-07 | 2004-06-02 | Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1820363A true CN1820363A (zh) | 2006-08-16 |
| CN1820363B CN1820363B (zh) | 2010-06-16 |
Family
ID=33564361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004800193719A Expired - Fee Related CN1820363B (zh) | 2003-07-07 | 2004-06-02 | 根据电性测试数据控制栅极绝缘层的性能及特征的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7160740B2 (zh) |
| JP (1) | JP4960088B2 (zh) |
| KR (1) | KR101034902B1 (zh) |
| CN (1) | CN1820363B (zh) |
| DE (1) | DE112004001250B4 (zh) |
| GB (1) | GB2420014B (zh) |
| TW (1) | TWI368960B (zh) |
| WO (1) | WO2005010977A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| JP4920401B2 (ja) | 2006-12-27 | 2012-04-18 | 昭和電工株式会社 | 導電性回路基板の製造方法 |
| ITTV20070013A1 (it) * | 2007-02-05 | 2008-08-06 | Nice Spa | Sistema a bus e relativo protocollo di trasmissione |
| US8669170B2 (en) | 2012-01-16 | 2014-03-11 | Globalfoundries Inc. | Methods of reducing gate leakage |
| US9093335B2 (en) * | 2012-11-29 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Calculating carrier concentrations in semiconductor Fins using probed resistance |
| US10276458B2 (en) | 2016-12-15 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for testing bridging in adjacent semiconductor devices and test structure |
| DE102017127641A1 (de) | 2016-12-15 | 2018-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Überbrückungstesten in benachbarten Halbleitervorrichtungen und Testaufbau |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2876686B2 (ja) * | 1990-02-28 | 1999-03-31 | ソニー株式会社 | 半導体装置 |
| US5798649A (en) * | 1991-12-26 | 1998-08-25 | Texas Instruments Incorporated | Method for detecting defects in semiconductor insulators |
| DE69229673T2 (de) * | 1992-10-29 | 1999-12-02 | St Microelectronics Srl | Verfahren zur Bewertung des Gatteroxids nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher |
| JPH07245351A (ja) * | 1994-03-08 | 1995-09-19 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
| JPH08129894A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 不揮発性半導体記憶装置 |
| JP3802945B2 (ja) * | 1996-02-01 | 2006-08-02 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置の製造方法 |
| US5821766A (en) * | 1996-02-20 | 1998-10-13 | Hyundai Electronics Industries Co., Ltd. | Method and apparatus for measuring the metallurgical channel length of a semiconductor device |
| JPH10189775A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
| US6228663B1 (en) * | 1997-12-19 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming semiconductor devices using gate insulator thickness and channel length for controlling drive current strength |
| JPH11204787A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6133746A (en) * | 1998-09-30 | 2000-10-17 | Advanced Micro Devices, Inc. | Method for determining a reliable oxide thickness |
| US6289291B1 (en) * | 1998-12-17 | 2001-09-11 | United Microelectronics Corp. | Statistical method of monitoring gate oxide layer yield |
| US6282123B1 (en) * | 1998-12-21 | 2001-08-28 | Lattice Semiconductor Corporation | Method of fabricating, programming, and erasing a dual pocket two sided program/erase non-volatile memory cell |
| US6232631B1 (en) * | 1998-12-21 | 2001-05-15 | Vantis Corporation | Floating gate memory cell structure with programming mechanism outside the read path |
| US6472233B1 (en) * | 1999-08-02 | 2002-10-29 | Advanced Micro Devices, Inc. | MOSFET test structure for capacitance-voltage measurements |
| US6258681B1 (en) * | 1999-10-25 | 2001-07-10 | Advanced Micro Devices, Inc. | Use of a rapid thermal anneal process to control drive current |
| US6384448B1 (en) * | 2000-02-28 | 2002-05-07 | Micron Technology, Inc. | P-channel dynamic flash memory cells with ultrathin tunnel oxides |
| JP2001308155A (ja) * | 2000-04-26 | 2001-11-02 | Mitsubishi Electric Corp | 膜厚測定方法並びに半導体装置の製造方法および膜厚測定システム |
| US6537831B1 (en) | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
| DE10043350C2 (de) * | 2000-08-22 | 2003-01-02 | Infineon Technologies Ag | Verfahren zur Untersuchung von Strukturen auf einem Wafer |
| JP4914536B2 (ja) * | 2001-02-28 | 2012-04-11 | 東京エレクトロン株式会社 | 酸化膜形成方法 |
| US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
-
2003
- 2003-07-07 US US10/614,354 patent/US7160740B2/en not_active Expired - Fee Related
-
2004
- 2004-06-02 DE DE112004001250T patent/DE112004001250B4/de not_active Expired - Fee Related
- 2004-06-02 CN CN2004800193719A patent/CN1820363B/zh not_active Expired - Fee Related
- 2004-06-02 GB GB0601408A patent/GB2420014B/en not_active Expired - Fee Related
- 2004-06-02 KR KR1020067000424A patent/KR101034902B1/ko not_active IP Right Cessation
- 2004-06-02 JP JP2006518625A patent/JP4960088B2/ja not_active Expired - Fee Related
- 2004-06-02 WO PCT/US2004/017091 patent/WO2005010977A1/en active Application Filing
- 2004-06-30 TW TW093119375A patent/TWI368960B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE112004001250T5 (de) | 2006-06-22 |
| JP2007527610A (ja) | 2007-09-27 |
| KR20060034689A (ko) | 2006-04-24 |
| GB2420014B (en) | 2006-10-11 |
| GB0601408D0 (en) | 2006-03-08 |
| JP4960088B2 (ja) | 2012-06-27 |
| US7160740B2 (en) | 2007-01-09 |
| TWI368960B (en) | 2012-07-21 |
| KR101034902B1 (ko) | 2011-05-17 |
| WO2005010977A1 (en) | 2005-02-03 |
| CN1820363B (zh) | 2010-06-16 |
| TW200504911A (en) | 2005-02-01 |
| US20050009217A1 (en) | 2005-01-13 |
| GB2420014A (en) | 2006-05-10 |
| DE112004001250B4 (de) | 2010-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198911B1 (ko) | 전기적으로 소거 및 프로그램 가능한 판독전용 메모리셀과 그 프로그램방법 및 그 제조방법 | |
| US5455791A (en) | Method for erasing data in EEPROM devices on SOI substrates and device therefor | |
| US7804152B2 (en) | Recessed shallow trench isolation | |
| US7531868B2 (en) | Non-volatile semiconductor memory device | |
| KR20060120078A (ko) | 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍 | |
| CN1050934C (zh) | 集成电路的制造方法 | |
| WO2000038239A1 (en) | Eeprom cell using p-well for tunneling across a channel | |
| JP4572500B2 (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
| CN1820363B (zh) | 根据电性测试数据控制栅极绝缘层的性能及特征的方法 | |
| CN1695231A (zh) | 蚀刻金属氧化物半导体栅极构造的氮氧化方法 | |
| US7659167B2 (en) | Method for improving the performance of flash memory by using microcrystalline silicon film as a floating gate | |
| CN1551334A (zh) | 形成非挥发性存储元件的方法 | |
| CN1287447C (zh) | 非易失性存储器的制造方法 | |
| US7176113B1 (en) | LDC implant for mirrorbit to improve Vt roll-off and form sharper junction | |
| CN1286170C (zh) | 闪存的制造方法 | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| US7026170B1 (en) | Methods of controlling optical properties of a capping insulating layer on memory devices, and system for performing same | |
| CN101226882B (zh) | 无须采用额外掩模以相同工艺制造存储与逻辑元件的方法 | |
| CN1534785A (zh) | 快闪存储单元、快闪存储单元的制造方法及其操作方法 | |
| KR100214474B1 (ko) | 불휘발성 메모리 셀 및 그 제조 방법 | |
| KR19980045174A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR950006232B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
| KR101051957B1 (ko) | 이피롬 소자의 제조방법 | |
| CN1492512A (zh) | 一种快闪存储器结构及其制作方法 | |
| KR19990060817A (ko) | 플래쉬 메모리 셀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20150602 |
|
| EXPY | Termination of patent right or utility model |