CN1695231A - 蚀刻金属氧化物半导体栅极构造的氮氧化方法 - Google Patents
蚀刻金属氧化物半导体栅极构造的氮氧化方法 Download PDFInfo
- Publication number
- CN1695231A CN1695231A CNA038248379A CN03824837A CN1695231A CN 1695231 A CN1695231 A CN 1695231A CN A038248379 A CNA038248379 A CN A038248379A CN 03824837 A CN03824837 A CN 03824837A CN 1695231 A CN1695231 A CN 1695231A
- Authority
- CN
- China
- Prior art keywords
- film
- oxide semiconductor
- oxide
- gate stack
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 title claims description 8
- 230000003647 oxidation Effects 0.000 title description 16
- 238000007254 oxidation reaction Methods 0.000 title description 16
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 25
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- 230000007547 defect Effects 0.000 claims abstract description 13
- 239000007943 implant Substances 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 11
- 230000002950 deficient Effects 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 230000008569 process Effects 0.000 abstract description 20
- 230000008439 repair process Effects 0.000 abstract description 14
- 230000008901 benefit Effects 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 230000006872 improvement Effects 0.000 abstract description 3
- 230000002860 competitive effect Effects 0.000 abstract description 2
- 230000002939 deleterious effect Effects 0.000 abstract 2
- 238000003491 array Methods 0.000 abstract 1
- 230000007812 deficiency Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 238000007667 floating Methods 0.000 description 21
- 230000015654 memory Effects 0.000 description 21
- 238000003860 storage Methods 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- SNICXCGAKADSCV-JTQLQIEISA-N (-)-Nicotine Chemical compound CN1CCC[C@H]1C1=CC=CN=C1 SNICXCGAKADSCV-JTQLQIEISA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005021 gait Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000266 injurious effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种制造金属氧化物半导体的方法(500)。将金属氧化物半导体的栅极构造蚀刻(510)。将一含氮气体，可为NO或N2O，流过该金属氧化物半导体(520)。将一植入前薄膜(620)生长于该栅极构造的边缘。该植入前薄膜可以修补因为蚀刻过程所造成的栅极迭层边缘的损坏。该薄膜大致上可为氮化硅。好处是该薄膜可以比公知的氧化硅薄膜更薄。较薄的薄膜不会在沟道氧化物中造成不好的不均匀性。不均匀的沟道氧化物可能会造成栅极和沟道间的不均匀的场。不均匀的场可能造成许多不好的影响。本发明的实施例有利地克服现有技术在修补栅极迭层边缘缺陷上的缺点。在此创新的方法中，得以实际地修补栅极迭层边缘缺陷，而不会对金属氧化物半导体的电气特性造成有害的影响。将氮化硅应用于此的新颖的应用可形成薄的修补层。有利的是，使用本发明的实施例所制造的半导体可利用更小的制程特征尺寸，造成半导体装置的更高密度的阵列，从而使这种装置有较低成本并且通过在此说明的技术改良使实施者实现竞争的优势。
Description
技术领域
本发明的实施例涉及一种亚微米金属氧化物半导体的设计与制造，更确切地说，本发明的实施例涉及提供减少侵蚀的氮氧化方法。
背景技术
闪存是一种具有许多令人满意特色的半导体计算机内存。就像只读存储器(ROM)，闪存为非易失性存储器，这意味着存储器的内容稳定且不需要电源也可保留。
在电子装置市场中闪存装置已获得很大的商业成功。闪存相对于ROM的一主要好处是在制造完成后仍可改变其内存内容。闪存被多种类型的计算机所广泛接受，包括台式计算机、移动电话或掌上电脑。闪存也在数码相机和移动数字音乐播放器中广泛使用，例如MP3播放器。
除了例如用于摄像机中等直接的闪存应用之外，在许多应用上，基于闪存的储存装置正逐渐取代旋转磁盘驱动器，其有时称为硬盘。与硬盘相比，闪存较耐用、更安静、功率低，且对某些密度来说，基于闪存的装置比硬盘更小。
图1显示本领域熟知的金属氧化物半导体(MOS)内存单元10。区域14为内存单元10的漏极和/或源极区。它们可交换使用为漏极和/或源极。控制栅极16用以控制内存单元10的操作。沟道17形成于源极/漏极区域14之间。特征尺寸18是理论上一特定半导体制程可产生的最小的尺寸。在这种内存单元中，栅极16的宽与沟道17的长通常大约符合特征尺寸18。
内存单元10可为两种常见的非易失性存储器之一，即“浮栅”单元或氮化物只读存储器(Nitride Read Only Memory；NROM)单元。在浮栅单元中，栅极迭层的层12B通常为导电多晶硅。层12A和12C是用以隔离或“浮接”该栅极层12B的绝缘物质，其通常称为浮栅。在某些浮栅单元中，层12A可能是“三层”的氧化物、氮化物和氧化物，通常称为“ONO”。层12C常被称为沟道氧化物层。浮栅是内存单元10的储存组件。
硅-氧化物-氮化物-氧化物-硅(silicon-oxide-nitride-oxide-silicon；SONOS)为另一种常见的闪存单元类型。SONOS迭层是栅极电介质迭层，并且包含单层的多晶硅、三层的ONO(Oxide-Nitride-Oxide)栅极电介质层和MOS沟道17。ONO结构可由沟道氧化物层12A、氮化物内存储存层12B和阻挡氧化物层12C所构成。
闪存装置通常配置为如内存单元10的多个单独单元的阵列，以行和列定位。通常，例如图1中的控制栅极16，每一行的单元的控制栅极与一串字线连接，因而形成通过选取相对应的字线来存取单独行的单元。同样的，如区域14，每一列的单元的源极和/或漏极与一串位线连接，因而形成通过选取相对应的位线来存取的单独列的单元，。
如要读取内存单元10中储存的一位，须将字线拉至约4.5伏特的读取电压且位线接地。节点14A(区域14的“左”实例)用作单元的源极，电流从作为漏极的节点14B流至节点14A，经过位线接地。与位线连接的感应逻辑能解读电流大小(其受到储存于浮栅层12B的电荷数量影响)，以决定单元10中是否存有一位。
如要将一位写入(编程到)内存单元10，须将字线拉至约9.5伏特的编程电压，漏极偏压至5伏特且源极接地。电流由字线经节点14A流入位线。电流会造成电荷的热载流子注入栅极迭层的浮栅层12B。
内存装置制造商不断挑战以更便宜的价格提供更多容量的内存。低内存价位的主要方法通过半导体特征尺寸在产业范围持续减低获得。通过将如信号线和晶体管等特征做得更小，可以将更多的内存装置放入一特定的管芯面积中，使制造成本更低。
例如闪存装置，现有的集成电路(IC)可含有百万到几十亿个经由数百个制造步骤制造而成的复杂且多层结构组成的装置。这些结构，如栅极迭层(16，12A，12B，12C)，是将硅基底(又称为晶圆)上的薄膜经过重复沉积和图案化而形成。
举例来说，一晶圆表面上的结构可通过在晶圆整个表面上沉淀多晶硅形成，接着为光敏感聚合物层，即光刻胶的应用。将覆盖着光刻胶的晶圆曝露在光源下，通常为一窄带紫外线光，例如，来自水银灯。使用一掩膜将晶圆某部分屏蔽掉光，在晶圆上形成曝露的图案。光能量改变光刻胶的化学性质。接着使用一显影溶液将光刻胶暴露于光源下的地方移除。这一系列步骤称之为光刻技术。
然后，通过将不被光刻胶保护的物质蚀刻移除，剩下光刻胶的图案(即为掩膜图案)重新生长在底膜(如多晶硅层)上。在下一个步骤中，该光刻胶以化学方法移除。
图2A到2D图描述一形成内存单元10的浮栅的栅极迭层的示范光刻蚀法，其已系传统技术中众所周知的。在图2A中，沟道氧化物层212C系通过现有技术生长于晶圆210上。将多晶硅层212B沉积于该沟道氧化物层212C上。将层212A，其可为一放置于适当地方，并沉积有多晶硅层212A的ONO迭迭，。请注意层212A、212B、212C、和216占晶圆210大部分。
图2A至2D示出了现有技术所公知的形成浮栅单元10的栅极迭层的示例性光刻法。在图2A中，沟道氧化层212C用传统方法在晶圆210上生长。多晶硅层212B被沉积在沟道氧化层212C之上。层212A被放在适当的位置，其可以是ONO迭层，并且沉积多晶硅层212A。注意层212A、212B、212C和216覆盖晶圆10的大部分。
然后将一层光刻胶220沉积于上述提及的层上。在图2B中，将光能量240对准该光刻胶220。一掩膜结构230阻挡光刻胶220的某些地方使之无法接收光能量240。
在图2C中，光刻胶已显影。接收(曝露于)光能量240的光刻胶部分通过显影过程移除。接着晶圆210经过一蚀刻步骤。如前所述，蚀刻步骤移除光刻胶物质无覆盖的物质。蚀刻后，并经过下一步移除剩下的光刻胶物质而形成内存单元10的实质部分。
通常约对应最小特征尺寸18的栅极长度是金属氧化物半导体(MOS)装置的重要特征之一。例如，栅极长度通常决定沟道如沟道17的长度。当MOS装置中一场效性晶体管为“ON”状态时，会使漏极和源极之间导通电流。漏极和源极之间距离越短，电荷载流子(如电子或空穴)需行进的距离越短。通常，电荷载流子在同一物质中行进速度一定(速度变化取决于不同类的物质和不同类的载流子)。所以，短沟道产生更快或更高速的晶体管。短沟道还有益地减少半导体装置的尺寸，并因此增加半导体装置阵列的密度。一直到某地步，其通常根据不同设计而改变，短沟道对应于较快的晶体管是可取的。然而，如果沟道变的过短，装置会遭受“短沟道效应”。
当沟道变短，阈值电压会开始下降且漏电流增加，该阈值电压是晶体管导通所需的电压。在半导体技术中此现象一般称为“短沟道效应”。在闪存装置中，漏电流增加特别麻烦，因为通常快闪因其无须电源也能保留数据，而被例如行动电话等低功效应用所广为接受。漏电流的增加会对快闪装置和使用快闪装置的产品的总功率消耗有显著不良影响。
图3说明现有技术中蚀刻一栅极迭层两种常见的影响。区域310代表多晶硅层12B的一部份，其因为过度蚀刻和/或蚀刻等离子的紫外线照射损坏而形成凹槽(undercut)。区域320描述和蚀刻过程有关的晶圆210类似的损坏。区域310和320可以从二到十埃高。区域310和320通常发生在栅极结构的边缘，常称之为栅极边缘或栅极迭层边缘缺陷(gate stack edge defect)。这种缺陷会造成沟道氧化物可靠度的问题。为了减少或消除在栅极边缘的受损氧化物，在蚀刻步骤后加入一栅极氧化步骤。后栅极蚀刻氧化通常对栅极边缘的氧化物的品质改良非常有帮助。
不幸的是，当特征尺寸18缩小到如约0.3微米或更小，后栅极蚀刻氧化步骤会造成氧化物侵蚀的问题。尤其，当沟道氧化物全长缩短时，在栅极边缘变厚的氧化物会占沟道氧化物长度更大的比例。沟道氧化物的缺陷，如区域310和320，造成不均匀的沟道氧化物。更确切的说，沟道氧化物层横越其长度和宽度不一定会有相同的厚度。不均匀的沟道氧化物会在诸如浮栅层12B的浮栅和诸如沟道区域210的沟道区域产生不均匀的场。浮栅和沟道区域之间不均匀的场会在内存单元阵列的清除操作(erase operation)期间产生一无法接受的宽阈值电压分布。
图4为显示浮栅内存单元阵列的阈值电压的两种分布图410。X轴代表清除阈值电压和Y轴代表阵列中示范所指示的清除阈值电压的单元数量。分布420是对应建构良好的单元的清除阈值电压所需的“紧”分布。分布430是对应具有沟道氧化物缺陷的单元的清除阈值电压不想要的“宽”分布，该沟道氧化物缺陷例如是因为诸如横越沟道的不均匀的沟道氧化物所造成。
诸如所述的分布430的清除阈值电压的宽分布可能会造成闪存装置运作时不好的影响。例如，具有分布430的区域440中清除阈值电压的单元可能非常缓慢的清除或根本没有清除。具有分布430的区域450中清除阈值电压的单元可能非常快地清除。可快速清除的单元会造成“列泄漏(column leakage)”，其是一种太多电流流入位线，例如内存单元10(图1)中源极或漏极的非预期效应。列泄漏非常不好的结果是单元看似已清除但事实上该单元仍未清除。对闪存装置来说清除闪存单元的能力是重要的，错误指示的清除会造成装置故障。
传统上，这种损坏用半导体晶圆的热循环来移除，也称为退火。另外，常生长新的二氧化硅来填满缝隙，例如区域310。传统上，氧化物、二氧化硅，特别是用来修补栅极迭层边缘缺陷的氧化物，是在漂流的纯分子的氧(O2)中生长。在蚀刻栅极迭层之后生长氧化物的步骤通常称为植入前氧化(植入是一后续的步骤，例如用以形成源极/漏极区域14的步骤)。
在纯氧中生长氧化物的熟知特性是该方法通常无法产生少于大约75埃的氧化物层。一般传统的植入前氧化可以譬如为75到100埃的厚度。小于75埃厚度的植入前氧化常无法产生足够的栅极迭层边缘缺陷的修补。
不幸的是，当特征尺寸18减少为例如约为0.3微米或更小，75到100埃厚度的植入前氧化物会造成沟道氧化物的不均匀。结果是这些氧化物无法改善清除阈值电压的分布。植入前氧化物甚至可能加宽该分布。
半导体处理设备非常的昂贵。基本的半导体处理步骤，如植入、扩散、以及蚀刻，通常需要长时间的开发以及广泛的品质检验。实施新的制程需要半导体制造商相当多的资源。制造商可能需要变换或整个重新修改处理库以及处理流程以实施新的制造过程。另外，以直接费用和因为执行重组所需的时间的机会成本来说，重组一条制造线是非常昂贵的，所以，任何修补栅极迭层氧化物的损坏的解决方案需兼容现有的半导体制程以及设备，而不需要重新修改已架构完善的工具与技术。
发明内容
本发明的实施例提供一种修补栅极迭层氧化物的方法。本发明的另一实施例提供一种不会造成加宽清除阈值电压分布的修补闪存装置中栅极迭层氧化物的方法。本发明的又一实施例提供的上述解决方案是一种利用现有的半导体制程和设备而不用重新修改已架构完善的工具与技术的方法。
本发明揭示一种制造金属氧化物半导体的方法。蚀刻金属氧化物半导体的栅极结构；将含氮气体，其可以是NO或N2O，流过该金属氧化物半导体；在栅极结构的边缘生长植入前薄膜。植入前薄膜可修补蚀刻过程所造成的栅极迭层边缘的损坏。该薄膜大致上可为氮化硅。优点是，该薄膜可较传统的二氧化硅薄膜更薄。更薄的薄膜并不会造成沟道氧化物的不均匀。不均匀的沟道氧化物可能造成栅极和沟道间不均匀的场(field)。不均匀的场可能具有一些不好的影响。好处在于，本发明的实施例可解决现有技术的缺失而修补栅极迭层的边缘。
在这种新颖的方法中，可在物理上修补栅极迭层边缘缺陷，而不会对金属氧化物半导体的电气特性造成有害的影响。将氮化硅应用于此的新颖的应用可形成薄的修补层。优点是该薄膜不会对沟道氧化物层的不连续的不均匀造成影响。使用本发明的实施例的好处是所制造的半导体可利用更小的制程特征尺寸，造成半导体装置的更高密度的阵列，从而使这种装置有较低成本并且通过在此说明的技术改良使实施者实现竞争的优势。
附图说明
图1显示现有技术中已熟知的内存单元；
图2A、图2B、图2C、图2D说明现有技术中的已熟知的形成浮栅内存单元10的示例性光刻法；
图3说明现有技术中的已熟知的两种蚀刻栅极迭层的效果；
图4说明浮栅内存单元的阵列的阈值电压的两种分布图；
图5说明根据本发明一实施例的制造金属氧化物半导体的方法；以及
图6说明根据本发明一实施例的浮栅内存单元的部份。
具体实施方法
本发明的以下详细说明中，氮氧化物减少侵蚀，为了使本领域技术人员可彻底了解本发明，在此揭露了许多特定的细节。然而，本领域技术人员应可了解本发明可以不需这些特定的细节或其等效者也可实施。在其它方面，为了不模糊本发明，公知的方法、步骤、组件以及电路将不在此细述。
用语
应了解到“氧化”(oxidation)一词和其它相似类型词汇的使用意在符合半导体技术中的用词，而不是化学领域中更精确的应用。在半导体技术中，“氧化物”(oxide)和”氧化”(oxidation)可为物质以及透过类似氧化的方法形成该物质的过程。例如，如果二氧化硅(氧化物)在高温炉以及氧环境下生长，而氮化硅，在类似温度和类似炉中，在例如氧化亚氮环境下生长时，也可称为“氧化物”。同样的，具有功能类似公知由二氧化硅所构成的层的物质层也可通称为氧化物层，虽然严格来说其可能并非包含氧。
减少侵蚀的氮氧化方法
本发明的实施例以闪存装置的设计与制造为背景来加以说明。然而，应了解到本发明的实施例可使用于其它电子设计与制造方面。
由蚀刻过程所造成的栅极边缘缺陷的公知修补过程是在晶圆表面生长一层“氧化物”(二氧化硅)。该过程包含将晶圆放置于炉中并将分子的氧(O2)流过晶圆一段时间。该层氧化物通常与半导体中的其它氧化物层不同。不同处之一在于大部分的氧化物层基本上为平面的，并与晶圆表面平行。氧化物修补层类似贴护层(conformal coating)，例如，沿着半导体装置的垂直边缘生长，与晶圆表面垂直。应了解此说明仅为不同处的说明而非定义。
在热与氧的环境下从硅基底上生长氧化物层。如同前述，该公知方法生长的氧化物的厚度至少为大约75埃或更厚。但是，对于具有0.3微米的栅极长度的较新的半导体来说，具有75埃的二氧化硅太厚，会造成横越沟道的沟道氧化物层的不均匀性。
图5说明根据本发明一实施例的制造金属氧化物半导体的方法500。
在步骤510中将金属氧化物半导体的栅极构造蚀刻。该蚀刻通常通过等离子冲击(bombardment)来执行。等离子蚀刻通常经过数种作用过程，包含例如物理喷溅、简单化学侵蚀、由高能离子所引起化学侵蚀和因为离子加强保护的侧壁的优先化学侵蚀(preferentialchemical attack)。蚀刻最后结果是将物质移除。留下的层形成栅极迭层。
栅极迭层蚀刻的不幸后果是对沟道氧化物层的损坏。该损坏已经证明并非商业上可以防止的。因此，大部分半导体厂商在一般制造流程中包括修补这些损坏的过程。
在步骤520中，令含氮气体流过金属氧化物半导体，通常是晶圆的一部份。与公知的流过分子氧方法形成对比，使用含氮气体，例如氧化一氮(NO)或一氧化二氮(N2O)。
在步骤530中，在栅极构造的边缘生长植入前的薄膜。因为在生长的气体中含氮，该薄膜包括氮，而不是基本上是SiO2。更详而言之，该植入前的“氧化物”层基本上为氮化硅。好处是氮化硅比氧化硅生长要慢，造成更细的过程控制能力。作为后续的一好处在于，可用氮化硅生长比氧化硅更薄的植入前薄膜。更确切地说，氮化硅薄膜的厚度小于60埃，如50或25埃，在商业上是可行。这些厚度已证明具有修补栅极迭层边缘缺陷的能力，且无不好的后果。
另一附加的好处是氮化硅(7)比氧化硅(3.9)有更高的介电常数。更高的介电常数在栅极迭层边缘缺陷中氮化硅取代缺少氧化硅的地方提供较低的漏电流。
图6说明根据本发明一实施例的浮栅内存单元650的部份。浮栅内存单元650包括基底210，沟道氧化物层12C，以及浮栅层12B。如图3(现有技术)所示，一蚀刻过程损坏浮栅层12B的部分。在修补栅极迭层蚀刻损坏的过程后，例如，通过上述的过程500，将一植入前薄膜620生长于浮栅内存单元650的栅极结构的边缘上。通常，该植入前薄膜620也可覆盖基底210因蚀刻过程而裸露的部分。
应注意到，区域630大致上通过植入前薄膜620的生长所填满，该区域630对应于图3中所示的边缘缺陷区域310。应了解的是植入前薄膜620的生长并不需要精确的填满区域630以实现根据本发明的一
实施例较佳的效果。
本发明的实施例中另一附加好处是，氮化硅生长于沟道氧化物与基板的角落，例如角落640，能够在形成如图1(现有技术)的源极漏极区域14的源极/漏极区的后续植入时有益地保护该构造的角落。
在此新的方法中，可物理上修补栅极迭层边缘缺陷，而对金属氧化物半导体的电气特性无不良的后果。运用在此应用中的氮化硅的新应用允许生长薄的修补层。有益地是这些薄的层并不会造成沟道氧化物层的不均匀断绝。有利地，使用本发明的实施例制造的半导体可以使用较小的过程特征尺寸，导致半导体装置有更高密度的矩阵，令该装置具较低的成本并通过在此所述的技术的改良使用者的竞争优势。
本发明的实施例提供一种修补栅极迭层氧化物的损坏的方法。本发明的另外的实施例提供闪存装置的栅极迭层的氧化物的修补而不造成清除阈值电压的分布加宽。本发明的更进一步的实施例通过现有的半导体过程与设备来达成上述的解决方案不需重新修改已建立的工具与技术。
因此已说明本发明的优选实施例，减少侵蚀的氮氧化方法。虽然已通过特定实施例来说明本发明，应了解到本发明的保护范围不应该由这些实施例所限制，而应如随附的权利要求范围所列。
Claims (10)
1.一种金属氧化物半导体的制造方法，该方法包括下列步骤：
蚀刻(510)该金属氧化物半导体的一栅极构造；
将一含氮气体流过(520)该金属氧化物半导体；以及
在该栅极构造上生长(530)一植入前薄膜。
2.如权利要求1所述的金属氧化物半导体的制造方法，其中该植入前薄膜(620)厚度小于60埃。
3.如权利要求1所述的金属氧化物半导体的制造方法，其中该含氮气体大致上为NO。
4.如权利要求1所述的金属氧化物半导体的制造方法，其中该含氮气体大致上为N2O。
5.如权利要求1所述的金属氧化物半导体的制造方法，进一步包括在该生长后植入一源极区域。
6.如权利要求1所述的金属氧化物半导体的制造方法，其中该植入前薄膜(620)包括氮。
7.如权利要求6所述的金属氧化物半导体的制造方法，其中该植入前薄膜(620)大致上为氮化硅。
8.一种栅极迭层的边缘缺陷的修补方法，该方法包括下列步骤：
将一包括具有栅极迭层边缘缺陷的半导体的晶圆放入炉中；
将一含氮气体流过该栅极迭层；以及
在该栅极构造的边缘上生长修补该边缘缺陷的植入前薄膜。
9.如权利要求8所述的栅极迭层的边缘缺陷的修补方法，其中该植入前薄膜(620)厚度小于60埃。
10.如权利要求8所述的栅极迭层的边缘缺陷的修补方法，进一步包括在该生长后植入一源极区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/284,866 | 2002-10-30 | ||
| US10/284,866 US6867119B2 (en) | 2002-10-30 | 2002-10-30 | Nitrogen oxidation to reduce encroachment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1695231A true CN1695231A (zh) | 2005-11-09 |
| CN100437913C CN100437913C (zh) | 2008-11-26 |
Family
ID=32175000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038248379A Expired - Fee Related CN100437913C (zh) | 2002-10-30 | 2003-06-10 | 蚀刻金属氧化物半导体栅极构造的氮氧化方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6867119B2 (zh) |
| EP (1) | EP1556887B1 (zh) |
| JP (1) | JP2006505135A (zh) |
| KR (1) | KR100960136B1 (zh) |
| CN (1) | CN100437913C (zh) |
| AU (1) | AU2003301768A1 (zh) |
| DE (1) | DE60320440T2 (zh) |
| TW (1) | TWI329339B (zh) |
| WO (1) | WO2004042808A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428231A (zh) * | 2014-09-11 | 2016-03-23 | 朗姆研究公司 | 用于新兴存储装置的电介质修复 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611491B1 (ko) * | 2004-08-26 | 2006-08-10 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| JP4907999B2 (ja) * | 2006-01-20 | 2012-04-04 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100752192B1 (ko) * | 2006-09-06 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법 |
| US9512538B2 (en) | 2008-12-10 | 2016-12-06 | Novellus Systems, Inc. | Plating cup with contoured cup bottom |
| US9221081B1 (en) | 2011-08-01 | 2015-12-29 | Novellus Systems, Inc. | Automated cleaning of wafer plating assembly |
| US9988734B2 (en) | 2011-08-15 | 2018-06-05 | Lam Research Corporation | Lipseals and contact elements for semiconductor electroplating apparatuses |
| US9228270B2 (en) | 2011-08-15 | 2016-01-05 | Novellus Systems, Inc. | Lipseals and contact elements for semiconductor electroplating apparatuses |
| US10066311B2 (en) | 2011-08-15 | 2018-09-04 | Lam Research Corporation | Multi-contact lipseals and associated electroplating methods |
| KR102112881B1 (ko) | 2012-03-28 | 2020-05-19 | 노벨러스 시스템즈, 인코포레이티드 | 전자도금 기판 홀더들을 세정하기 위한 방법들 및 장치들 |
| US9476139B2 (en) | 2012-03-30 | 2016-10-25 | Novellus Systems, Inc. | Cleaning electroplating substrate holders using reverse current deplating |
| US10416092B2 (en) | 2013-02-15 | 2019-09-17 | Lam Research Corporation | Remote detection of plating on wafer holding apparatus |
| US9746427B2 (en) | 2013-02-15 | 2017-08-29 | Novellus Systems, Inc. | Detection of plating on wafer holding apparatus |
| CN104617080B (zh) * | 2013-11-05 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 测试键结构及其形成方法 |
| US10053793B2 (en) | 2015-07-09 | 2018-08-21 | Lam Research Corporation | Integrated elastomeric lipseal and cup bottom for reducing wafer sticking |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472797B1 (en) * | 1990-08-29 | 1995-05-24 | International Business Machines Corporation | Overload protection circuit |
| JPH0677497A (ja) * | 1992-08-27 | 1994-03-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06350093A (ja) * | 1993-06-04 | 1994-12-22 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JP3236706B2 (ja) * | 1993-07-30 | 2001-12-10 | 三菱電機株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2663892B2 (ja) * | 1994-12-26 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体メモリ装置及びその製造方法 |
| JPH09307106A (ja) * | 1996-05-20 | 1997-11-28 | Nec Corp | 半導体装置の製造方法 |
| US5792761A (en) * | 1996-08-12 | 1998-08-11 | Merck & Co., Inc. | Thrombin inhibitors |
| JPH1197561A (ja) * | 1997-09-22 | 1999-04-09 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5972761A (en) | 1997-12-29 | 1999-10-26 | Texas Instruments - Acer Incorporated | Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction |
| JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US6200840B1 (en) | 1999-06-25 | 2001-03-13 | United Microelectronics Corp. | Method for producing PMOS devices |
| JP2001045364A (ja) * | 1999-07-30 | 2001-02-16 | Fuji Photo Film Co Ltd | ディジタル・カメラおよびその動作制御方法 |
| US6211045B1 (en) | 1999-11-30 | 2001-04-03 | Vlsi Technology, Inc. | Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance |
| KR100444604B1 (ko) * | 2001-12-22 | 2004-08-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
-
2002
- 2002-10-30 US US10/284,866 patent/US6867119B2/en not_active Expired - Lifetime
-
2003
- 2003-06-10 AU AU2003301768A patent/AU2003301768A1/en not_active Abandoned
- 2003-06-10 EP EP03741930A patent/EP1556887B1/en not_active Expired - Lifetime
- 2003-06-10 DE DE60320440T patent/DE60320440T2/de not_active Expired - Lifetime
- 2003-06-10 JP JP2004549909A patent/JP2006505135A/ja active Pending
- 2003-06-10 WO PCT/US2003/018447 patent/WO2004042808A1/en active Application Filing
- 2003-06-10 KR KR1020057007330A patent/KR100960136B1/ko not_active IP Right Cessation
- 2003-06-10 CN CNB038248379A patent/CN100437913C/zh not_active Expired - Fee Related
- 2003-08-03 TW TW092122218A patent/TWI329339B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428231A (zh) * | 2014-09-11 | 2016-03-23 | 朗姆研究公司 | 用于新兴存储装置的电介质修复 |
| CN105428231B (zh) * | 2014-09-11 | 2019-06-14 | 朗姆研究公司 | 用于新兴存储装置的电介质修复 |
| TWI682458B (zh) * | 2014-09-11 | 2020-01-11 | 美商蘭姆研究公司 | 用於新興記憶體裝置的介電修復 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1556887B1 (en) | 2008-04-16 |
| EP1556887A1 (en) | 2005-07-27 |
| KR100960136B1 (ko) | 2010-05-27 |
| CN100437913C (zh) | 2008-11-26 |
| TW200410296A (en) | 2004-06-16 |
| JP2006505135A (ja) | 2006-02-09 |
| DE60320440T2 (de) | 2009-06-18 |
| KR20050075760A (ko) | 2005-07-21 |
| US20040084711A1 (en) | 2004-05-06 |
| US6867119B2 (en) | 2005-03-15 |
| DE60320440D1 (de) | 2008-05-29 |
| TWI329339B (en) | 2010-08-21 |
| WO2004042808A1 (en) | 2004-05-21 |
| AU2003301768A1 (en) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699759B2 (en) | High density read only memory and fabrication method thereof | |
| KR100719219B1 (ko) | 반도체 소자의 제조 방법 | |
| CN100437913C (zh) | 蚀刻金属氧化物半导体栅极构造的氮氧化方法 | |
| US6356482B1 (en) | Using negative gate erase voltage to simultaneously erase two bits from a non-volatile memory cell with an oxide-nitride-oxide (ONO) gate structure | |
| KR100873073B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 | |
| US6653190B1 (en) | Flash memory with controlled wordline width | |
| CN1795510A (zh) | 具有电荷存储位置的存储器 | |
| KR100356471B1 (ko) | 플래쉬 이이피롬 셀의 제조 방법 | |
| KR100830329B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 | |
| KR100673205B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| CN1820363B (zh) | 根据电性测试数据控制栅极绝缘层的性能及特征的方法 | |
| US20050142763A1 (en) | Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same | |
| US8222148B2 (en) | Method of manufacturing a semiconductor device | |
| US7176113B1 (en) | LDC implant for mirrorbit to improve Vt roll-off and form sharper junction | |
| US6381179B1 (en) | Using a negative gate erase to increase the cycling endurance of a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure | |
| US20070075358A1 (en) | Flash memory structure and method for fabricating the same | |
| US6989319B1 (en) | Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices | |
| CN1277308C (zh) | 同时制造闪存元件及模拟电容器的方法 | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| US20080121984A1 (en) | Flash memory structure and method for fabricating the same | |
| US6549466B1 (en) | Using a negative gate erase voltage applied in steps of decreasing amounts to reduce erase time for a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure | |
| US7323726B1 (en) | Method and apparatus for coupling to a common line in an array | |
| US6664164B2 (en) | UV-programmed P-type Mask ROM and fabrication thereof | |
| US6743677B1 (en) | Method for fabricating nitride memory cells using a floating gate fabrication process | |
| KR100733703B1 (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SPANSION CO.,LTD. Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC. Effective date: 20070216 Owner name: SPANSION CO., LTD. Free format text: FORMER OWNER: SPANSION CO.,LTD. Effective date: 20070216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070216 Address after: California, USA Applicant after: SPANSION LLC Address before: California, USA Applicant before: Spanson Co. Effective date of registration: 20070216 Address after: California, USA Applicant after: Spanson Co. Address before: California, USA Applicant before: ADVANCED MICRO DEVICES, Inc. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20150610 |
|
| EXPY | Termination of patent right or utility model |