CN104617080B - 测试键结构及其形成方法 - Google Patents

Abstract

本发明提供一种测试键结构，包括：第一浮栅，第二浮栅、浅沟槽隔离结构，浅沟槽隔离结构表面的氧化物—氮化硅—氧化物膜，位于所述氧化物—氮化硅—氧化物膜表面的控制栅，在所述测试键结构中，氧化物—氮化硅—氧化物膜覆盖于所述浮栅上表面，也覆盖于所述浮栅侧面以及所述浅沟槽隔离结构的表面，这样的氧化物—氮化硅—氧化物膜的形貌能够模拟实际FLASH存储单元中的氧化物—氮化硅—氧化物膜的真实形貌，从而对实际FLASH存储单元中的氧化物—氮化硅—氧化物膜的成膜质量进行更准确的测试与监控。

Description

测试键结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种测试键结构及其形成方法。

背景技术

随着时代的发展，信息的存储越来越重要，非易挥发存储器是一种较为成功的信息存储器，它是靠电荷保存在浮栅上来存储0/1信息的。非易挥发存储器在无电维持时，也能很好的抗磁干扰，因此非易挥发存储器得到广泛应用。

FLASH存储器是一种常见的非易挥发存储单元。参考图1，示出了现有技术一种FLASH存储电路的局部俯视图。所述FLASH存储电路包括：第一栅极01以及与第一栅极01相邻且平行的第二栅极02，所述第一栅极01和第二栅极02均垂直覆盖于三个有源区03上。

结合参考图2和图3，分别示出了沿图1中XX’字线、YY’字线的剖视图。FLASH存储电路中的FLASH存储单元由设置于基底10中的浅沟槽隔离结构11分隔开，存储单元包括：位于浅沟槽隔离结构11之间的衬底10中的有源区，位于有源区表面上的栅极氧化层12，位于栅极氧化层12表面上的浮栅13，位于浮栅13表面与浮栅13之间露出的浅沟槽隔离结构11表面上的氧化物—氮化硅—氧化物（Oxide/Nitride/Oxide，ONO）膜16，位于氧化物—氮化硅—氧化物膜16上的控制栅14，覆盖于控制栅14上的层间介质层15。

所述第一栅极01和第二栅极02包括栅极氧化层12、浮栅13、氧化物—氮化硅—氧化物膜16和控制栅14构成的堆叠结构，所述第一栅极01和第二栅极02还包括设置于所述堆叠结构侧壁上的侧墙18，用于保护浮栅13与控制栅14。

氧化物—氮化硅—氧化物膜在FLASH存储单元中的作用是作为浮栅与控制栅之间的绝缘层，氧化物—氮化硅—氧化物膜的成膜质量是影响FLASH存储单元性能的关键，如果在形成过程中出现膜厚均一性差等问题，会造成控制栅与浮栅之间漏电流增大，击穿电压降低等缺陷，影响存储单元的性能，因此，在可靠性测试中，对氧化物—氮化硅—氧化物膜的测试是重要环节。

参考图4，示出了现有技术一种氧化物—氮化硅—氧化物膜测试键结构的示意图，它是由衬底10、测试氧化物—氮化硅—氧化物膜19、测试栅极20三层结构垂直叠加在一起构成，通过对测试栅极20和衬底10施加电压，测试其漏电流、击穿电压，监测测试氧化物—氮化硅—氧化物膜19的成膜质量。

然而，FLASH存储单元中具有一些特殊结构，例如：参考图2中现有技术FLASH存储单元，浮栅13上表面与浮栅13侧面具有拐角17，位于拐角17处的氧化物—氮化硅—氧化物膜16容易出现缺陷，从而会影响FLASH存储单元的性能。图4所示的测试键难以测试与监控所述特殊结构对FLASH性能影响。

发明内容

本发明解决的问题是，提供一种测试键结构及其形成方法，能够较准确地模拟FLASH存储单元中的氧化物—氮化硅—氧化物膜的真实形貌，提高FLASH存储单元中的氧化物—氮化硅—氧化物膜的成膜质量测试与监控的准确度。

为解决上述问题，本发明提供一种测试键结构，包括：

衬底;

设置于衬底中的隔离结构，所述隔离结构在衬底中围成封闭框，用于所述衬底分成位于封闭框内的第一衬底区和位于封闭框外的第二衬底区;

覆盖于所述第一衬底区表面的第一栅极氧化层；

覆盖于所述第二衬底区表面的第二栅极氧化层；

位于所述第一栅极氧化层表面的第一浮栅；

位于所述第一浮栅表面以及隔离结构表面的氧化物—氮化硅—氧化物膜；

位于所述氧化物—氮化硅—氧化物膜表面的控制栅，所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅，露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面。

可选的，所述测试键结构还包括：位于所述第二栅极氧化层表面的第二浮栅；所述氧化物—氮化硅—氧化物膜还位于所述第二浮栅表面；所述控制栅还部分覆盖所述第二浮栅，露出所述第二浮栅上远离隔离结构的氧化物—氮化硅—氧化物膜。

可选的，所述测试键结构还包括：位于所述控制栅表面及控制栅露出的第一浮栅、第二浮栅及所述第二浮栅露出的衬底上的层间介质层。

可选的，所述测试键结构还包括：

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第一浮栅相接触的第一金属互联结构；

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第二浮栅相接触的第二金属互联结构；

贯穿所述层间介质层，并与控制栅相接触的第三金属互联结构。

可选的，所述第二浮栅为围绕所述隔离结构的封闭结构，所述控制栅为封闭结构。

可选的，所述隔离结构围成正方形框的封闭结构；所述第一浮栅为正方形；所述第二浮栅为围绕所述隔离结构的正方形框；所述控制栅围成正方形框。

可选的，正方形框第二浮栅与正方形第一浮栅的中心重合；正方形框控制栅与正方形第一浮栅的中心重合。

可选的，所述控制栅的侧壁上设置有侧墙。

可选的，所述第一金属互联结构位于控制栅露出的所述第一浮栅中间区域的中心位置处，所述第二金属互联结构位于控制栅露出的所述第二浮栅远离隔离结构的位置处，所述第二金属互联结构和第三金属互联结构的数量为多个，多个第二金属互联结构均匀分布，多个第三金属互联结构均匀分布。

本发明还提供一种测试键结构的形成方法，包括：

提供衬底；

在所述衬底中形成隔离结构，所述隔离结构在衬底中围成封闭框，将所述衬底分成位于封闭框内的第一衬底区和位于封闭框外的第二衬底区；

在所述第一衬底区表面覆盖第一栅极氧化层；

在所述第二衬底区表面覆盖第二栅极氧化层；

在所述第一栅极氧化层表面形成第一浮栅；

在所述第一浮栅表面以及隔离结构的表面形成氧化物—氮化硅—氧化物膜；

在所述氧化物—氮化硅—氧化物膜表面形成控制栅，使所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅，以露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面。

可选的，所述测试键结构的形成方法在形成第二栅极氧化层之后还包括：在所述第二栅极氧化层表面形成第二浮栅；

形成氧化物—氮化硅—氧化物膜的步骤包括：还在所述第二浮栅的表面形成氧化物—氮化硅—氧化物膜；

形成控制栅的步骤包括：使所述控制栅部分覆盖所述第二浮栅，露出所述第二浮栅远离隔离结构区域的氧化物—氮化硅—氧化物膜的表面。

可选的，所述测试键结构的形成方法在形成所述控制栅以后还包括：在所述控制栅表面及控制栅露出的第一浮栅、第二浮栅以及所述第二浮栅外露出的衬底上形成层间介质层。

可选的，所述测试键结构的形成方法在形成所述层间介质层以后还包括：

形成贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第一浮栅相接触的第一金属互联结构；

形成贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第二浮栅相接触的第二金属互联结构；

形成贯穿所述层间介质层，并与控制栅相接触的第三金属互联结构。

可选的，形成第二浮栅的步骤包括：形成围绕所述隔离结构的具有封闭结构的第二浮栅；形成控制栅的步骤包括：形成具有封闭结构的控制栅。

可选的，形成隔离结构的步骤包括：使所述隔离结构围成正方形框；

形成第一浮栅的步骤包括：使所述第一浮栅为正方形；

形成第二浮栅的步骤包括：使所述第二浮栅为围绕所述隔离结构的正方形框；

形成控制栅的步骤包括：使所述控制栅围成正方形框。

可选的，形成第一浮栅和第二浮栅的步骤中，使正方形第一浮栅与正方形框第二浮栅中心重合；

形成控制栅的步骤包括：使正方形框控制栅与正方形第一浮栅的中心重合。

可选的，所述测试键结构的形成方法还包括：在所述控制栅的侧壁上形成侧墙。

可选的，形成金属互联结构的步骤包括：

使所述第一金属互联结构位于控制栅露出的所述第一浮栅中间区域的中心位置；

所述第二金属互联结构和第三金属互联结构的数量为多个，形成第二金属互联结构的步骤包括：使所述第二金属互联结构位于控制栅露出的所述第二浮栅远离隔离结构区域处，使多个第二金属互联结构均匀分布；形成第三金属互联结构的步骤包括：使多个第三金属互联结构均匀分布。

与现有技术相比，本发明的技术方案具有以下优点：

本发明测试键结构中，氧化物—氮化硅—氧化物膜覆盖于所述浮栅上表面，也覆盖于所述浮栅侧面以及所述浅沟槽隔离结构的表面，这样的氧化物—氮化硅—氧化物膜的形貌能够模拟FLASH存储单元中的氧化物—氮化硅—氧化物膜的真实形貌，能够对FLASH存储单元中的氧化物—氮化硅—氧化物膜的成膜质量进行更准确的测试与监控。

在本发明测试键结构中，所述第一浮栅和第二浮栅分别在正方形框的隔离结构内外两侧，正方形的第一浮栅与正方形框的第二浮栅的正方形中心重合，且控制栅部分覆盖所述第一浮栅、第二浮栅，且所述第一浮栅、第二浮栅与所述控制栅之间并不设置公用的侧墙，这种测试键结构排除了侧墙的影响，能够对氧化物—氮化硅—氧化物膜的成膜质量进行更准确的测试与监控。

进一步的，所述第一浮栅为正方形，所述第二浮栅为正方形框，这样在正方形两边交界处氧化物—氮化硅—氧化物膜有比较锐利的尖角，这样的尖角位置容易在制作工艺中发生缺陷，通过测试键能够更好地反映氧化物—氮化硅—氧化物膜的成膜工艺的问题。

所述第二、第三金属互联结构的数量有多个且均匀分布，多个金属互联结构增大了金属互联结构与控制栅、第二浮栅的接触面积，使测试结果更加准确。

附图说明

图1是现有技术一种FLASH存储电路的俯视图。

图2是图1中XX’线的FLASH存储电路的剖视图。

图3是图1中YY’线的FLASH存储电路的剖视图。

图4是现有技术一种氧化物—氮化硅—氧化物膜测试键的剖视图。

图5是本发明测试键结构一实施例的俯视投影图。

图6是图5所示测试键结构的剖视图。

具体实施方式

在FLASH存储单元中，氧化物—氮化硅—氧化物膜既覆盖于浮栅上表面，也覆盖于浮栅侧面与隔离结构表面，在这样的结构中浮栅上表面与浮栅侧面的拐角结构处的氧化物—氮化硅—氧化物膜比较容易出现缺陷，进而对FLASH存储单元性能产生影响，现有的测试键中浮栅为一平层结构，位于浮栅上氧化物—氮化硅—氧化物膜只覆盖于浮栅的上表面，不能反映出FLASH存储单元中的氧化物—氮化硅—氧化物膜的真实形貌。

为了解决所述技术问题，本发明提供一种测试键结构，包括:设置于衬底中的隔离结构，隔离结构在衬底中围成封闭框，覆盖于封闭框内的所述第一衬底区表面的第一栅极氧化层；覆盖于封闭框外所述第二衬底区表面的第二栅极氧化层；位于所述第一栅极氧化层表面的第一浮栅；位于所述第二栅极氧化层表面的第二浮栅；位于所述第一浮栅、第二浮栅表面以及第一浮栅和第二浮栅之间的隔离结构表面的氧化物—氮化硅—氧化物膜；位于所述氧化物—氮化硅—氧化物膜表面的控制栅，所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅、所述第二浮栅，露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面，露出第二浮栅远离隔离结构区域的氧化物—氮化硅—氧化物膜的表面。

在本发明所述测试键结构中，氧化物—氮化硅—氧化物膜覆盖于所述浮栅上表面，也覆盖于所述浮栅侧面以及所述隔离结构的表面，这样的氧化物—氮化硅—氧化物膜的形貌能够较为真实地模拟FLASH存储单元中的氧化物—氮化硅—氧化物膜的形貌，从而能够对FLASH存储单元中的氧化物—氮化硅—氧化物膜的成膜质量进行更准确的测试与监控。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请一并参考图5、图6，分别示出了本发明测试键结构一实施例的俯视投影图和剖视图。

本实施例测试键结构包括：

衬底100，本实施例中所述衬底100为硅衬底，但本发明对此不做限制，所述衬底100还可以采用其它衬底材料。

隔离结构101，所述隔离结构101设置于所述衬底100中，用于将衬底100进行分区。本实施例中所述隔离结构101围成一个正方形的封闭框，用于将所述衬底100分为位于封闭框内的正方形的第一衬底区（未标出）和位于封闭框外的第二衬底区（未标出）。

在本实施例中，所述隔离结构101为浅沟槽隔离结构，在其他实施例中，所述隔离结构101还可以为其它隔离结构类型，例如局部场氧化隔离。

第一栅极氧化层106A，所述第一栅极氧化层106A覆盖于所述第一衬底区表面。具体地，所述第一栅极氧化层106A的材料为氧化硅。

第二栅极氧化层106B，所述第二栅极氧化层106B覆盖于所述第二衬底区表面。具体地，所述第二栅极氧化层106B的材料为氧化硅。

第一浮栅102，覆盖于所述第一栅极氧化层106A表面，在本实施例中，所述第一浮栅102为正方形。具体地，所述第一浮栅102的材料是多晶硅，在其他实施例中，所述第一浮栅102还可以为现有技术的其他栅极材料，为达到模拟真实FLASH存储单元的目的，所述第一浮栅102的材料需要与实际FLASH存储单元的浮栅材料一致。

第二浮栅103，位于第二栅极氧化层106B表面，所述第二浮栅103为围绕隔离结构101的正方形封闭框，在本实施例中，所述第二浮栅103的材料为多晶硅，在其他实施例中，所述第二浮栅103还可以是现有技术的其他栅极材料，为达到模拟真实FLASH存储单元的目的，所述第二浮栅103的材料需要与实际FLASH存储单元的浮栅材料一致。

氧化物—氮化硅—氧化物膜107覆盖于第一浮栅102、第二浮栅103的上表面和侧壁及第一浮栅102、第二浮栅103之间露出的隔离结构101上。在本实施例中，所述氧化物—氮化硅—氧化物膜107每层膜的厚度没有限制，为达到模拟真实FLASH器件的目的，所述氧化物—氮化硅—氧化物膜107每层膜的厚度需要与晶圆中实际FLASH器件的氧化物—氮化硅—氧化物膜107每层膜的厚度对应一致。

本发明实施例的测试键结构中，氧化物—氮化硅—氧化物膜107覆盖于所述第一浮栅102、第二浮栅103上表面，也覆盖于第一浮栅102、第二浮栅103侧面以及所述隔离结构101的表面，氧化物—氮化硅—氧化物膜107的形貌与实际FLASH存储单元（如图2所示）的氧化物—氮化硅—氧化物膜形貌相似，在第一浮栅102或第二浮栅103上表面与侧面拐角结构110处的氧化物—氮化硅—氧化物膜107的质量容易受到工艺问题的影响，通过模拟与实际FLASH存储单元中氧化物—氮化硅—氧化物膜拐角类似的形貌，可以获得拐角结构110对氧化物—氮化硅—氧化物膜107的成膜质量的影响，进而获得拐角结构110对FLASH单元性能的影响，实现对FLASH单元的监控。

本实施例测试键结构中拐角结构110存在于正方形第一浮栅102每条边的边缘，也存在于正方框型第二浮栅103的内、外边缘。本实施例测试键结构在有限的面积内，使氧化物—氮化硅—氧化物膜107容易发生缺陷的拐角结构110的长度增加，更容易暴露FLASH存储单元中氧化物—氮化硅—氧化物膜的拐角结构引起的成膜质量问题。

进一步的，由于第一浮栅102为正方形，位于正方形两边的交点处氧化物—氮化硅—氧化物膜107有比较锐利的尖角111，尖角111处的氧化物—氮化硅—氧化物膜107的成膜质量很容易受工艺的影响，更容易暴露实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量问题。

控制栅104，形成于第一浮栅102和第二浮栅103上。具体的，所述控制栅104为正方形的封闭框，所述控制栅104完全覆盖于第二浮栅103、浅沟槽隔离结构101上，部分覆盖于所述第一浮栅102上，露出所述第一浮栅102中间区域的氧化物—氮化硅—氧化物膜107的表面。在本实施例中，所述控制栅104的材料为多晶硅，在其他实施例中，所述控制栅104还可以为现有技术可以形成栅极的其他材料，为达到模拟真实FLASH存储单元的目的，所述控制栅104的材料需要与晶圆中实际FLASH存储单元的控制栅材料一致。

在本实施例中，正方形第一浮栅102与正方形框第二浮栅103中心重合，正方形框控制栅104与正方形第一浮栅102的中心重合，使得测试键结构图形比较规则易于测试。在其他实施例中，正方形第一浮栅102与正方形框第二浮栅103中心也可以不重合，正方形框控制栅104与正方形第一浮栅102的中心也可以不重合。

在本发明实施例测试键结构中，所述控制栅104完全覆盖于第二浮栅103、浅沟槽隔离结构101上，部分覆盖于所述第一浮栅102、第二浮栅103上，露出所述第一浮栅102中间区域的氧化物—氮化硅—氧化物膜107的表面，露出所述第一浮栅102远离浅沟槽隔离结构101区域的氧化物—氮化硅—氧化物膜107的表面，所述控制栅104与第一浮栅102、第二浮栅103之间只有氧化物—氮化硅—氧化物膜107作为介质，可以排除实际FLASH存储单元中控制栅与浮栅共用的侧墙的影响，实现对氧化物—氮化硅—氧化物膜的成膜质量的独立监控。可以避免实际FLASH存储单元中，控制栅与浮栅之间还可能通过控制栅与浮栅共用的侧墙发生漏电的问题。

在所述控制栅104的侧壁还可以设置有侧墙109，用于保护和支撑控制栅104。

层间介质层108，设置于所述控制栅104表面及控制栅露出的第一浮栅、第二浮栅及所述第二浮栅外露出的衬底上。具体地，所述层间介质层108的材料为氧化硅。

本实施例测试键结构中，还包括：

第一金属互联结构105A，所述第一金属互联结构105A贯穿层间介质层108、氧化物—氮化硅—氧化物膜107，并与第一浮栅102相接触；

第二金属互联结构105B，所述第二金属互联结构105B贯穿所述层间介质层108、氧化物—氮化硅—氧化物膜107，并与第二浮栅103相接触；

第三金属互联结构105C，所述第三金属互联结构105C贯穿所述层间介质层108，并与控制栅104相接触。

通过所述第一金属互联结构105A、第二金属互联结构105B和第三金属互联结构105C可以较为方便地对第一浮栅102、第二浮栅103和控制栅104加载测量信号，以获得测量结果。具体地，在实际通过测试键进行测试时，对第一金属互联结构105A、第二金属互联结构105B、第三金属互联结构105C施加电压，分别得到第一浮栅102与控制栅104之间的第一I-V曲线、第二浮栅103与控制栅104之间的第二I-V曲线、第一浮栅102与第二浮栅103之间的第三I-V曲线。通过分析所述第一I-V曲线、第二I-V曲线和第三I-V曲线可以获得漏电流及击穿电压等数据，可以对实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量进行准确的监控。

在本实施例的测试键结构中，在正方形第一浮栅102的中心位置处设置有1个第一金属互联结构105A，用于使所述第一浮栅102与外界形成电连接。

在正方形框第二浮栅103的四个端部分别设置有1个第二金属互联结构105B，用于使所述第二浮栅103与外界形成电连接。4个第二金属互联结构105B均匀分布，以实现均匀测试。

在控制栅104上有6个第三金属互联结构105C，用于使所述控制栅104与外界形成电连接。本实施例中，正方形框的控制栅104的两条边上分别设置有3个第三金属互联结构105C，位于同一边上的3个第一金属互联结构105C均匀分布，以实现均匀测试。

本实施例通过设置多个金属互联结构可以增大接触面积，提高测试准确度，但本发明对金属互联结构的数量不做限制。

还需要说明的是，在本实施例中，所述第一浮栅102为正方形，所述第二浮栅103为围绕所述隔离结构的正方形封闭框，所述控制栅104为正方形封闭框，以便于形成尖角111（如图5所示），同时也使测试键结构的形状规则易于设计。但是本发明对此不作限制，在其他实施例中，所述第一浮栅102还可以为包括矩形、圆形在内的其他形状，相应的，所述第二浮栅103、控制栅104的形状还可以为包括矩形、圆形在内的其他封闭框。

需要说明的是，本实施例中，所述第二浮栅为103围绕所述隔离结构的封闭结构，所述控制栅104为封闭结构，这样可以增加拐角结构110的长度，以更容易暴露出工艺对氧化物—氮化硅—氧化物膜107的成膜质量的影响。但是本发明对此不作限制，在其他实施例中，所述第二浮栅为103和所述控制栅104还可以是开放式结构，例如：条形栅。

还需要说明的是，在本实施例中，同时设置第一浮栅102、第二浮栅103，可以增大测试键结构中氧化物—氮化硅—氧化物膜107的面积，提高测试准确度，通过分析第一浮栅102、第二浮栅103之间的第三I-V曲线可以监控到浅沟槽隔离结构101表面上的氧化物—氮化硅—氧化物膜107的成膜质量，实现对实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量进行全面准确的监控。在其他实施例中，还可以只设置第一浮栅102，通过第一浮栅102与控制栅104之间的第一I-V曲线获得漏电流及击穿电压等数据，也可以对实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量进行监控。

本发明还提供了一种测试键结构的形成方法。下面结合图6对本发明测试键结构的形成方法做详细说明。所述形成方法大致包括以下步骤：

提供衬底100，本实施例中所述衬底100为硅衬底，但本发明对此不做限制，所述衬底100还可以采用其它衬底材料。

在所述衬底中形成隔离结构101，用于将衬底100进行分区。本实施例中所述隔离结构101围成一个正方形的封闭框，用于将所述衬底100分为位于封闭框内的正方形的第一衬底区（未标出）和位于封闭框外的第二衬底区（未标出）。

在本实施例中，所述隔离结构101为浅沟槽隔离结构，在其他实施例中，所述隔离结构101还可以为其它隔离结构类型，例如：局部场氧化隔离。

在所述第一衬底区表面覆盖第一栅极氧化层106A，具体地，所述第一栅极氧化层106A的材料为氧化硅。

在所述第二衬底区表面覆盖第二栅极氧化层106B，具体地，所述第二栅极氧化层106B的材料为氧化硅。

在所述第一栅极氧化层106A表面形成第一浮栅102，使所述第一浮栅102为正方形，具体地，所述第一浮栅102的材料是多晶硅，在其他实施例中，所述第一浮栅102还可以为现有技术的其他栅极材料，为达到模拟真实FLASH器件的目的，所述第一浮栅102的材料需要与实际FLASH器件的浮栅材料一致。

在所述第二栅极氧化层106B表面形成第二浮栅103，使所述第二浮栅103为围绕隔离结构101的正方形封闭框，在本实施例中，所述第二浮栅103的材料为多晶硅，在其他实施例中，所述第二浮栅103还可以是现有技术的其他栅极材料，为达到模拟真实FLASH器件的目的，所述第二浮栅103的材料需要与实际FLASH器件的浮栅材料一致。

在第一浮栅102、第二浮栅103的上表面和侧壁及第一浮栅102、第二浮栅103之间露出的隔离结构101上覆盖氧化物—氮化硅—氧化物膜107。在本实施例中，所述氧化物—氮化硅—氧化物膜107每层膜的厚度没有限制，为达到模拟真实FLASH器件的目的，所述氧化物—氮化硅—氧化物膜107每层膜的厚度需要与晶圆中实际FLASH器件的氧化物—氮化硅—氧化物膜107每层膜的厚度对应一致。

在所述氧化物—氮化硅—氧化物膜107表面形成控制栅104，使所述控制栅104为正方形的封闭框，所述控制栅104完全覆盖所述浅沟槽隔离结构101，部分覆盖所述第一浮栅102、第二浮栅103，露出所述第一浮栅102中间区域的氧化物—氮化硅—氧化物膜107的表面，露出所述第二浮栅103远离浅沟槽隔离结构101区域的氧化物—氮化硅—氧化物膜107的表面，在本实施例中，所述控制栅104的材料为多晶硅，在其他实施例中，所述控制栅104还可以为现有技术可以形成栅极的其他材料，为达到模拟真实FLASH器件的目的，所述控制栅104的材料需要与晶圆中实际FLASH器件的控制栅材料一致。

在本实施例中，正方形第一浮栅102与正方形框第二浮栅103中心重合，正方形框控制栅104与正方形第一浮栅102的中心重合，使得测试键结构图形比较规则易于测试。在其他实施例中，正方形第一浮栅102与正方形框第二浮栅103中心也可以不重合，正方形框控制栅104与正方形第一浮栅102的中心也可以不重合。

在所述控制栅104两侧形成控制栅104的侧墙109，用于保护和支撑控制栅104。

在形成所述控制栅104以后，在所述控制栅104表面及控制栅104露出的第一浮栅102、第二浮栅103及所述第二浮栅103外露出的衬底上100形成层间介质层108，具体地，所述层间介质层108的材料为氧化硅。

在形成层间介质层108以后，在所述第一浮栅102中间露出的区域形成贯穿所述层间介质层108、氧化物—氮化硅—氧化物膜107，并与第一浮栅102相接触的第一接触孔（未标出），在所述第一接触孔中填充金属材料，以形成第一金属互联结构105A，用于第一浮栅102与外界形成电连接。

在所述第二浮栅103远离隔离结构101区域形成贯穿所述层间介质层108、氧化物—氮化硅—氧化物膜107，并与第二浮栅103相接触的第二接触孔（未标出），在所述第二接触孔中填充金属材料，以形成第二金属互联结构105B，用于第二浮栅103与外界形成电连接。

形成贯穿所述层间介质层108、并与控制栅104相接触的第三接触孔（未标出），在所述第三接触孔中填充金属材料，以形成第三金属互联结构105C，用于控制栅104与外界形成电连接。

在本实施例的测试键结构的形成方法中，在正方形第一浮栅102的中心位置处形成1个第一金属互联结构105A，在控制栅104上有6个第一金属互联结构105C，用于使所述控制栅104与外界形成电连接。本实施例中，正方形框的控制栅104的两条边上分别设置有3个第三金属互联结构105C，位于同一边上的3个第三金属互联结构105C均匀分布，以实现均匀测试。在正方形框第二浮栅103的四个端部分别设置有1个第二金属互联结构105B，用于使所述第二浮栅103与外界形成电连接。4个第二金属互联结构105B均匀分布，以实现均匀测试。

本实施例通过设置多个金属互联结构可以增大接触面积，提高测试准确度，但本发明对金属互联结构的数量不做限制。

还需要说明的是，在本实施例中，所述第一浮栅102为正方形，所述第二浮栅103为围绕所述隔离结构的正方形封闭框，所述控制栅104为正方形封闭框，以便于形成尖角111（如图5所示），同时也使测试键结构的形状规则易于设计。但是本发明对此不作限制，在其他实施例中，所述第一浮栅102还可以为包括矩形、圆形在内的其他形状，相应的，所述第二浮栅103、控制栅104的形状还可以为包括矩形、圆形在内的其他封闭框。

需要说明的是，本实施例中，所述第二浮栅为103围绕所述隔离结构的封闭结构，所述控制栅104为封闭结构，这样可以增加拐角结构的长度，以更容易暴露出工艺对氧化物—氮化硅—氧化物膜107的成膜质量的影响。但是本发明对此不作限制，在其他实施例中，所述第二浮栅为103和所述控制栅104还可以是开放式结构，例如：条形栅。

还需要说明的是，在本实施例中，同时形成第一浮栅102、第二浮栅103，可以增大测试键结构中氧化物—氮化硅—氧化物膜107的面积，提高测试准确度，通过分析第一浮栅102、第二浮栅103之间的第三I-V曲线可以监控到浅沟槽隔离结构101表面上的氧化物—氮化硅—氧化物膜107的成膜质量，实现对实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量进行全面准确的监控。在其他实施例中，还可以只形成第一浮栅102，通过第一浮栅102与控制栅104之间的第一I-V曲线获得漏电流及击穿电压等数据，也可以对实际FLASH存储单元中氧化物—氮化硅—氧化物膜的成膜质量进行监控。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种测试键结构，其特征在于，包括：

衬底；

设置于衬底中的隔离结构，所述隔离结构在衬底中围成封闭框，用于将所述衬底分成位于封闭框内的第一衬底区和位于封闭框外的第二衬底区；

覆盖于所述第一衬底区表面的第一栅极氧化层；

覆盖于所述第二衬底区表面的第二栅极氧化层；

位于所述第一栅极氧化层表面的第一浮栅；

位于所述第一浮栅表面以及隔离结构表面的氧化物—氮化硅—氧化物膜；

位于所述氧化物—氮化硅—氧化物膜表面的控制栅，所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅，露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面。

2.根据权利要求1所述的测试键结构，其特征在于，所述测试键结构还包括：位于所述第二栅极氧化层表面的第二浮栅；所述氧化物—氮化硅—氧化物膜还位于所述第二浮栅表面；所述控制栅部分覆盖所述第二浮栅，露出所述第二浮栅上远离隔离结构的氧化物—氮化硅—氧化物膜。

3.根据权利要求2所述的测试键结构，其特征在于，所述测试键结构还包括：位于所述控制栅表面及控制栅露出的第一浮栅、第二浮栅及所述第二浮栅露出的衬底上的层间介质层。

4.根据权利要求3所述的测试键结构，其特征在于，所述测试键结构还包括：

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第一浮栅相接触的第一金属互联结构；

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第二浮栅相接触的第二金属互联结构；

贯穿所述层间介质层，并与控制栅相接触的第三金属互联结构。

5.根据权利要求2所述的测试键结构，其特征在于，所述第二浮栅为围绕所述隔离结构的封闭结构，所述控制栅为封闭结构。

6.根据权利要求5所述的测试键结构，其特征在于，所述隔离结构围成正方形框的封闭结构；所述第一浮栅为正方形；所述第二浮栅为围绕所述隔离结构的正方形框；所述控制栅围成正方形框。

7.根据权利要求6所述的测试键结构，其特征在于，正方形框第二浮栅与正方形第一浮栅的中心重合；正方形框控制栅与正方形第一浮栅的中心重合。

8.根据权利要求1所述的测试键结构，其特征在于，所述控制栅的侧壁上设置有侧墙。

9.根据权利要求4所述的测试键结构，其特征在于,所述第一金属互联结构位于控制栅露出的所述第一浮栅中间区域的中心位置处，所述第二金属互联结构位于控制栅露出的所述第二浮栅远离隔离结构的位置处，所述第二金属互联结构和第三金属互联结构的数量为多个，多个第二金属互联结构均匀分布，多个第三金属互联结构均匀分布。

10.一种测试键结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底中形成隔离结构，所述隔离结构在衬底中围成封闭框，将所述衬底分成位于封闭框内的第一衬底区和位于封闭框外的第二衬底区；

在所述第一衬底区表面覆盖第一栅极氧化层；

在所述第二衬底区表面覆盖第二栅极氧化层；

在所述第一栅极氧化层表面形成第一浮栅；

在所述第一浮栅表面以及隔离结构的表面形成氧化物—氮化硅—氧化物膜；

在所述氧化物—氮化硅—氧化物膜表面形成控制栅，使所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅，以露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面。

11.根据权利要求10所述的形成方法，其特征在于，在形成第二栅极氧化层之后还包括：在所述第二栅极氧化层表面形成第二浮栅；

形成氧化物—氮化硅—氧化物膜的步骤包括：还在所述第二浮栅的表面形成氧化物—氮化硅—氧化物膜；

形成控制栅的步骤包括：使所述控制栅部分覆盖所述第二浮栅，露出所述第二浮栅远离隔离结构区域的氧化物—氮化硅—氧化物膜的表面。

12.根据权利要求11所述的形成方法，其特征在于，在形成所述控制栅以后，还包括：在所述控制栅表面及控制栅露出的第一浮栅、第二浮栅以及所述第二浮栅外露出的衬底上形成层间介质层。

13.根据权利要求12所述的形成方法，其特征在于，在形成所述层间介质层以后，还包括：

形成贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第一浮栅相接触的第一金属互联结构；

形成贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第二浮栅相接触的第二金属互联结构；

形成贯穿所述层间介质层，并与控制栅相接触的第三金属互联结构。

14.根据权利要求11所述的形成方法，其特征在于，形成第二浮栅的步骤包括：形成围绕所述隔离结构的具有封闭结构的第二浮栅；形成控制栅的步骤包括：形成具有封闭结构的控制栅。

15.根据权利要求11所述的形成方法，其特征在于，

形成隔离结构的步骤包括：使所述隔离结构围成正方形框；

形成第一浮栅的步骤包括：使所述第一浮栅为正方形；

形成第二浮栅的步骤包括：使所述第二浮栅为围绕所述隔离结构的正方形框；

形成控制栅的步骤包括：使所述控制栅围成正方形框。

16.根据权利要求15所述的形成方法，其特征在于，形成第一浮栅和第二浮栅的步骤中，使正方形第一浮栅与正方形框第二浮栅中心重合；

形成控制栅的步骤包括：使正方形框控制栅与正方形第一浮栅的中心重合。

17.根据权利要求10所述的形成方法，其特征在于，还包括：在所述控制栅的侧壁上形成侧墙。

18.根据权利要求13所述的形成方法，其特征在于,形成第一、第二、第三金属互联结构的步骤包括：使所述第一金属互联结构位于控制栅露出的所述第一浮栅中间区域的中心位置；

所述第二金属互联结构和第三金属互联结构的数量为多个，形成第二金属互联结构的步骤包括：使所述第二金属互联结构位于控制栅露出的所述第二浮栅远离隔离结构区域处，使多个第二金属互联结构均匀分布；形成第三金属互联结构的步骤包括：使多个第三金属互联结构均匀分布。