CN110211947B - 半导体测试结构的形成方法 - Google Patents

Abstract

本发明提供了一种半导体测试结构的形成方法，所述方法包括：提供一半导体基底，半导体基底定义有存储区和测试区，半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层，在存储区形成第一凹槽的同时，在测试区形成第二凹槽，第一凹槽和第二凹槽均贯穿控制栅层以及隔离层；在测试区形成至少一个第三凹槽，第三凹槽延伸至控制栅层中；分别在第二凹槽和第三凹槽中形成导电插塞，将控制栅层和浮栅层引出，以形成测试结构。本发明提供的方法可以简化工艺过程，降低成本。

Description

半导体测试结构的形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体测试结构的形成方法。

背景技术

半导体器件中通常会形成测试结构，所述测试结构会将半导体器件中的浮栅和控制栅引出，以测试半导体器件的参数(例如半导体器件中控制栅和浮栅之间的电容)，从而确保半导体器件的出厂质量。

相关技术中，测试结构的形成方法为：提供一半导体基底，该半导体基底上形成有浮栅层和位于浮栅层上方的控制栅层。利用光刻工艺在所述半导体基底上分别形成两个凹槽，该两个凹槽均暴露出控制栅层，以及，利用光刻工艺继续刻蚀该两个凹槽中的其中一个凹槽，以使该其中一个凹槽暴露出浮栅层。之后，利用光刻工艺在该两个凹槽中分别形成接触孔，以形成导电插塞，用于将浮栅层和控制栅层引出，形成测试结构。以及，通过导电插塞传递可以分别向所述控制栅层和浮栅层施加电压，即可测试出浮栅和控制栅之间的电容，以对最终形成的半导体器件进行测试。

但是，相关技术中测试结构的形成需要经过多道掩膜遮挡的光刻工艺，从而导致半导体器件形成过程的工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种半导体测试结构的形成方法，以解决现有的工艺较为复杂，成本较高的技术问题。

为解决上述技术问题，本发明提供一种半导体测试结构的形成方法，所述方法包括：

提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层；

在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层；

在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中；

分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构。

可选的，在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽的步骤包括：

形成光阻层，所述光阻层覆盖所述控制栅层；

利用一光罩在所述光阻层中形成第一开口和第二开口，所述第一开口位于所述存储区，所述第二开口位于所述测试区；

刻蚀所述第一开口和所述第二开口对应的所述控制栅层以及所述隔离层，以形成所述第一凹槽和所述第二凹槽。

可选的，所述第一凹槽用于形成存储结构或源极线。

可选的，所述第二凹槽的宽度尺寸小于所述第一凹槽的宽度尺寸；

以及，在形成所述第一凹槽和所述第二凹槽之后，形成所述第三凹槽之前，所述半导体测试结构的形成方法还包括：

形成第一介质层，所述第一介质层覆盖所述控制栅层，以及所述第一凹槽的侧壁和底部，同时，所述第一介质层填满所述第二凹槽；

刻蚀覆盖所述第一凹槽底部的部分第一介质层，以使所述第一凹槽暴露出所述浮栅层，并且使得所述第一凹槽中剩余的第一介质层在所述第一凹槽侧壁上形成侧墙结构，同时，刻蚀所述第二凹槽中的部分第一介质层，以使所述第二凹槽内第一介质层顶部位置低于第二凹槽的顶部位置；

在所述第一凹槽内部以所述侧墙结构为掩膜刻蚀所述浮栅层，以暴露出所述隧穿氧化层，同时，部分消耗所述第二凹槽中剩余的第一介质层；

去除所述半导体基底上剩余的第一介质层，暴露出所述第二凹槽。

可选的，所述第一介质层材质包括氧化硅；

以及，去除所述半导体基底上剩余的第一介质层的方法包括：利用稀释后的氢氟酸湿法刻蚀第一介质层，以去除剩余的第一介质层。

可选的，所述第一介质层的厚度尺寸大于等于所述第二凹槽宽度尺寸的二分之一。

可选的，分别在所述第二凹槽和所述第三凹槽中形成导电插塞的方法包括：

形成第二介质层，所述第二介质层填满所述第二凹槽和所述第三凹槽；

分别在所述第二凹槽内的第二介质层和每个所述第三凹槽内的第二介质层中形成接触孔；

在每个所述接触孔中填充导电材料，以在半导体基底上形成至少两个导电插塞。

可选的，所述方法还包括：

在每个所述导电插塞上形成焊垫，所述焊垫与所述导电插塞电性连接；

将每个所述焊垫与一终端电性连接，所述终端用于通过所述焊垫和导电插塞向浮栅层或控制栅层施加电压。

可选的，所述第二介质层的材质包括氧化硅。

可选的，所述第二凹槽的宽度尺寸大于等于所述第一凹槽宽度尺寸的三分之一，小于等于所述第一凹槽宽度尺寸的二分之一。

综上所述，本实施例提供的半导体测试结构的形成方法中，用于构成测试结构的第二凹槽是在形成第一凹槽的过程中形成的，并且该第一凹槽并非用于构成测试结构。也即是，本实施例中会采用一道刻蚀工艺同时形成用于构成测试结构的第二凹槽和用于构成其他结构(例如存储结构)的第一凹槽，则相较于相关技术中的方法而言，本实施例的半导体测试结构的形成方法可以使得半导体器件的形成过程中省去一道光刻工艺，从而简化了半导体器件的形成工艺，降低了工艺成本。

附图说明

图1为本发明一实施例的一种半导体测试结构形成方法的流程图；

图2为本发明一实施例的一种半导体基底的结构示意图；

图3为本发明一实施例的在半导体基底通过光刻工艺形成第一凹槽和第二凹槽之后半导体基底的结构示意图；

图4示出了本发明一实施例的在半导体基底沉积氧化硅层之后半导体基底的结构示意图；

图5示出了本发明一实施例的执行第一干法刻蚀工艺之后半导体基底的结构示意图；

图6示出了本发明一实施例的执行第二干法刻蚀工艺之后半导体基底的结构示意图；

图7示出了本发明一实施例的去除氧化硅层之后半导体基底的结构示意图；

图8示出了本发明一实施例的在测试区形成至少一个第三凹槽之后半导体基底的结构示意图；

图9示出了本发明实施例中在半导体基底上形成介质层后半导体基底测试区的结构示意图；

图10示出了本发明实施例中形成接触孔后半导体基底测试区的结构示意图；

图11示出了本发明实施例中形成导电插塞后半导体基底测试区的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体测试结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1为本发明一实施例的一种半导体测试结构形成方法的流程图，如图1所示，所述方法可以包括：

步骤10a、提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层。

步骤20a、在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层。

其中，需要说明的是，本实施例中，所述第一凹槽主要用于形成控制栅或源极线，以使得最终形成的半导体器件具备数据的读写和擦除等功能。

步骤30a、在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中。

步骤40a、分别在所述第一凹槽和所述第三凹槽中形成导电插塞，用于将所述控制栅层和浮栅层引出，以形成测试结构。

其中，位于所述第二凹槽内的导电插塞用于引出所述浮栅层，位于所述第三凹槽内的导电插塞用于引出控制栅层。

综上所述，本实施例提供的半导体测试结构的形成方法中，用于构成测试结构的第二凹槽是在形成第一凹槽的过程中形成的，并且该第一凹槽并非用于构成测试结构。也即是，本实施例中会采用一道刻蚀工艺同时形成用于构成测试结构的第二凹槽和用于构成其他结构(例如存储结构)的第一凹槽，则相较于相关技术中的方法而言，本实施例的半导体测试结构的形成方法可以使得半导体器件的形成过程中省去一道光刻工艺，从而简化了半导体器件的形成工艺，降低了工艺成本。

以下，对上述的半导体测试结构的形成方法做进一步详细介绍。

步骤10a中提供了一半导体基底，其中，图2为本发明一实施例的一种半导体基底的结构示意图。如图2所示，所述半导体基底101上定义有测试区A1和存储区A2，并且，所述半导体基底上依次形成有隧穿氧化层102、浮栅层103、隔离层104和控制栅层105。其中，在本实施例中，所述隔离层104具体可以包括ONO层(Oxide-Nitride-Oxide，氧化层-氮化层-氧化层)。以及，进一步地，在本实施例中，所述半导体基底还可以形成有保护层106，所述保护层106可以覆盖所述控制栅层105，以保护所述控制栅层。

之后，可以执行上述步骤20a，在所述存储区A2形成第一凹槽B的同时，在所述测试区A1形成第二凹槽C，所述第一凹槽B和所述第二凹槽C均贯穿所述保护层106、控制栅层105以及隔离层104，并暴露出所述浮栅层103。

其中，可以通过光刻工艺在所述半导体基底上形成第一凹槽和第二凹槽。具体的，利用光刻工艺形成所述第一凹槽和所述第二凹槽的步骤可以包括：先在所述半导体基底上形成覆盖所述控制栅层的光阻层(图中未示出)，其中，本实施例中所述光阻层具体可以形成在保护层106上。之后，再利用一光罩在所述光阻层中形成第一开口和第二开口，所述第一开口位于所述存储区且暴露出部分所述保护层，所述第二开口位于所述测试区且暴露出部分所述保护层。最后刻蚀所述第一开口和所述第二开口中的所述保护层、所述控制栅层以及所述隔离层，以形成所述第一凹槽和所述第二凹槽。由上述内容可知，本实施例中所述第一凹槽和所述第二凹槽具体是采用同一光罩形成的，则可以降低成本。

进一步地，图3为本发明一实施例的在半导体基底通过光刻工艺形成第一凹槽和第二凹槽之后半导体基底的结构示意图，如图3所示，所述半导体基底101上形成有第一凹槽B和第二凹槽C，所述第二凹槽C位于所述测试区A1，第一凹槽B位于所述存储区A2，且两者均暴露出所述浮栅层103。

其中，需要说明的是，本实施例中，所述第二凹槽C的宽度尺寸C1可以小于所述第一凹槽B的宽度尺寸B1，例如，C1可以介于B1/3～B1/2之间。以及，在第一凹槽B和所述第二凹槽C之后，还可以执行以下步骤：

步骤一、在所述半导体基底上沉积第一介质层。所述第一介质层的材质可以包括氧化硅。

图4示出了本发明一实施例的在半导体基底沉积第一介质层之后半导体基底的结构示意图。如图4所示，所述半导体基底上沉积有第一介质层107。其中，需要说明的是，本实施例中形成在保护层106上方的第一介质层的厚度尺寸d1≥C1/2。

基于此，由于形成第一介质层107时，所述第一介质层在所述保护层上、第一凹槽和第二凹槽的侧壁上以及第一凹槽和第二凹槽暴露出的浮栅层上是同时生长的，并且所述第一介质层在保护层上以及在第一凹槽和第二凹槽暴露出的浮栅层上均是沿垂直方向生长的，而在第一凹槽和第二凹槽的侧壁上是沿水平方向生长的。则此时，若d1≥C1/2，在形成第一介质层107后，所述第一介质层107会填满所述第二凹槽C。并且，进一步地，由于所述第一凹槽B的宽度尺寸B1较大，其大于所述第一凹槽C的宽度尺寸C1，则所述第一凹槽B的宽度尺寸B1会远远大于形成在保护层106上方的第一介质层的厚度尺寸d1，从而使得最终形成的第一介质层107仅会覆盖所述第一凹槽B的侧壁和底部并且不能完全填充所述第一凹槽B，具体可以参考图4所示。

步骤二、执行第一干法刻蚀工艺，刻蚀覆盖所述第一凹槽B底部的部分第一介质层，以使所述第一凹槽B暴露出所述浮栅层103，且所述第一凹槽B中剩余的第一介质层在所述第一凹槽B侧壁上形成侧墙结构，同时刻蚀所述第二凹槽C内的部分第一介质层，以使所述第二凹槽C内第一介质层顶部位置低于第二凹槽C的顶部位置。

其中，由于所述第一介质层107仅覆盖所述第一凹槽B的侧壁和底部，且未填满所述第一凹槽B，也即，所述第一介质层107以U型覆盖所述第一凹槽B。此时，若需所述第一凹槽B暴露出浮栅层103，仅需刻蚀覆盖第一凹槽B底部的部分第一介质层即可。与此同时，针对第二凹槽C而言，由于所述第一介质层107填满所述第二凹槽C，则在刻蚀覆盖第一凹槽B底部的部分第一介质层的时间段内，第一干法刻蚀工艺仅能消耗所述第二凹槽C中的部分第一介质层，远远不可能刻蚀所述第二凹槽C中的全部第一介质层，则会使得所述第二凹槽内第一介质层顶部位置低于第二凹槽的顶部位置，也即，所述第二凹槽C内仍存在有大量氧化硅。

其中，图5示出了本发明一实施例的执行完第一干法刻蚀工艺之后半导体基底的结构示意图。如图5所示，所述覆盖第一凹槽B底部的部分第一介质层被刻蚀，暴露出所述浮栅层，以及剩余的第一介质层在所述第一凹槽B内形成侧墙结构H。同时，所述第二凹槽内存在有大量氧化硅。

步骤三、执行第二干法刻蚀工艺，在所述第一凹槽B内部以所述侧墙结构H为掩膜刻蚀所述浮栅层103，以暴露出所述隧穿氧化层102，同时，部分消耗所述第二凹槽C中剩余的第一介质层。

其中，由于所述第二凹槽C内存在有大量氧化硅，因此，在执行第二干法刻蚀工艺以在所述第一凹槽B中暴露出隧穿氧化层102时，基于所述第二凹槽C内氧化硅的保护，可以防止位于所述第二凹槽C底部的浮栅层103被刻蚀，进而可以确保所述第二凹槽C不被破坏。具体的，图6示出了本发明一实施例的执行完第二干法刻蚀工艺之后半导体基底的结构示意图。

步骤四、去除所述半导体基底101上剩余的第一介质层，暴露出所述第二凹槽C。

在本实施例中，具体可以利用稀释后的氢氟酸湿法刻蚀所述第一介质层，来去除剩余的第一介质层。以及，在去除剩余的第一介质层后，所述第二凹槽C会暴露出所述浮栅层。并且，所述第一凹槽B的侧壁、浮栅层103的边界以及隧穿氧化层102的边界会限定出第四凹槽，其中，可以在所述第四凹槽中沉积多晶硅形成控制栅或源极线，以使得最终形成的半导体器件具备数据的读写和擦除等功能。

图7示出了本发明一实施例的去除氧化硅层之后半导体基底的结构示意图。如图7所示，所述第二凹槽C中仍然暴露出所述浮栅层103，以及，所述第一凹槽B的内壁、浮栅层103的边界以及隧穿氧化层102的边界限定出第四凹槽D，以形成擦除栅或源极线。

需要说明的是，在本实施例中，通过使得所述第二凹槽C的宽度尺寸小于所述第一凹槽B的宽度尺寸，以及使得上述步骤一中沉积在保护层106上方的第一介质层的厚度尺寸大于等于所述第二凹槽C宽度尺寸C1的二分之一，来使得步骤一中形成的第一介质层填满所述第二凹槽，从而基于第二凹槽中第一介质层的保护，可以防止上述步骤二和步骤三中所执行的第一干法刻蚀工艺以及第二干法刻蚀工艺破坏所述第二凹槽，以确保执行完上述步骤一至步骤四后，所述第二凹槽仍能暴露出浮栅层103，从而确保后续步骤中成功形成测试结构。

进一步地，可以继续执行上述步骤30a，在所述测试区A1形成至少一个第三凹槽，所述第三凹槽可以贯穿所述保护层，以延伸至所述控制栅层中。

本实施例中，在所述测试区形成至少一个第三凹槽的方法可以包括：先在所述半导体基底上涂覆光刻胶层，再利用光罩对所述光刻胶层进行显影，以限定出所述第三凹槽的形成区域，之后，采用干法刻蚀的方式刻蚀半导体基底上所限定的区域的保护层和部分控制栅层，以形成第三凹槽，并剥离剩余的光刻胶层。

以及，图8示出了本发明一实施例的在测试区形成至少一个第三凹槽之后半导体基底的结构示意图，如图8所示，所述半导体基底101的测试区A1形成有两个第三凹槽S，所述第三凹槽S贯穿所述保护层106并延伸至所述控制栅层105中。

接着，可以执行上述步骤40a，分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构。

在本实施例中，在所述第二凹槽C和所述第三凹槽S中分别形成导电插塞的方法具体可以为：

第一步、在所述半导体基底上形成第二介质层，所述第二介质层填满所述第二凹槽C和所述第三凹槽S。

例如，可以在图8所示的半导体基底上形成介质层，以及图9示出了本发明实施例中在半导体基底上形成介质层后半导体基底测试区A1的结构示意图，如图9所示，所述半导体基底的测试区形成有第二介质层108，所述第二介质层108的材质可以包括氧化硅，并且所述第二介质层108填满所述第二凹槽C和所述第三凹槽S。

第二步、利用光刻工艺，分别在所述第二凹槽C内的第二介质层和所述第三凹槽S内的第二介质层中形成接触孔。

图10示出了本发明实施例中形成接触孔后半导体基底测试区的结构示意图，如图10所示，所述半导体基底第二凹槽C内的第二介质层和第三凹槽S内的第二介质层中均形成有接触孔N，并且结合图3-图8可知，位于所述第三凹槽S内的接触孔暴露出所述控制栅层105，位于所述第二凹槽C内的接触孔暴露出所述浮栅层103。

第三步、在每个所述接触孔中填充导电材料，以形成至少导电插塞。

图11示出了本发明实施例中形成导电插塞后半导体基底测试区的结构示意图，如图11所示，所述半导体基底中的第二凹槽C和第三凹槽S中均形成有导电插塞M，并且，位于第二凹槽C内的导电插塞可以引出所述浮栅层，位于第三凹槽S内的导电插塞可以引出控制栅层。

进一步地，本实施例中，在半导体基底上形成导电插塞之后，所述方法还包括：在每个导电插塞上形成一焊垫(图中未示出)，所述焊垫与所述导电插塞电性连接，以及每个所述焊垫还与一终端(图中未示出)电性连接。也即是，每个所述导电插塞通过焊垫与一终端电性连接，该终端通过所述导电插塞可以向所述控制栅和所述浮栅施加电压，以对最终形成的半导体器件进行测试。

其中，与位于第二凹槽内导电插塞连接的终端用于向浮栅层施加电压，与位于第三凹槽内导电插塞连接的终端用于向控制栅层施加电压，如此可以联合检测出所述控制栅层和所述浮栅层之间的电容，并基于检测出的电容，实现对最终形成的半导体器件的测试。

综上所述，本实施例提供的半导体测试结构的形成方法中，用于构成测试结构的第二凹槽是在形成第一凹槽的过程中形成的，并且该第一凹槽并非用于构成测试结构。也即是，本实施例中会采用一道刻蚀工艺同时形成用于构成测试结构的第二凹槽和用于构成其他结构(例如存储结构)的第一凹槽，则相较于相关技术中的方法而言，本实施例的半导体测试结构的形成方法可以使得半导体器件的形成过程中省去一道光刻工艺，从而简化了半导体器件的形成工艺，降低了工艺成本。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体测试结构的形成方法，其特征在于，所述方法包括：

提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层；

在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层；

在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中；

分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构；

其中，在形成所述第一凹槽和所述第二凹槽之后，以及在形成所述第三凹槽之前，所述方法还包括：在所述半导体基底上形成第一介质层，所述第一介质层填满所述第二凹槽，且不填满所述第一凹槽；刻蚀所述第一介质层以暴露出所述第一凹槽的底部，并以刻蚀后的第一介质层为掩膜刻蚀所述第一凹槽底部对应的浮栅层以暴露出所述隧穿氧化层。

2.如权利要求1所述的半导体测试结构的形成方法，其特征在于，在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽的步骤包括：

形成光阻层，所述光阻层覆盖所述控制栅层；

利用一光罩在所述光阻层中形成第一开口和第二开口，所述第一开口位于所述存储区，所述第二开口位于所述测试区；

刻蚀所述第一开口和所述第二开口对应的所述控制栅层以及所述隔离层，以形成所述第一凹槽和所述第二凹槽。

3.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第一凹槽用于形成存储结构或源极线。

4.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第二凹槽的宽度尺寸小于所述第一凹槽的宽度尺寸；

以及，在所述半导体基底上形成第一介质层；刻蚀所述第一介质层以暴露出所述第一凹槽的底部，并以刻蚀后的第一介质层为掩膜刻蚀所述第一凹槽底部对应的浮栅层以暴露出所述隧穿氧化层的方法包括：

形成第一介质层，所述第一介质层覆盖所述控制栅层，以及所述第一凹槽的侧壁和底部；

刻蚀覆盖所述第一凹槽底部的部分第一介质层，以使所述第一凹槽暴露出所述浮栅层，并且使得所述第一凹槽中剩余的第一介质层在所述第一凹槽侧壁上形成侧墙结构，同时，刻蚀所述第二凹槽中的部分第一介质层，以使所述第二凹槽内第一介质层顶部位置低于第二凹槽的顶部位置；

在所述第一凹槽内部以所述侧墙结构为掩膜刻蚀所述浮栅层，以暴露出所述隧穿氧化层，同时，部分消耗所述第二凹槽中剩余的第一介质层；

去除所述半导体基底上剩余的第一介质层，暴露出所述第二凹槽。

5.如权利要求4所述的半导体测试结构的形成方法，其特征在于，所述第一介质层材质包括氧化硅；

以及，去除所述半导体基底上剩余的第一介质层的方法包括：利用稀释后的氢氟酸湿法刻蚀第一介质层，以去除剩余的第一介质层。

6.如权利要求4所述的半导体测试结构的形成方法，其特征在于，所述第一介质层的厚度尺寸大于等于所述第二凹槽宽度尺寸的二分之一。

7.如权利要求1所述的半导体测试结构的形成方法，其特征在于，分别在所述第二凹槽和所述第三凹槽中形成导电插塞的方法包括：

形成第二介质层，所述第二介质层填满所述第二凹槽和所述第三凹槽；

分别在所述第二凹槽内的第二介质层和每个所述第三凹槽内的第二介质层中形成接触孔；

在每个所述接触孔中填充导电材料，以在半导体基底上形成至少两个导电插塞。

8.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述方法还包括：

在每个所述导电插塞上形成焊垫，所述焊垫与所述导电插塞电性连接；

将每个所述焊垫与一终端电性连接，所述终端用于通过所述焊垫和导电插塞向浮栅层或控制栅层施加电压。

9.如权利要求7所述的半导体测试结构的形成方法，其特征在于，所述第二介质层的材质包括氧化硅。

10.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第二凹槽的宽度尺寸大于等于所述第一凹槽宽度尺寸的三分之一，小于等于所述第一凹槽宽度尺寸的二分之一。

Images